WO2002101824A3 - Dram-speicherzelle mit grabenkondensator und verfahren zu ihrer herstellung - Google Patents

Dram-speicherzelle mit grabenkondensator und verfahren zu ihrer herstellung Download PDF

Info

Publication number
WO2002101824A3
WO2002101824A3 PCT/DE2002/002046 DE0202046W WO02101824A3 WO 2002101824 A3 WO2002101824 A3 WO 2002101824A3 DE 0202046 W DE0202046 W DE 0202046W WO 02101824 A3 WO02101824 A3 WO 02101824A3
Authority
WO
WIPO (PCT)
Prior art keywords
source region
trench
trench capacitor
conducting
memory cell
Prior art date
Application number
PCT/DE2002/002046
Other languages
English (en)
French (fr)
Other versions
WO2002101824A2 (de
Inventor
Frank Richter
Dietmar Temmler
Andreas Wich-Glasen
Original Assignee
Infineon Technologies Ag
Frank Richter
Dietmar Temmler
Andreas Wich-Glasen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag, Frank Richter, Dietmar Temmler, Andreas Wich-Glasen filed Critical Infineon Technologies Ag
Priority to US10/479,522 priority Critical patent/US7223651B2/en
Publication of WO2002101824A2 publication Critical patent/WO2002101824A2/de
Publication of WO2002101824A3 publication Critical patent/WO2002101824A3/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es wird eine Speicherzelle (10) mit einem Auswahltransistor (60) und einem Grabenkondensator (30) gebildet. Der Grabenkondensator (30) ist mit einer leitfähigen Grabenfüllung (35) gefüllt, auf der eine isolierende Deckschicht (40) angeordnet ist. Die isolierende Deckschicht wird seitlich, ausgehend von dem Substrat (15), mit einer selektiv aufgewachsenen Epitaxieschicht (45) überwachsen. In der selektiv aufgewachsenen Epitaxieschicht (45) wird der Auswahltransistor (60) gebildet und umfasst dabei ein Source-Gebiet (65), das mit dem Grabenkondensator (30) zu verbinden ist, und ein Drain-Gebiet (70), das mit einer Bitleitung zu verbinden ist. Die Junction-Tiefe des Source-Gebiets (65) wird nun so gewählt, dass das Source-Gebiet (65) bis an die isolierende Deckschicht (40) heranreicht. Optional kann dazu die Dicke (50) der Epitaxieschicht (45) mittels einer Oxidation und einer nachfolgenden Ätzung auf eine geeignete Dicke reduziert werden. Nachfolgend wird durch das Source-Gebiet (65) hindurch ein Kontaktgraben (95) bis zu der leitfähigen Grabenfüllung (35) geätzt, der mit einem leitfähigen Kontakt (90) gefüllt wird und die leitfähige Grabenfüllung (35) elektrisch mit dem Source-Gebiet (65) verbindet.
PCT/DE2002/002046 2001-06-11 2002-06-05 Dram-speicherzelle mit grabenkondensator und verfahren zu ihrer herstellung WO2002101824A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/479,522 US7223651B2 (en) 2001-06-11 2002-06-05 Dram memory cell with a trench capacitor and method for production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10128211A DE10128211C1 (de) 2001-06-11 2001-06-11 Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie Verfahren zu seiner Herstellung
DE10128211.7 2001-06-11

Publications (2)

Publication Number Publication Date
WO2002101824A2 WO2002101824A2 (de) 2002-12-19
WO2002101824A3 true WO2002101824A3 (de) 2003-08-28

Family

ID=7687867

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/002046 WO2002101824A2 (de) 2001-06-11 2002-06-05 Dram-speicherzelle mit grabenkondensator und verfahren zu ihrer herstellung

Country Status (3)

Country Link
US (1) US7223651B2 (de)
DE (1) DE10128211C1 (de)
WO (1) WO2002101824A2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10321739A1 (de) 2003-05-14 2004-12-09 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
DE102004012629B4 (de) * 2004-03-16 2010-07-29 Qimonda Ag Speicherbauelement mit einem Feldeffekt-Halbleiterschalter und Verfahren zu seiner Herstellung
US7410864B2 (en) 2004-04-23 2008-08-12 Infineon Technologies Ag Trench and a trench capacitor and method for forming the same
DE102004031385B4 (de) * 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US7402487B2 (en) * 2004-10-18 2008-07-22 Infineon Technologies Richmond, Lp Process for fabricating a semiconductor device having deep trench structures
US7977172B2 (en) * 2008-12-08 2011-07-12 Advanced Micro Devices, Inc. Dynamic random access memory (DRAM) cells and methods for fabricating the same
US10205032B2 (en) * 2010-09-20 2019-02-12 Infineon Technologies Ag Semiconductor structure and method for making same
US20170084819A1 (en) * 2015-09-19 2017-03-23 Qualcomm Incorporated Magnetresistive random-access memory and fabrication method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0234384A1 (de) * 1986-02-12 1987-09-02 Siemens Aktiengesellschaft Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher und Verfahren zu ihrer Herstellung
EP0463459A1 (de) * 1990-06-29 1992-01-02 International Business Machines Corporation Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur
DE19941147A1 (de) * 1999-08-30 2001-03-22 Infineon Technologies Ag Epitaxieschicht und Verfahren zu ihrer Herstellung
WO2001039248A2 (de) * 1999-11-26 2001-05-31 Infineon Technologies Ag Kontakt für grabenkondensator einer dram zellanordnung
DE10045694A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151070A (ja) 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd 半導体装置
US5214603A (en) * 1991-08-05 1993-05-25 International Business Machines Corporation Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
JP3439493B2 (ja) * 1992-12-01 2003-08-25 沖電気工業株式会社 半導体記憶装置の製造方法
FR2733615B1 (fr) * 1995-04-26 1997-06-06 France Telecom Carte a memoire et procede de mise en oeuvre d'une telle carte
US5998821A (en) * 1997-05-21 1999-12-07 Kabushiki Kaisha Toshiba Dynamic ram structure having a trench capacitor
DE19941148B4 (de) * 1999-08-30 2006-08-10 Infineon Technologies Ag Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0234384A1 (de) * 1986-02-12 1987-09-02 Siemens Aktiengesellschaft Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher und Verfahren zu ihrer Herstellung
EP0463459A1 (de) * 1990-06-29 1992-01-02 International Business Machines Corporation Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur
DE19941147A1 (de) * 1999-08-30 2001-03-22 Infineon Technologies Ag Epitaxieschicht und Verfahren zu ihrer Herstellung
WO2001039248A2 (de) * 1999-11-26 2001-05-31 Infineon Technologies Ag Kontakt für grabenkondensator einer dram zellanordnung
DE10045694A1 (de) * 2000-09-15 2002-04-04 Infineon Technologies Ag Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
US7223651B2 (en) 2007-05-29
WO2002101824A2 (de) 2002-12-19
US20040227174A1 (en) 2004-11-18
DE10128211C1 (de) 2002-07-11

Similar Documents

Publication Publication Date Title
TW200713468A (en) Fabrication method for a trench transistor and corresponding trench transistor
JPH03209868A (ja) Ｉｃコンデンサの製造方法及び半導体ｉｃデバイス及びｄｒａｍメモリセル
CN101536166A (zh) 形成场效应晶体管的方法、多个场效应晶体管及包括多个存储器单元的动态随机存取存储器电路
KR20000063008A (ko) 다이내믹 랜덤 엑세스 메모리
TW429613B (en) Dynamic random access memory with trench type capacitor
EP0487739A4 (en) Method of manufacturing semiconductor device
GB0229217D0 (en) Vertical insulated gate transistor and manufacturing method
WO2002101824A3 (de) Dram-speicherzelle mit grabenkondensator und verfahren zu ihrer herstellung
US8994084B2 (en) Dynamic random access memory and method for fabricating the same
SG136806A1 (en) A method for making low-leakage dram structures using selective silicon epitaxial growth (seg) on an insulating layer
WO2007015987A3 (en) System and method for improving mesa width in a semiconductor device
TW200614431A (en) Method for fabricating deep trench capacitor
TW200727389A (en) Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device
WO2004023553A3 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
TW516233B (en) MOS-transistor in a one-transistor memory-cells with a local thicker gate-oxide and its production method
KR960019728A (ko) 반도체 메모리장치 및 그 제조방법
TW556338B (en) Memory cell having a trench and method for fabricating it
TW200719438A (en) Semiconductor device and method of manufacturing the same
KR101095772B1 (ko) 반도체 소자의 제조방법
WO2008012737A3 (en) Method of manufacturing a semiconductor device and a device manufactured by the method
KR20090074530A (ko) 반도체 소자의 제조방법
TW406377B (en) Improved dram chip fabrication method
TW200520148A (en) Method for forming a self-aligned buried strap of a vertical memory cell
TWI334200B (en) Memory device and fabrication method thereof
KR970053925A (ko) 플래쉬 메모리 셀의 제조 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 10479522

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP