DE19941148A1

DE19941148A1 - Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung

Info

Publication number: DE19941148A1
Application number: DE19941148A
Authority: DE
Inventors: Dietmar Temmler; Herbert Benzinger; Wolfram Karcher; Catharina Pusch; Martin Schrems; Juergen Faul
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 1999-08-30
Filing date: 1999-08-30
Publication date: 2001-04-19
Anticipated expiration: 2019-08-31
Also published as: JP3878019B2; WO2001017019A2; US6664167B2; DE19941148B4; TW459386B; WO2001017019A3; US20020137278A1; JP2003508915A; KR20020025996A; KR100445308B1

Abstract

Die vorliegende Erfindung umfaßt einen Speicher mit einer Speicherzelle (100), die in einem Substrat (105) gebildet ist und aus einem Grabenkondensator (110) und einem Transistor (160) besteht. Der Grabenkondensator (110) ist mit einem selbstjustierten Anschluß (220) an den Transistor (160) angeschlossen. Der Transistor (160) überdeckt zumindest teilweise den Grabenkondensator (110). Der Grabenkondensator (110) ist mit einer leitenden Grabenfüllung (130) gefüllt und auf der leitenden Grabenfüllung (130) befindet sich eine isolierende Deckschicht (135). Oberhalb der isolierenden Deckschicht (135) befindet sich eine Epitaxieschicht (245). Der Transistor (160) ist in der Epitaxieschicht (245) gebildet. Der selbstjustierte Anschluß (220) ist in einem Kontaktgraben (205) gebildet und besteht aus einem Isolationskragen (235), in dem ein leitendes Material (225) eingebracht ist. Auf dem leitenden Material ist eine leitende Kappe (230) gebildet.

Description

Die vorliegende Erfindung betrifft einen Grabenkondensator mit einem Auswahltransistor und ein entsprechendes Herstel lungsverfahren.

Die vorliegende Erfindung wird in Bezug auf einen in einer DRAM-Speicherzelle verwendeten Grabenkondensator erläutert. Zu Diskussionszwecken wird die Erfindung hinsichtlich der Bildung einer einzelnen Speicherzelle beschrieben.

Integrierte Schaltungen (ICs) oder Chips enthalten Kondensa toren zum Zwecke der Ladungsspeicherung, wie zum Beispiel ein dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (DRAM). Der Ladungszustand in dem Kondensator repräsentiert dabei ein Datenbit.

Ein DRAM-Chip enthält eine Matrix von Speicherzellen, welche in Form von Zeilen und Spalten angeordnet sind und von Wort leitungen und Bitleitungen angesteuert werden. Das Auslesen von Daten aus den Speicherzellen, oder das Schreiben von Da ten in die Speicherzellen, wird durch die Aktivierung geeig neter Wortleitungen und Bitleitungen bewerkstelligt.

Eine DRAM-Speicherzelle enthält üblicherweise einen mit einem Kondensator verbundenen Transistor. Der Transistor besteht unter anderem aus zwei Diffusionsgebieten, welche durch einen Kanal voneinander getrennt sind, der von einem Gate gesteuert wird. Abhängig von der Richtung des Stromflusses wird ein Diffusionsgebiet als Drain und der andere als Source bezeich net. Das Source-Gebiet ist mit einer Bitleitung, das Drain- Gebiet ist mit dem Grabenkondensator und das Gate ist mit ei ner Wortleitung verbunden. Durch Anlegen geeigneter Spannun gen an das Gate wird der Transistor so gesteuert, daß ein Stromfluß zwischen dem Drain-Gebiet und dem Source-Gebiet durch den Kanal ein- und ausgeschaltet wird.

Die in dem Kondensator gespeicherte Ladung baut sich mit der Zeit aufgrund von Leckströmen ab. Bevor sich die Ladung auf einen Pegel unterhalb eines Schwellwertes abgebaut hat, muß der Speicherkondensator aufgefrischt werden. Aus diesem Grund werden diese Speicher als dynamisches RAM (DRAM) bezeichnet.

Das zentrale Problem bei den bekannten DRAM-Varianten auf Ba sis eines Grabenkondensators ist die Erzeugung einer ausrei chend großen Kapazität des Grabenkondensators. Diese Proble matik verschärft sich in Zukunft durch die fortschreitende Miniaturisierung von Halbleiterbauelementen. Die Erhöhung der Integrationsdichte bedeutet, daß die pro Speicherzelle zur Verfügung stehende Fläche und damit die Kapazität des Graben kondensators immer weiter abnimmt.

Leseverstärker erfordern einen ausreichenden Signalpegel für ein zuverlässiges Auslesen der in der Speicherzelle befindli chen Information. Das Verhältnis der Speicherkapazität zu der Bitleitungskapazität ist entscheidend bei der Bestimmung des Signalpegels. Falls die Speicherkapazität zu gering ist, kann dieses Verhältnis zu klein zur Erzeugung eines hinreichenden Signals sein.

Ebenfalls erfordert eine geringere Speicherkapazität eine hö here Auffrischfrequenz, denn die in dem Grabenkondensator ge speicherte Ladungsmenge ist durch seine Kapazität begrenzt und nimmt zusätzlich durch Leckströme ab. Wird eine Mindest ladungsmenge in dem Speicherkondensator unterschritten, so ist es nicht mehr möglich, die in ihm gespeicherte Informati on mit den angeschlossenen Leseverstärkern auszulesen, die Information geht verloren und es kommt zu Lesefehlern.

Zur Vermeidung von Lesefehlern bietet sich die Reduktion der Leckströme an. Zum einen können Leckströme durch Transisto ren, zum anderen Leckströme durch Dielektrika, wie zum Bei spiel das Kondensatordielektrikum, reduziert werden. Durch diese Maßnahmen kann eine unerwünscht verringerte Haltezeit (Retension time) verlängert werden.

Üblicherweise werden in DRAMs Stapelkondensatoren oder Gra benkondensatoren verwendet. Beispiele für DRAM-Speicherzellen mit Grabenkondensator sind in den Patenten US-5,658,816, US- 4,649,625, US-5,512,767, US-5,641,694, US-5,691,549, US- 5,065,273, US-5,736,760, US-5,744,386 und US-5,869,868 ge geben. Ein Grabenkondensator hat eine dreidimensionale Struk tur, welche zum Beispiel in einem Siliziumsubstrat ausgebil det ist. Eine Erhöhung der Kondensatorelektrodenfläche und damit der Kapazität des Grabenkondensators kann zum Beispiel durch tieferes Ätzen in das Substrat und damit durch tiefere Gräben erreicht werden. Dabei bewirkt die Steigerung in der Kapazität des Grabenkondensators keine Vergrößerung der von der Speicherzelle beanspruchten Substratoberfläche. Dieses Verfahren ist aber auch beschränkt, da die erzielbare Ätztie fe des Grabenkondensators von dem Grabendurchmesser abhängt, und bei der Herstellung nur bestimmte, endliche Aspektver hältnisse zwischen Grabentiefe und Grabendurchmesser erziel bar sind.

Bei fortschreitender Erhöhung der Integrationsdichte nimmt die, pro Speicherzelle zur Verfügung stehende Substratober fläche, immer weiter ab. Die damit verbundene Reduktion des Grabendurchmessers führt zu einer Verringerung der Grabenkon densatorkapazität. Ist die Grabenkondensatorkapazität so ge ring bemessen, daß die speicherbare Ladung nicht zum einwand freien Auslesen mit den nachgeschalteten Leseverstärkern aus reicht, so hat dies Lesefehler zur Folge.

Dieses Problem wird zum Beispiel in der Veröffentlichung N. C. C. Lou, IEDM 1988, Seite 588 ff. gelöst, indem der Transi stor, der sich üblicherweise neben dem Grabenkondensator be findet, an eine Position verlagert wird, die sich oberhalb des Grabenkondensators befindet. Dadurch kann der Graben ei nen Teil der Substratoberfläche einnehmen, die herkömmlicher weise für den Transistor reserviert ist. Durch diese Anord nung teilen sich der Grabenkondensator und der Transistor ei nen Teil der Substratoberfläche. Ermöglicht wird diese Anord nung durch eine Epitaxieschicht, die oberhalb des Grabenkon densators gewachsen wird.

Problematisch ist allerdings der elektrische Anschluß des Grabenkondensators an den Transistor. Dazu wird in N. C. C. Lou, IEDM 1988, Seite 588 ff, ein Verfahren beschrieben, bei dem die lithographische Justage der einzelnen lithogra phieschen Ebenen zueinander einen Mindestabstand zwischen Grabenkondensator und Transistor erfordert. Dadurch benötigen die Speicherzellen in einem Speicherzellenfeld eine relativ große Fläche und sind für die integration in einem hochinte grierten Zellenfeld ungeeignet.

Die Aufgabe der vorliegenden Erfindung besteht daher darin, den Grabenkondensator in einer Weise elektrisch an den Tran sistor anzuschließen, die für ein hochintegriertes Zellenfeld geeignet ist.

Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1 angegebenen Speicher gelöst. Weiterhin wird die gestellte Aufgabe durch das in Anspruch 8 angegebene Verfahren gelöst.

Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Un teransprüche.

Die der vorliegenden Erfindung zugrundeliegende Idee besteht in der Verwendung eines selbstjustierten Anschlusses, der den Grabenkondensator elektrisch an den Transistor anschließt. Zur Bildung des selbstjustierten Anschlusses werden dabei be reits auf einem Substrat vorhandene Strukturen verwendet.

Vorteilhafterweise werden dabei Wortleitungen mit ihren Iso lationshüllen als Ätzmaske zur Bildung eines Kontaktgrabens verwendet. In dem Kontaktgraben kann anschließend der selbst justierte Anschluß gebildet werden.

In einer weiteren vorteilhaften Ausführung der Erfindung wird eine Grabenisolierung (STI) als Ätzmaske zur Bildung eines Kontaktgrabens verwendet, in dem anschließend der selbstju stierte Anschluß gebildet wird.

In einer weiteren vorteilhaften Ausführung der Erfindung be findet sich in dem unteren Bereich des Kontaktgrabens ein Isolationskragen.

In einer weiteren vorteilhaften Ausführung der Erfindung be findet sich in dem Kontaktgraben ein leitendes Material, wel ches zu der elektrischen Verbindung zwischen Grabenkondensa tor und Transistor beiträgt.

In einer weiteren vorteilhaften Ausführung der Erfindung be findet sich in dem Kontaktgraben auf dem leitenden Material eine leitende Kappe, die ebenfalls zu der elektrischen Ver bindung zwischen Grabenkondensator und Transistor beiträgt.

Vorteilhafterweise erstreckt sich der Isolationskragen von einer isolierenden Deckschicht bis zu einem Drain-Gebiet des Transistors. Dadurch wird das leitende Material und die lei tende Kappe so isoliert, daß Leckströme, die den Grabenkon densator entladen könnten, reduziert werden.

In einer weiteren vorteilhaften Ausprägung der Erfindung reicht die Grabenisolierung mindestens bis auf Tiefe der iso lierenden Deckschicht.

Das Herstellungsverfahren zur Ausbildung eines Speichers mit einem Grabenkondensator verwendet unter anderem die Schritte Bereitstellen eines Substrats mit einer Oberfläche, Bilden eines Grabens in dem Substrat, Bilden eines großen Isolati onskragens in einem oberen Bereich des Grabens, Bilden einer vergrabenen Platte als äußere Kondensatorelektrode, Bilden einer dielektrischen Schicht in dem Graben, Füllen des Gra bens mit einer leitenden Grabenfüllung, Bilden einer isolie renden Deckschicht auf der leitenden Grabenfüllung, Aufwach sen einer Epitaxieschicht auf der Oberfläche des Substrats und über die isolierenden Deckschicht, Bilden einer Grabeni solierung (STI), Bilden einer ersten und einer zweiten Wort leitung, Bilden einer ersten Isolationshülle um die erste und einer zweiten Isolationshülle um die zweite Wortleitung und Bilden eines Kontaktgrabens.

In einer vorteilhaften Ausprägung des erfindungsgemäßen Ver fahrens wird der Kontaktgraben selbstjustiert zwischen der ersten und der zweiten Wortleitung gebildet. Das bedeutet, das die erste und zweite Wortleitung mit ihrer ersten bzw. zweiten Isolationshülle als Ätzmaske zur Bildung des Kontakt grabens verwendet wird.

In einem weiteren Ausprägung wird die Grabenisolierung als Ätzmaske zur Bildung des Kontaktgrabens gebildet.

Vorteilhafterweise wird in dem Kontaktgraben ein Isolations kragen gebildet. Weiterhin wird in dem Kontaktgraben zumin dest ein leitendes Material eingebracht, welches zum elektri schen Anschluß zwischen Grabenkondensator und Transistor bei trägt.

In einer weiteren vorteilhaften Ausprägung des Herstellungs verfahrens wird oberhalb des leitenden Materials und oberhalb des Isolationskragens eine leitende Kappe gebildet, die eben falls zu dem elektrischen Anschluß beiträgt.

Vorteilhafterweise wird der Isolationskragen so gebildet, daß das leitende Material und die leitende Kappe nur über das Drain-Gebiet mit der Epitaxieschicht elektrisch verbunden sind. Dadurch werden Leckströme verringert, die den Graben kondensator entladen können.

Ein weiteres vorteilhaftes Verfahren führt eine in situ Do tierung der Epitaxieschicht durch. Dadurch kann die Kanaldo tierung des Transistors und die Wannendotierung bereits beim Aufwachsen der Epitaxieschicht eingestellt werden. Weiterhin wird die Bildung sehr steilflankiger Dotierprofile ermög licht, die zu kleinen Leckströmen führen und die Bauelemente skalierbar gestalten.

In einer weiteren vorteilhaften Ausprägung des erfindungsge mäßen Verfahrens wird eine epitaxiale Schließfuge in der Epi taxieschicht gebildet, die zumindest teilweise durch die Gra benisolierung und/oder durch den Kontaktgraben entfernt wird. Außerdem ist es vorteilhaft das Layout des Grabens so auf ei ne Kristallorientierung des Substrats auszurichten, daß die epitaxiale Schließfuge möglichst klein wird.

In einer weiteren vorteilhaften Verfahrensvariante wird die isolierende Deckschicht vor dem Entfernen einer Hartmaske, mit deren Hilfe der Graben strukturiert wurde, gebildet. Da durch ist es möglich, die isolierende Deckschicht selektiv in dem Graben auf der leitenden Grabenfüllung zu bilden.

Weiterhin ist es vorteilhaft, die Epitaxieschicht mit einem Temperaturschritt zu behandeln, der die Defekte in der Epita xieschicht verringert und die epitaxialen Schließfuge aus heilt. Dabei wird die Kristallstruktur der epitaxialen Schließfuge möglichst vollständig rekonstruiert.

Weiterhin ist es vorteilhaft, die Epitaxieschicht mit einem Planarisierungsschritt zu behandeln, der die Oberfläche der Epitaxieschicht glättet und teilweise zurückätzt.

In einer vorteilhaften Ausprägung werden die Wortleitungen und ihre Isolationshüllen als seitliche Randstege (spacer) an den Flanken der Grabenisolierung gebildet. Dies hat den Vor teil, daß die Wortleitungen eine Breite aufweisen können, die unterhalb des kleinsten Lithographiemasses F liegt.

Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und nachfolgend näher erläutert. Es zeigen:

Fig. 1 ein Ausführungsbeispiel einer DRAM-Speicherzelle gemäß der vorliegenden Erfindung, entsprechend einer ersten Ausführungsform des erfindungsgemä ßen Verfahrens;

Fig. 2 die Draufsicht auf das Ausführungsbeispiel eines DRAM-Speicherzellenarrays gemäß Fig. 1;

Fig. 3 eine weitere Draufsicht auf das Ausführungsbei spiel eines DRAM-Speicherzellenarrays gemäß Fig. 1;

Fig. 4 eine weitere Draufsicht auf das Ausführungsbei spiel eines DRAM-Speicherzellenarrays gemäß Fig. 1;

Fig. 5 eine weitere Draufsicht auf das Ausführungsbei spiel eines DRAM-Speicherzellenarrays gemäß Fig. 1;

Fig. 6 ein zweites Ausführungsbeispiel einer DRAM- Speicherzelle gemäß der vorliegenden Erfindung, entsprechend einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens;

Fig. 7 ein früheres Prozeßstadium des Ausführungsbei spiels nach Fig. 6 und

Fig. 8 die Draufsicht auf das Ausführungsbeispiel einer DRAM-Speicherzellenarrays gemäß Fig. 6.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.

Mit Bezug auf Fig. 1 ist eine erste Ausführungsform der vor liegenden Erfindung gezeigt. Eine Speicherzelle 100 besteht aus einem Grabenkondensator 110 und einem Transistor 160. Der Grabenkondensator 110 wird in einem Substrat 105 gebildet, das eine Oberfläche 106 aufweist. In dem Substrat 105, das beispielsweise aus p-dotiertem Silizium besteht, ist eine vergrabene Wanne 155 eingebracht, die zum Beispiel aus n-dotiertem Silizium besteht. Zur Dotierung von Silizium sind Bor, Arsen oder Phosphor als Dotierstoff geeignet. Der Gra benkondensator 110 weist einen Graben 115 mit einem oberen Bereich 120 und einem unteren Bereich 125 auf. In dem oberen Bereich 120 des Grabens 115 befindet sich ein großer Isolati onskragen 150. Der untere Bereich 125 des Grabens durchdringt die vergrabene Wanne 155 zumindest teilweise. Um den unteren Bereich 125 des Grabens 115 ist eine vergrabene Platte 145 angeordnet, welche die äußere Kondensatorelektrode des Gra benkondensators 110 bildet. Die vergrabenen Platten der be nachbarten Speicherzellen werden durch die vergrabene Wanne 155 elektrisch miteinander verbunden. Die vergrabene Platte 145 besteht beispielsweise aus n-dotiertem Silizium.

Der untere Bereich 125 des Grabens 115 ist mit einer dielek trischen Schicht 140 verkleidet, welche das Speicherdielek trikum des Grabenkondensators 110 bildet. Die dielektrische Schicht 140 kann aus Schichten beziehungsweise Schichtstapeln hergestellt werden, die aus Siliziumoxid, Siliziumnitrid oder Silizium-Oxynitrid bestehen. Es können auch Speicherdielek trika verwendet werden, die eine hohe Dielektrizitätskonstan te aufweisen, wie zum Beispiel Tantaloxid, Titanoxid, BST (Barium-Strontium-Titanat), sowie jedes andere geeignete Die lektrikum.

Der Graben 115 ist mit einer leitenden Grabenfüllung 130 auf gefüllt, welche die innere Kondensatorelektrode bildet und beispielsweise aus dotiertem Polysilizium besteht. Oberhalb der leitenden Grabenfüllung 130 befindet sich eine isolieren de Deckschicht 135, die zum Beispiel aus Siliziumoxid be steht. Weiterhin befindet sich oberhalb der leitenden Graben füllung 130 ein selbstjustierter Anschluß 220, der in einem Kontaktgraben 205 angeordnet ist, der einen oberen Bereich 215 und einen unteren Bereich 210 aufweist. Der untere Be reich des Kontaktgrabens 205 ist mit einem Isolationskragen 235 ausgekleidet und umgibt dabei ein leitendes Material 225, welches auf der leitenden Grabenfüllung 130 angeordnet ist. Oberhalb des Isolationskragens 235 und des leitenden Materi als 225 in dem Kontaktgraben 205 ist eine leitende Kappe 230 angeordnet.

Das leitende Material 225 und die leitende Kappe 230 bestehen beispielsweise aus dotiertem Polysilizium. Der Isolationskra gen 235 besteht zum Beispiel aus Siliziumoxid.

Oberhalb der isolierenden Deckschicht 135 und des Substrats 105 befindet sich eine Epitaxieschicht 245. In der Epitaxie schicht 245 ist der Transistor 160 gebildet. Der Transistor 160 besteht aus einem Drain-Gebiet 165, das mit der leitenden Kappe 230 verbunden ist. Weiterhin besteht der Transistor 160 aus einem Source-Gebiet 170 und einem Kanal 175, die eben falls in der Epitaxieschicht 245 gebildet sind. Das Source- Gebiet 170 und das Drain-Gebiet 165 sind beispielsweise aus dotiertem Silizium gebildet.

Oberhalb des Kanals 175 des Transistors 160 befindet sich ei ne erste Wortleitung 180, die von einer ersten Isolationshül le 185 verkleidet ist, die beispielsweise aus Siliziumnitrid besteht. Oberhalb des Grabens 115, neben dem Kontaktgraben 205, ist eine Grabenisolierung 250 angeordnet. Die Grabeniso lierung 250 besteht in diesem Ausführungsbeispiel aus Silizi umoxid. Die Position der Grabenisolierung wird anhand von Fig. 2 näher erläutert. Oberhalb der Grabenisolierung 250 ver läuft einer zweite Wortleitung 190, die von einer zweiten Isolationshülle verkleidet ist. Neben der ersten Wortleitung 180 verläuft eine dritte Wortleitung 200. Oberhalb der Wort leitung und des Source-Gebiets 170 ist eine Stoppschicht 240 angeordnet, die zwischen der ersten und der zweiten Wortlei tung entfernt ist. Die Stoppschicht schützt den Bereich zwi schen der ersten Wortleitung 180 und der dritten Wortleitung 200.

Ein Aktives Gebiet 270 wird rundherum von der Grabenisolie rung 250 umgeben und befindet sich in der Epitaxieschicht 245.

In Fig. 2 ist die Draufsicht auf das in Fig. 1 gezeigte Ausführungsbeispiel der erfindungsgemäßen Speicherzelle ge zeigt. Das Aktive Gebiet 270 wird rundherum von der Grabeni solierung 250 umgeben. An einem Ende des aktiven Gebiets 270 befindet sich der Graben 115.

In Fig. 3 ist eine weitere Draufsicht auf die in Fig. 1 dargestellte Speicherzelle dargestellt. Der Übersichtlichkeit wegen ist der Graben 115 nicht mit eingezeichnet, befindet sich aber an der in Fig. 2 gezeigten Position. In Fig. 3 verläuft die erste Wortleitung 180 mit ihrer ersten Isolati onshülle 185 über das aktive Gebiet 270. Die zweite Wortlei tung 190 mit ihrer zweiten Isolationshülle verläuft über der Grabenisolierung 250. Der selbstjustierte Anschluß 220 wird von der ersten Wortleitung 180 mit erster Isolationshülle 185, von der zweiten Wortleitung 190 mit zweiter Isolations hülle 195 und von dem Grabenisolierung 250 begrenzt. Zusätz lich ist das Source-Gebiet 170 zwischen der Grabenisolierung 250, der ersten Wortleitung 180 und der dritten Wortleitung 200 angeordnet.

Fig. 4 stellt eine weitere Draufsicht der in Fig. 1 darge stellten Speicherzelle dar. Im Unterschied zu Fig. 3 ist die Position des Grabens 115 eingezeichnet.

In Fig. 5 ist eine weitere Draufsicht auf die in Fig. 1 dargestellte Speicherzelle gezeigt. Die Größe der Speicher zelle 100 ist durch einen Rahmen gekennzeichnet. Es handelt sich um eine 8F² Zelle, wobei F das kleinste erzielbare Li thographiemaß ist. Innerhalb des Rahmens, der die Speicher zelle 100 kennzeichnet, wird ein großer Teil der Substrato berfläche 106 von dem Graben 115 verwendet. Im Vergleich zu Fig. 4 ist die Position der epitaxialen Schießfuge 275 ge zeigt, die auf der isolierenden Deckschicht 135 gebildet wird.

Der Transistor 160, der von der ersten Wortleitung 180 ge steuert wird, und ein benachbarter Transistor, der von der dritten Wortleitung 200 gesteuert wird, verwenden beide das gemeinsame Source-Gebiet 170, welches zwischen diesen beiden Wortleitungen angeordnet ist.

In dem oberen Bereich von Fig. 5 ist die Grabenisolierung 250 der Übersichtlichkeit wegen, ohne Wortleitungen gezeigt, welche auf der Grabenisolierung 250 verlaufen.

Mit Bezug auf Fig. 1 bis 5 wird das Herstellungsverfahren der erfindungsgemäßen Speicherzelle erläutert. Es wird das Substrat 105 bereitgestellt, in und auf dem die DRAM- Speicherzelle herzustellen ist. Bei der vorliegenden Variante ist das Substrat 105 leicht mit p-Typ-Dotierstoffen dotiert, wie zum Beispiel Bor. In das Substrat 105 wird in geeigneter Tiefe eine n-dotierte, vergrabene Wanne 155 gebildet. Zur Do tierung der vergrabenen Wanne 155 kann zum Beispiel Phosphor oder Arsen als Dotierstoff verwendet werden. Die vergrabene Wanne 155 kann zum Beispiel durch Implantation erzeugt werden und bildet eine leitende Verbindung zwischen den vergrabenen Platten der benachbarten Kondensatoren. Alternativ kann die vergrabene Wanne 155 durch epitaktisch aufgewachsene, dotier te Siliziumschichten oder durch eine Kombination von Kri stallwachstum (Epitaxie) und Implantation gebildet werden. Diese Technik ist in dem US-Patent 5,250,829 von Bronner et al. beschrieben.

Mit einer geeigneten Hartmaskenschicht als Ätzmaske für einen reaktiven Ionenätzschritt (RIE) wird der Graben 115 gebildet. Anschließend wird in dem oberen Bereich 120 des Grabens 115 der große Isolationskragen 150 gebildet, der zum Beispiel aus Siliziumoxid besteht. Anschließend wird die vergrabene Platte 145 mit n-Typ-Dotierstoffen, wie zum Beispiel Arsen oder Phosphor als äußere Kondensatorelektrode gebildet. Der große Isolationskragen 150 dient dabei als Dotiermaske, welche die Dotierung auf den unteren Bereich 125 des Grabens 108 be schränkt. Zur Bildung der vergrabenen Platte 145 kann eine Gasphasendotierung, eine Plasmadotierung oder eine Plasmaim mersions-Ionenimplantation (PIiI) verwendet werden. Diese Techniken sind beispielsweise in Ransom et al. , J. Electro chemical. Soc., Band 141, Nr. 5 (1994), S. 1378 ff.; US-Patent 5,344,381 und US-Patent 4,937,205 beschrieben. Eine Ionenim plantation unter Verwendung des großen Isolationskragens 150 als Dotiermaske ist ebenfalls möglich. Alternativ kann die vergrabene Platte 145 unter Verwendung eines dotierten Sili katglases als Dotierstoffquelle, wie zum Beispiel ASG (Arsen Silikat Glas), gebildet werden. Diese Variante ist beispiels weise in Becker et al. , J. Electrochemical. Soc., Band 136 (1989), Seite 3033 ff. beschrieben. Wird dotiertes Silikatglas zur Dotierung verwendet, so wird es nach der Bildung der ver grabenen Platte 145 entfernt.

Anschließend wird eine dielektrische Schicht 140 gebildet, die den unteren Bereich 125 des Grabens 115 auskleidet. Die dielektrische Schicht 140 dient als Speicherdielektrikum zum Separieren der Kondensatorelektroden. Die dielektrische Schicht 140 besteht beispielsweise aus einem Siliziumoxid, einen Siliziumnitrid, einem Silizium-Oxynitrid oder einem Schichtstapel aus Siliziumoxid- und Siliziumnitridschichten. Auch Materialien mit einer hohen Dielektrizitätskonstante wie zum Beispiel Tantaloxid oder BST können verwendet werden.

Anschließend wird die leitende Grabenfüllung 130, die bei spielsweise aus dotiertem Poly- oder amorphem Silizium beste hen kann, zum Füllen des Grabens 115 abgeschieden. Hierzu können beispielsweise CVD- oder andere bekannte Prozeßtechni ken verwendet werden.

Auf der leitenden Grabenfüllung 130 wird die isolierende Deckschicht 135 gebildet. Dies kann zum Beispiel mit einer thermischen Oxidation der leitenden Grabenfüllung 130 durch geführt werden. Auch die Abscheidung der isolierenden Deck schicht 135 auf die leitende Grabenfüllung 130 ist möglich. Dazu können zum Beispiel CVD-Abscheideverfahren verwendet werden. Es ist besonders vorteilhaft, die isolierende Deck schicht 135 selektiv auf der leitenden Grabenfüllung 161, zu bilden. Die Bildung der isolierenden Deckschicht 135 kann se lektiv durchgeführt werden, da zu diesem Zeitpunkt die Hart maskenschicht, welche zur Ätzung des Grabens 115 verwendet wurde, auf der Substratoberfläche vorhanden ist und damit nur den Bereich freigibt, in dem die isolierende Deckschicht 135 zu bilden ist.

Sämtliche Schichten, die sich zu diesem Zeitpunkt auf der Oberfläche 106 des Substrats 105 befinden, werden entfernt und das Substrat 105 wird gereinigt. Anschließend wird die Epitaxieschicht 245 epitaktisch und selektiv auf dem Substrat 105 aufgewachsen. Bei dem Aufwachsen der Epitaxieschicht 245 wird die isolierende Deckschicht 135 mit einkristallinem Si lizium überwachsen. Die isolierende Deckschicht 135 wird, wie in Fig. 5 dargestellt, von allen Richtungen mit einkristal linem Silizium überwachsen. Dabei entsteht die epitaxiale Schließfuge 275. Das selektive epitaktische Aufwachsen wird zum Beispiel in der Veröffentlichung von N. C. C. Lou, IEDM 1988, Seite 588 ff. beschrieben. Dort besteht allerdings das Problem, daß eine Epitaxieschicht in zwei Schritten mit einer Unterbrechung der Epitaxie aufgewachsen wird. Während der Un terbrechung werden Prozeßschritte wie Ätzen eines Fensters in eine Oxidschicht durchgeführt. Dabei kommt es zu Ätzschäden, die das Defektrisiko für die Epitaxieschicht erhöhen und zu Leckströmen führen. Eine zusätzliche Schwierigkeit besteht in der Durchführung des zweiten Epitaxieschritts, bei dem sowohl auf einkristallinem Silizium als auch auf Polysilizium aufge wachsen wird. Dies führt zu Kristalldefekten, die sich aus dem polykristallinen Bereich in den einkristallinen Bereich ausbreiten. Die Kristalldefekte entstehen dadurch, daß die Epitaxie sowohl auf einkristallinem, als auch auf poykristal linem Silizium durchgeführt wird. Da in der Veröffentlichung der gewachsene polykristalline "neck" funktionaler Bestand teil der Speicherzellenkonstruktion ist, können die Kristall defekte nicht vermieden werden. Dieser Nachteil wird erfin dungsgemäß durch das zumindest teilweise Entfernen der epi taktischen Schließfuge 275 gelöst.

Anschließend wird mit einem Rückätzverfahren beziehungsweise einem CMP-Verfahren (Chemical Mechanical Polishing) die auf gewachsene Epitaxieschicht 245 zurückgeätzt beziehungsweise planarisiert.

Anschließend wird die Grabenisolierung 250 gebildet. Zu die sem Zweck werden die in Fig. 2 gekennzeichneten Bereiche der Grabenisolierung geätzt und mit einem dielektrischen Materi al. wie zum Beispiel Siliziumoxid aufgefüllt und anschließend planarisiert. Dabei bleibt das aktive Gebiet 270 für die an schließende Bildung des Transistors 160 stehen. Die Grabeni solierung 250 wird vorzugsweise so hergestellt, daß ein Teil der epitaxialen Schließfuge 275 entfernt wird.

Nach Herstellung des Gate-Oxids wird eine, dotierte Polysili ziumschicht abgeschieden, aus der in einem nachfolgenden Be lichtungs- und Ätzschritt die Wortleitungen gebildet werden. Dabei wird die erste Wortleitung 180 auf dem aktiven Gebiet 270 und die zweite Wortleitung 190 auf der Grabenisolierung 250 gebildet. Die erste Wortleitung 180 wird mit einer ersten Isolationshülle 185 während die zweite Wortleitung 190 mit einer zweiten Isolationshülle 195 umgeben wird. Die Isolati onshüllen bestehen beispielsweise aus Siliziumnitrid.

Anschließend wird das Drain-Gebiet 165 und das Source-Gebiet 170 mit Ionenimplantation gebildet. Dabei dienen die aus Po lysilizium gebildeten Wortleitungen mit ihren Isolationshül len als Implantationsmaske. Da die erste Wortleitung 180 so angeordnet ist, daß sie teilweise senkrecht oberhalb der iso lierenden Deckschicht 135 verläuft, befindet sich ein Teil des Kanals 175 des Transistors 160 direkt oberhalb der iso lierenden Deckschicht 135, so daß der Transistor 160 als par tieller SOI-Transistor gebildet wird.

Anschließend wird die Stoppschicht 240 konform abgeschieden, so daß sie die Isolationshüllen der Wortleitungen bedeckt. Die Stoppschicht 240 wird beispielsweise aus Siliziumnitrid gebildet. Danach wird eine Oxidschicht abgeschieden und bis auf die Stoppschicht 240 zurückplanarisiert, so daß zum Bei spiel die Isolationsfüllung 280 zwischen der ersten Wortlei tung 180 und der dritten Wortleitung 200 gebildet wird. An schließend wird mittels Fotolithografie und Ätzung ein Fen ster in der Stoppschicht 240 geöffnet. Dabei wird die Stopp schicht 240 zwischen der ersten Wortleitung 180 und der zwei ten Wortleitung 190, oberhalb des Drain-Gebiets 165 entfernt. Mit anisotropem Plasmaätzen, welches selektiv zu der Grabeni solierung 250, die aus Siliziumoxid besteht und selektiv zu der ersten Isolationshülle 185 und der zweiten Isolationshül le 195, die aus Siliziumnitrid bestehen, wird das Drain- Gebiet 165 und die Epitaxieschicht 245 bis auf die isolieren de Deckschicht 135 heruntergeätzt. Die Ätzung stoppt aufgrund ihrer Selektivität auf der isolierenden Deckschicht 135. Zu sätzlich ist die Ätzung selbstjustiert, da sie lateral durch die Isolationshüllen der Wortleitungen und durch die Grabeni solierung 250 begrenzt wird. Bei dieser Ätzung wird vorzugs weise der Rest der entstandenen epitaxialen Schließfuge 275 entfernt.

Anschließend wird der freigelegte Teil der isolierenden Deck schicht 135 entfernt. Dies wird mit einer selektiven Ätzung durchgeführt, welche die isolierende Deckschicht 135, die aus Siliziumoxid besteht, selektiv entfernt. Die Selektivität be steht gegenüber der leitenden Grabenfüllung 130, die aus do tiertem Polysilizium besteht, gegenüber der Epitaxieschicht 245, die aus Silizium besteht und gegenüber der ersten und zweiten Isolationshülle 185 und 195 und der Stoppschicht 240, die aus Siliziumnitrid besteht.

Danach wird in dem unteren Bereich 210 des Kontaktgrabens 205 ein Isolationskragen 143 gebildet. Zu diesem Zweck wird eine thermische Oxidation durchgeführt und eine Siliziumoxid schicht abgeschieden, aus welcher der Isolationskragen 235 durch anisotrope Rückätzung gebildet wird (Spacer-Technik). Anschließend wird das leitende Material 225 in dem Isolati onskragens 235 gebildet. Das leitende Material 225 besteht beispielsweise aus dotiertem Polysilizium und kann mit einem CVD-Verfahren abgeschieden werden.

Der Isolationskragen 235 wird bis auf die Tiefe des Drain- Gebiets 165 selektiv zurückgeätzt. Nach einem Reinigungs schritt wird die leitende Kappe 230 abgeschieden und kontak tiert somit das Drain-Gebiet 165 und das leitende Material 225. Über das leitende Material 225 ist somit die leitende Grabenfüllung 130 elektrisch mit dem Drain-Gebiet 165 verbun den. Bei dieser Anordnung sind die leitende Kappe 230 und das leitende Material 225 durch den Isolationskragen 235 von der Epitaxieschicht 245 isoliert, so daß der Grabenkondensator nicht durch Leckströme entladen werden kann.

Damit ist das Verfahren zur Herstellung einer ersten Variante eines Speichers mit selbstjustiertem Anschluß 220 dargestellt und die nachfolgenden Prozeßschritte dienen dazu, den Spei cher mit den aus dem Stand der Technik bekannten Funktion selementen in üblicher Weise zu komplettieren.

In Fig. 6 ist eine weitere Variante eines Speichers mit selbstjustiertem Anschluß dargestellt. Hierbei handelt es sich um eine 1-Transistor-Speicherzellenanordnung mit 4F²- Zellen-Layout mit offener Bitleitungsarchitektur, mit Graben kondensator und partiellem SOI-Transistor. Die dargestellte Speicherzelle 100 besteht aus einem Grabenkondensator 110 und einem Transistor 160. Der Grabenkondensator 110 wird in und auf einem Substrat 105 gebildet. In dem Substrat 105 ist eine vergrabene Wanne 155 eingebracht, die zum Beispiel aus n- dotiertem Silizium besteht. Der Grabenkondensator 110 weist einen Graben 115 mit einem oberen Bereich 120 und einem unte ren Bereich 125 auf. In dem oberen Bereich 120 des Grabens 115 befindet sich ein großer Isolationskragen 150. Der untere Bereich 125 des Grabens 115 durchdringt die vergrabene Wanne 155 zumindest teilweise. Um den unteren Bereich 125 des Gra bens 115 ist eine vergrabene Platte 145 angeordnet, welche die äußere Kondensatorelektrode bildet. Die vergrabenen Plat ten 145 der benachbarten Speicherzellen werden durch die ver grabene Wanne 155 elektrisch miteinander verbunden.

Der untere Bereich 125 des Grabens 115 ist mit einer dielek trischen Schicht 140 verkleidet, welche das Speicherdielek trikum des Grabenkondensators bildet. Die dielektrische Schicht 140 kann aus Schichten beziehungsweise Schichtstapeln hergestellt werden, die aus Siliziumoxid, Siliziumnitrid oder Silizium-Oxynitrid bestehen. Der Graben 115 ist mit einer leitenden Grabenfüllung 130 aufgefüllt, welche die innere Kondensatorelektrode bildet. Oberhalb der leitenden Graben füllung 130, innerhalb des großen Isolationskragens 150 be findet sich die isolierende Deckschicht 135.

Auf der isolierenden Deckschicht 135, auf dem großen Isolati onskragens 150 und auf dem Substrats 101 befindet sich die Epitaxieschicht 245. Der Transistor 160 ist in der Epitaxie schicht 245 gebildet und besteht aus einem Source-Gebiet 170, einem Drain-Gebiet 165 und einem Kanal 175. Weiterhin besteht der Transistor 160 aus einer ersten Wortleitung 180, die den Kanal 175 steuert. Die erste Wortleitung 180 ist mit einer ersten Isolationshülle 185 verkleidet, die zum Beispiel aus Siliziumnitrid besteht. Das Drain-Gebiet 165 ist mit einem selbstjustierten Anschluß 220 elektrisch mit der leitenden Grabenfüllung 130 verbunden. Der selbstjustierte Anschluß 220 besteht aus einem Isolationskragen 235, einem leitenden Mate rial 225, das sich innerhalb des Isolationskragens 235 befin det und einer leitenden Kappe 230, welche das leitende Mate rial 225 mit dem Drain-Gebiet 165 verbindet. Der Isolations kragen 235 ist so angeordnet, daß keine Leckströme von der leitenden Grabenfüllung 130, von dem leitenden Material 225 oder von der leitenden Kappe 230 zu der Epitaxieschicht 245 fließen.

Die Grabenisolierung 250 befindet sich zwischen benachbarten Speicherzellen, um diese elektrisch voneinander zu isolieren. Der Verlauf der Grabenisolierung 250 wird anhand von Fig. 8 näher beschrieben.

In Fig. 7 ist die Zellenanordnung nach Fig. 6 zu einem frü heren Prozeßstadium dargestellt. Bei der dargestellten Grabe nisolierung 250 handelt es sich um eine in Wortleitungsrich tung verlaufende zweite Grabenisolierung 260. Auf beiden Sei ten der Grabenisolierung 260, die nicht mit der Oberfläche der Epitaxieschicht 245 abschließt, sind Opferabstandsstege 265 angeordnet, die beispielsweise aus Siliziumoxid bestehen.

In Fig. 8 ist die Speicherzellenanordnung nach Fig. 6 in einer Draufsicht dargestellt. Die Größe der Speicherzelle 100 beträgt in diesem Ausführungsbeispiel 4F². Die Speicherzelle 100 besteht unter anderem aus dem Graben 115, in dem sich der Grabenkondensator 110 befindet. Über dem Graben 115 hinweg verläuft die erste Wortleitung 180, die von der ersten Isola tionshülle 185 umgeben ist. Auf der einen Seite der ersten Wortleitung ist das Source-Gebiet 170, auf der anderen Seite ist das Drain-Gebiet 165 und der selbstjustierte Anschluß 220 in dem Kontaktgraben 205 angeordnet. Die Grabenisolierung 250 verläuft zwischen benachbarten Speicherzellen. Das aktive Ge biet 270 wird für die Prozessierung der Transistoren verwen det. Die Grabenisolierung 250 besteht in diesem Ausführungs beispiel aus einer ersten Grabenisolierung 255, die parallel zu Bitleitungen verläuft und sie besteht aus einer zweiten Grabenisolierung 260, die parallel zu den Wortleitungen ver läuft.

In der Epitaxieschicht 245 befindet sich mittig über dem Gra ben 115 eine epitaxiale Schließfuge 275.

Anhand von Fig. 7 wird nun die Herstellung des Speichers nach Fig. 6 beschrieben. Die Herstellung der erfindungsgemä ßen Speicherzellenanordnung beginnt mit der Realisierung des Grabenkondensators 110 in einem 4F²-Layout. Dabei wird zu nächst der Graben 115 in das Substrat 105 geätzt. Im oberen Bereich 120 des Grabens 115 wird der große Isolationskragen 150 gebildet. Der untere Bereich um den Graben 115 wird dann so dotiert, daß sich die vergrabene Platte 145 bildet. Im un teren Bereich 125 des Grabens 115 wird anschließend die die lektrische Schicht 140 gebildet, der Graben wird mit der lei tenden Grabenfüllung 130 gefüllt und die vergrabene Wanne 155 durch Einbringen von Dotierstoff gebildet. Anschließend wird die leitende Grabenfüllung 130 mittels thermischer Oxidation oxidiert und es bildet sich die isolierende Deckschicht 135 über der Öffnung des Grabens 115. Dies geschieht selbstju stiert, da der Rest der Substratoberfläche zu diesem Zeit punkt mit einer Hartmaske, die zu der Strukturierung des Gra bens 115 verwendet wurde, bedeckt ist.

Anschließend wird die Hartmaske entfernt, so daß die Oberflä che 106 des Substrats 105 zu diesem Zeitpunkt aus der isolie renden Deckschicht 135, dem großen Isolationskragen 150 und dem Substrat 105 gebildet wird. Nach Aufoxidation einer Streuoxidschicht wird die vergrabene Wanne 155 durch Implan tation von Dotierstoff gebildet. Sie verbindet die vergrabe nen Platten der benachbarten Speicherzellen.

Nach Entfernung der Streuoxidschicht wird die Substratober fläche 106 gereinigt und die Epitaxieschicht 245 selektiv aufgewachsen. Dabei beginnt das Wachstum der Epitaxieschicht 245 auf dem freigelegten Substrat 105 und überwächst den mit der isolierenden Deckschicht 135 verschlossenen Graben 115 Lateral von allen Richtungen her vollständig. Dabei bildet sich über dem Zentrum der isolierenden Deckschicht 135 eine epitaxiale Schließfuge 275.

Anschließend wird die Grabenisolierung 250 in zwei getrennten Schritten hergestellt. Zuerst wird die in Bitleitungsrichtung verlaufende erste Grabenisolierung 255 mit konventioneller Technik so hergestellt, daß sie planar mit der Epitaxie schicht 245 an deren Oberfläche abschließt.

Anschließend wird die zweite Grabenisolierung 260 in Wortlei tungsrichtung gebildet. Dazu wird ein relativ dicker Mas kenstapel strukturiert und mittels selektiver Plasmaätzung in die Epitaxieschicht 245 und das Substrat 105 übertragen. Die strukturierten Gräben werden anschließend mit Siliziumoxid gefüllt und planar bis auf die Oberfläche des Maskenstapels zurückgeätzt. Anschließend wird der Maskenstapel selektiv entfernt und es bleibt die in Fig. 7 gezeigte zweite Grabe nisolierung 260 stehen. Der Grabenkondensator 110 wird dabei von der zweiten Grabenisolierung 260 bis unterhalb der iso lierenden Deckschicht 135 überlappt und die Epitaxieschicht 245 wird in diesem Bereich entfernt. Anschließend werden an den Flanken der zweiten Grabenisolierung 260 Opferabstands stege 265 aus Siliziumoxid gebildet. Anschließend wird die erste Wortleitung 180 mit ihrer ersten Isolationshülle 185 als seitlicher Randsteg (Spacer) an dem Abstandssteg 265 er zeugt. Dies geschieht mittels isotroper Schichtabscheidung und anisotroper selektiver Zurückätzung (Spacer-Technik).

Dabei wird die erste Wortleitung 180 senkrecht oberhalb der isolierenden Deckschicht 135 gebildet, so daß der Transistor 160 als partieller SOI-Transistor ausgebildet wird. Anschlie ßend wird das Source-Gebiet 170 mittels Implantation gebil det. Der Spalt zwischen der ersten Wortleitung 180 und der dritten Wortleitung 200, der sich oberhalb des Source-Gebiets 170 befindet, wird mit einer Isolationsfüllung 280 verfüllt. Die zweite Wortleitung 190 wird parallel zur ersten Wortlei tung an einer benachbarten Struktur der zweiten Grabenisolie rung 260 gebildet.

Anschließend werden die oberflächlich freigelegten Wortlei tungen 180, 190 und 200 selektiv zurückgeätzt und die durch Rückätzung entstandenen Gräben mittels Schichtabscheidung und Planarisierung mit einer Isolation aus Siliziumnitrid ver füllt, um die erste und zweite Isolationshülle 185 und 195 zu vervollständigen.

Mit Bezug auf Fig. 6 wird bei einem nachfolgenden photoli thographischen Schritt der Opferabstandssteg 265 freigelegt und bis auf die Oberfläche der Epitaxieschicht 245 mittels Plasmaätzung selektiv zurückgeätzt. Dabei ist der Bereich, in dem sich das Source-Gebiet 170 befindet maskiert. Aufgrund einer geringeren Ätzrate wird dabei zugleich die zweite Gra benisolierung 260 teilweise zurückgeätzt. Anschließend wird das Drain-Gebiet 165 durch Implantation von Dotierstoff ge bildet.

Der selbstjustierte Anschluß 220 wird zwischen der ersten Grabenisolierung 255, der zweiten Grabenisolierung 260 und der ersten Isolationshülle 185 der ersten Wortleitung 180 ge bildet. Die Bildung des selbstjustierten Anschlusses 220 ge schieht durch Verwendung von bereits vorhandenen Strukturen und wird aus diesem Grund als selbstjustiert bezeichnet. Da bei ist der Bereich, in dem sich das Source-Gebiet 170 befin det, mit der Stoppschicht 240 maskiert.

Dazu wird mittels anisotroper Ätzung der Kontaktgraben 205 geätzt, der einen Teil des Drain-Gebiets 165 und der Epita xieschicht 245 in diesem Bereich entfernt. Die selektive Ät zung stoppt auf der isolierenden Deckschicht 135, die aus Si liziumoxid besteht. Durch die Ätzung des Kontaktgrabens 205 wird die epitaxiale Schließfuge 275 entfernt.

Die isolierende Deckschicht 135 wird am Boden des Kontaktgra bens 205 entfernt. Dieser Ätzschritt wird selektiv zu der er sten Isolationshülle 185 und der Grabenisolierung 250 durch geführt. Anschließend wird der Isolationskragen 235 durch Oxidation, Siliziumoxid-Abscheidung und anisotrope Rückätzung (Spacer-Technik) gebildet. In dem Isolationskragen 235 wird nun das leitende Material 225 aus dotiertem Polysilizium ab geschieden.

Anschließend wird der Isolationskragen 235 bis auf die Höhe des Drain-Gebiets 165 zurückgeätzt. Nach einem Reinigungs schritt wird die leitende Kappe 230 abgeschieden. Die leiten de Kappe 230 wird in diesem Ausführungsbeispiel aus dotiertem Polysilizium gebildet. Damit ist die leitende Grabenfüllung 130 über das leitende Material 225 und die leitende Kappe 230 mit dem Drain-Gebiet 165 elektrisch verbunden. Weiterhin ist der Isolationskragen 235 so gebildet, daß weder die leitende Grabenfüllung 130, das leitende Material 225 noch die leiten de Kappe 230 elektrischen Kontakt zu der Epitaxieschicht 245 aufweisen. Durch diese Anordnung werden Leckströme, die den Grabenkondensator 110 entladen könnten, verhindert.

Damit ist die Bildung des selbstjustierten Anschlusses 220 abgeschlossen und die Speicherzellenanordnung wird, wie aus dem Stand der Technik bekannt ist, mit den übrigen Funktion selementen komplettiert.

Bezugszeichenliste

100

Speicherzelle

105

Substrat

106

Oberfläche des Substrats

110

Grabenkondensator

115

Graben

120

oberer Bereich des Grabens

125

unterer Bereich des Grabens

130

leitende Grabenfüllung als innere Kondensatorelektrode

135

isolierende Deckschicht

140

dielektrische Schicht

145

vergrabene Platte

150

großer Isolationskragen

155

vergrabene Wanne

160

Transistor

165

Drain-Gebiet

170

Source-Gebiet

175

Kanal des Transistors

180

erste Wortleitung

185

erste Isolationshülle

190

zweite Wortleitung

195

zweite Isolationshülle

200

dritte Wortleitung

205

Kontaktgraben

210

unterer Bereich des Kontaktgrabens

215

oberer Bereich des Kontaktgrabens

220

selbstjustierter Anschluß

225

leitendes Material

230

leitende Kappe

235

Isolationskragen

240

Stoppschicht

245

Epitaxie-Schicht

250

Grabenisolierung (STI)

255

erste Grabenisolierung

260

zweite Grabenisolierung

265

Opferabstandssteg

270

aktives Gebiet

275

epitaxiale Schließfuge

280

Isolatinosfüllung

Claims

1. Speicher mit einer Speicherzelle (100), die zumindest teilweise in einem Substrat (105) angeordnet ist,

- mit einem Transistor (160), der ein Drain-Gebiet (165) und ein Source-Gebiet (170) aufweist;
- mit einem Graben (115), in dem Substrat (105), der mit ei ner leitenden Grabenfüllung (130) zum Bilden eines Graben kondensators (110) aufgefüllt ist;
- mit einer isolierenden Deckschicht (135), die sich auf der leitenden Grabenfüllung (130) befindet;
- mit einer Epitaxieschicht (245), die auf dem Substrat (105) und zumindest teilweise auf der isolierenden Deck schicht (135) angeordnet ist;
- mit einer Grabenisolierung (250), die benachbarte Spei cherzellen (100) voneinander isoliert;
- mit einer ersten Wortleitung (180), die sich auf der Epi taxieschicht (245) befindet und teilweise den Graben (115) überdeckt, wobei die erste Wortleitung (180) von einer er sten Isolationshülle (185) umgeben ist;
- mit einer zweiten Wortleitung (190), die auf der Grabeni solierung (250) angeordnet ist und von einer zweiten Iso lationshülle (195) umgeben ist und
- mit einem Kontaktgraben (205), in dem sich ein selbstju stierter Anschluß (220) befindet, der die leitende Graben füllung (130) mit dem Drain-Gebiet (165) elektrisch ver bindet, wobei der Kontaktgraben (205) von der ersten Wort leitung (180) mit ihrer ersten Isolationshülle (185) zu der zweiten Wortleitung (190) mit ihrer zweiten Isolati onshülle (195) reicht.

2. Ein Speicher nach Anspruch 1, dadurch gekennzeichnet, daß der Kontaktgraben (205) auch von der Grabenisolierung (250) begrenzt wird.

3. Ein Speicher nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß in einem unteren Bereich (210) des Kontaktgrabens (205) ein Isolationskragen (235) angeordnet ist.

4. Ein Speicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in dem Kontaktgraben (205) ein leitendes Material (225) auf der leitenden Grabenfüllung (130) angeordnet ist.

5. Ein Speicher nach Anspruch 4, dadurch gekennzeichnet, daß in dem Kontaktgraben (205) auf dem leitenden Material (225) eine leitende Kappe (230) angeordnet ist.

6. Ein Speicher nach Anspruch 5, dadurch gekennzeichnet, daß der Isolationskragen (235) von der isolierenden Deck schicht (135) zumindest bis an das Drain-Gebiet (165) heran reicht und somit das leitende Material (225) und die leitende Kappe (230) nicht direkt mit dem Substrat (105) oder mit der Epitaxieschicht (245) verbunden sind.

7. Ein Speicher nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Grabenisolierung (250) tiefer in das Substrat (105) hineinreicht, als die Tiefe der isolierenden Deckschicht (135).

8. Verfahren zur Ausbildung eines Speichers mit Speicherzellen (100) mit den Schritten:

- Bereitstellen eines Substrats (105) mit einem Graben (115);
- Füllen des Grabens (115) mit einer leitenden Grabenfüllung (130);
- Bilden einer isolierenden Deckschicht (135) auf der leiten den Grabenfüllung (130);
- Aufwachsen einer Epitaxieschicht (245) auf einer Oberfläche (106) des Substrats (105), so daß die Epitaxieschicht (245) die isolierende Deckschicht (135) zumindest teilweise über deckt;
- Bilden einer Grabenisolierung (250) zumindest in der Epita xieschicht (245) zur Isolierung benachbarter Speicherzellen (100);
- Bilden einer ersten Wortleitung (180) oberhalb der Epitaxie schicht (245) und einer zweiten Wortleitung (190) oberhalb der Grabenisolierung (250), wobei die erste Wortleitung (180) mit einer ersten Isolationshülle (185) umgeben wird und die zweite Wortleitung (190) mit einer zweiten Isolati onshülle (195) umgeben wird

gekennzeichnet durch den Schritt, Ätzen eines Kontaktgrabens (205) durch die Epitaxieschicht (245) und die isolierende Deckschicht (135) bis zur leitenden Grabenfüllung (130), wobei die erste Wortleitung (180) mit ihrer ersten Isolationshülle (185) und die zweite Wortleitung (190) mit ihrer zweiten Isolationshülle (195) als Ätzmaske verwendet werden.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß zur selbstjustierten Bildung des Kontaktgrabens (205) die Grabenisolierung (250) als Ätzmaske verwendet wird.

10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß im unteren Bereich (210) des Kontaktgrabens (205) ein Iso lationskragen (235) gebildet wird.

11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß in dem Kontaktgraben (205) zumindest ein leitendes Mate rial (225) eingebracht wird.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß in dem Kontaktgraben (205) oberhalb des leitenden Materi als (225) und oberhalb des Isolationskragens (235) eine lei tende Kappe (230) gebildet wird.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Isolationskragen (235) so gebildet wird, daß das lei tende Material (225) und die leitende Kappe (230) nur über das Drain-Gebiet (165) mit der Epitaxieschicht (245) elektrisch verbunden ist.

14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch gekennzeichnet, daß nach Aufbringen der Epitaxieschicht (245) einem Temperatur schritt durchgeführt wird.

15. Verfahren nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, daß nach Aufbringen der Epitaxieschicht (245) ein Planarisie rungsschritt durchgeführt wird.

16. Verfahren nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, daß die Epitaxie schicht (245) während ihres Aufwachsens in situ dotiert wird.