TW459386B - Memory with trench-capacitor and selection-transistor and its production method - Google Patents
Memory with trench-capacitor and selection-transistor and its production method Download PDFInfo
- Publication number
- TW459386B TW459386B TW089117368A TW89117368A TW459386B TW 459386 B TW459386 B TW 459386B TW 089117368 A TW089117368 A TW 089117368A TW 89117368 A TW89117368 A TW 89117368A TW 459386 B TW459386 B TW 459386B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- isolation
- conductive
- layer
- cover
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Description
經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明(/ ) 本發明係關於一種具有溝渠式電容器及選擇電晶體之記 憶體及其製造方法。 本發明將參考一種在DRAM記憶胞中所用之溝渠式電容 器來描述。爲了討論上之3的,本發明只就各別記憶胞之 形成來描述。 積體電路(ICs )或晶片含有電容器以便儲存電荷,此種 (I C s )例如可以是動態隨機讀/寫記憶體(DRAM )。電容器 中之電荷狀態因此表示一種資料位元。 DRAM晶片含有·種記憶胞構成之矩陣,各記憶胞配置成 列和行且由字元線和位元線所控制。由記憶胞中讀出資料 或寫入資料至記憶胞中是藉由驅動適當之字元線和位元 線來達成。 DRAM記憶胞通常含有一·個與電容器相連接之電晶體。此 電晶體另由二個擴散區(其藉由通道而互相隔開)所構成 ,此通道是由閘極所控制。依據電流之方向而稱其中一個 擴散區爲源極,另一個擴散區稱爲汲極。源極區是與位元 線相連接,汲極區是與溝渠式電容器相連接且閘極是與字 元線相連接。藉由施加適當之電壓至閘極來控制此電晶體 ,使電流可在汲極區和源極區之間經由通道而導通或截 止(of f)。 電容器中所儲存之電荷由於漏電流而隨著時間消失。在 電荷消失至一種低於臨限(t h r e s h 0 1 d )値之位準之前’此 記憶電容器必須更新(r e f r e s h ) °由於此…原因’此種記 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 丨_!|!_ -------—訂! ! ί請先閲讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 ^45938 6 A7 _B7 五、發明說明(2 ) 憶體稱爲動態RAM (DRAM)。 在各種習知之DRAM型式屮以溝渠式電容器爲主之主要 問題是須使溝渠式電容器產生一種足夠大之電容。此種問 題將來由於半導體組件持續之小型化而更爲明顯。積體密 度之提高所具有之意義是:每記憶胞中可使用之面積以及 溝渠式電容器之電容通常會更小。 讀出放大器需要一種足夠之信號位準以便可靠地讀出記 憶胞中之資訊。記憶體電容對位元線電容之比(r a t i 〇 )在 決定信號位準時是有決定性的。若記憶體電容太小,則此 種比値太小而不能產生足夠大之信號。 較小之記憶體電容同樣需要一種較高之更新(ref resh) 頻率,因爲儲存在溝渠式電容器中之電荷量會受到其電容 所限制且另外會由於漏電流而減少。若記憶電容器中之最 小電荷量未達到,則不能以所連接之讀出放大器來讀出所 儲存之資訊,資訊會遺失而造成讀出時之錯誤。 爲了防止讀出時之錯誤,則須使漏電流減小。一方面是 流經各電晶體之漏電流,另一方面是流經介電質(例如, 電容器介電質)之漏電流須減小。藉由此種方式,則可使 一種不期望之較小之保持(r e t e n t i ο η )時間延長。 堆疊式電容器或溝渠式電容器通常是使用在DRAMs中。 例如,在專利文件 US- 56588 1 6、US- 4649625、US- 5 5 1 2767 'US- 564 1 694、US- 569 1 549、US- 5065273、US - 5736760 ' US- 5744386和US- 5869868中已描述各種具有溝渠式電容 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) HI— —------- 1 -----I I I ^ ·1111111 1^^ (請先閲讀背面之注意事項再填寫本頁> 經濟部智慧財產局員Η消费合作社印製 ^Μϋ593Β 1 A7 _ B7_ 五、發明說明O ) 器之DRAM記憶胞。溝渠式電容器具有三維空間之結構 其例如形成在矽基板中。電容器電極面積之提高(因此使 溝渠式電容器之電容增大)例如可在基板中作較深之蝕刻 (即,較深之溝渠)而達成°因此,溝渠式電容器電容之 提高不會使記憶胞所需求之基板表面增大。但此種方法是 會受限制的,因爲溝渠式電容器所可達成之蝕刻深度是與 溝渠直徑有關,且在製造時在溝渠深度和溝渠直徑之間只 可達成一種固定而有限之縱橫比(aspect ratio)。 在積體密度逐漸增加時,每個記憶胞中可使用之基板表 面通常會更少。溝渠直徑之與此有關之減小會使溝渠式電 容器之電容減小。若測定此溝渠式電容器之電容’使可儲 存之電荷不足以由隨後所連接之讀出放大器完美地讀出 ,則這樣會造成讀出錯誤。 上述問題例如在 N.C.C. Lou, IEDM 1 988,page 588 ff 中所揭示之文件中已解決,其方式是此種電晶體(其通常 是在溝渠式電容器旁邊)設置在一個位置處,此位置是在 溝渠式電容器上方。此溝渠因此佔有基板表面之一部份, 此種基板表面傳統方式是保留給電晶體使用。藉由此種配 置方式,則溝渠式電容器和電晶體佔有基板表面之一部份 。藉由生長在溝渠式電容器上方之磊晶層可達成上述之 配置方式。 當然此溝渠式電容器電性連接至此電晶體是有問題的。 因此在 N.C.C. Lou, IEDM 1988,page 588ff 中描述一種 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝!| 訂-- -------線 (請先閲讀背面之注§項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 A7 , ____B7_ 五、發明說明(& ) 方法,其中各別微影術平面相互對準時在溝渠式電容器和 電晶體之間需要·種最小距離。記憶胞陣列中之各記憶胞 因此需要較大之面積而不適合積體化於高積體式之晶胞 (c e 1 1 )陣列中。 此外,由J P 1 0 - 3 2 1 8 1 3 A中同樣已知.一種DRAM記憶胞, 其中該選擇電晶體在事後生長之磊晶矽層屮直接位於溝 渠式電容器上方。設置一種所謂〃表面條(strap)"擴散 層35,以便使容器內電極25在電性上與源極/汲極區34 相連接。 由美國專利文件US5 843 820中已知一種DRAM記憶胞,其 中該選擇電晶體存在於水平溝渠式電容器上方之事後生 長之磊晶矽層中。 此外,由美國專利文件US 54 1 0503中已知一種具有…·選 擇電晶體和溝渠式電容器之記憶胞。此選擇電晶體配置在 一種事後生長之磊晶矽層中且在水平方向中鄰接於溝渠 式電容器,使源極電極可導電性地與電容器外電極相連接 〇 本發明之目的是使溝渠式電容器在電性上連接至電晶體 ,此電晶體適用於高積體化之晶胞陣列。 依據本發明,上述目的是由申請專利範圍第1項中之記 憶體來達成。此外,該目的亦由申請專利範圍第8項中之 方法來達成。 較佳之其它形式敘述在申請專利範圍各附屬項中。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) !11! — I!訂·!--線 ί請先《讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(f) 本發明所依據之理念是使用一種自我對準之終端,其使 溝渠式電容器在電性上連接至電晶體。爲了形成此種自我 對準之終端,則須使用基板上所存在之一些結構。 有利之方式是使用各字元線之隔離封罩作爲蝕刻遮罩以 形成一種接觸溝渠。然後在此接觸溝渠中形成自我對準之 終端。 在本發明之其它形式中,使用…種溝渠隔離區(STI )作爲 蝕刻遮罩以形成該接觸溝渠,然後在此接觸溝渠中形成自 我對準之終端。 在本發明之其它形式中’一種隔離領位於該接觸溝渠之 下部區中。 在本發明之其它形式中’一種導電性材料位於該接觸溝 渠中,此材料可在溝渠式電容器和電晶體之間形成電性連 接= 在本發明之其它形式中’一種導電蓋位於導電性材料上 之接觸溝渠中,此導電蓋同樣可在溝渠式電容器和電晶體 之間形成電性連接。 該隔離領有利之方式是巾隔離用之蓋層延仲至電晶體之 汲極區。該導電性材料和導電蓋須互相隔離,以便可使漏 電流(其使溝渠式電荇器放電)降低。 在本發明之其它有利之鮮明形式中,溝渠隔離區至少到 達隔離用之蓋層之深度中。 本發明之記憶胞分別含有一個電晶體及一個溝渠式電容 本紙張尺度適用中困國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂-----— I!線 <請先Μ讀背面之注意事項再填寫本頁) 、 J 0 .3' Α7 Β7 五、發明說明(6) 器(其具有內電極、外電極和介電質層),此電晶體具有 源極區、汲極區、通道及一條配置於源極區和汲極區之間 的第一字元線。本發明記憶體之製造方法包括以下各步驟 :製備一個具有溝渠之基板,溝渠中以導電性塡料塡入以 形成溝渠式電容器之內電極,在導電性溝渠塡料上形成一 種隔離用之蓋層*在基板表曲' 上生長…種嘉品層,使此晶 晶層至少·部份覆蓋此隔離用之蓋層,至少在此磊晶層中 形成一種溝渠隔離區以便使相鄰之記憶胞隔離,在該磊晶 層上方形成第一字元線且在溝渠隔離區上方形成第二字 元線,其中第一字元線是由第一隔離封罩所圍繞而第二字 元線是由第二隔離封罩所圍繞,在磊晶層中界定源極區和 汲極區,經由該磊晶層和隔離用之蓋層來對該接觸溝渠進 行蝕刻直至導電性溝渠塡料爲止,其中第一字元線以其第 一隔離封罩作爲蝕刻遮罩且第二字元線以其第二隔離封 罩作爲蝕刻遮罩以便對該接觸溝渠進行蝕刻,在該接觸溝 渠中製備一種自我對準之終端,其可使導電式溝渠塡料與 汲極區在電性上相連接。 依據本發明,該接觸溝渠以自我對準之方式形成在第— 和第二字元線之間,即,第一和第二字元線以其第一或第 二隔離封罩作爲蝕刻遮罩以便形成該接觸溝渠. 在另一特徵屮,形成溝渠隔離區作爲蝕刻遮罩以便形成 該接觸溝渠。 有利之方式是在接觸溝渠屮形成一種隔離領。此外,在 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) - ----------裝!! I 訂·!----—線 ΐ請先閲讀背面之注意事項再填寫本頁〉 經濟部智慧財產局員工消費合作社印製 Α7 Β7 ,^45938 6 五、發明說明(?) 接觸溝渠中至少引入一種導電性材料,其可在溝渠式電容 器和電晶體之間形成一種電性連接。 在本發明製造方法之其它特徵中,在該導電性材料上方 和該隔離領上方形成一種導電蓋,其同樣可形成一種電性 連接。 須以有利之方式形成該隔離領,使該導電性材料和導電 蓋只經由汲極區而與磊晶層在電性上相連接。因此可使漏 電流(其可使溝渠式電容器放電)減小。 其它有利之方法是對磊晶層進行一種同次(i n s i t u )之 摻雜。因此可在磊晶層生長時調整此電晶體之通道摻雜度 及各壁之摻雜度。此外,可形成· ·種側面很陡峭之摻雜外 型(profile),這樣可使漏電流較小且允許組件可被校準 之其它有利之特徵中,在磊品層中形成 其至少一部份是由溝渠隔離區及/或由 此外,須使溝渠之佈局對準此基板之晶 式鎖縫儘可能小。 方式中,隔離用之蓋層在硬遮罩(藉此 結構化)去除之前形成。因此可在導電 性地在溝渠中形成該隔離用之蓋屑。 驟來處埋此裔晶層是有利的’其p」使兹 且使磊晶式鎖縫復合。此磊晶式鎖縫之 可能完整地重建。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 閲 讀 背 面 之 注 意 事 項 再 !裝 頁 訂 經濟部智慧財產局貝工消费合作杜印製 在本發明之方法 --種磊晶式鎖縫, 接觸溝渠所隔開。 體方向,使該晶晶 在本方法之其它 硬遮罩可使溝渠被 性溝渠塡料上選擇 此外,以加溫步 晶層中之缺陷減小 晶體結構因此能儘 A 5938 6 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(?) 又,以整平步驟來處理此磊晶層是有利的,其可使磊晶 層之表面平滑且一部份表面被回蝕刻。 在有利之特徵中,在溝渠隔離區之側面上形成各字元線 及其隔離封罩(作爲側面之邊條(S p a c e r))。這樣所具有 之優點是:字元線之寬度可小於微影術最小範圍F。 本發明之實施例顯示於圖式中且將詳述如下。圖式簡單 說明: 第1圓本發明之DRAM記憶胞之實施例*其對應於本發明 之方法之第一實施形式。 第2圖是第I圖之DRAM記憶胞陣列之俯視圖》 第3圖是第1圖之DRAM記憶胞陣列之另一俯視圖。 第4圖是第1圖之DRAM記憶胞陣列之另一俯視圖。 第5圖是第1圖之DRAM記憶胞陣列之另一俯視圖。 第6圖本發明之DRAM記憶胞之第二實施例,其對應於本 發明之方法之第二實施形式。 第7圖依據第6圖之實施例之較早之製程階段。 第8圖依據第6圖之DRAM記憶胞陣列之實施例之俯視圖
U 參考第1圖,其是本發明第一實施形式。記憶胞100由 溝渠式電容器1 1 0和電晶體1 6 0構成。溝渠式電容器1 1 0 形成在基板105中,基板具有表面1〇6。在此種例如由p-摻雜之矽所構成之基板1 0 5中引入一種埋入井1 5 5 (其例 如闬η -摻雜之矽所構成)。硼、砷或磷適合用作摻雜物質 -1 0 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — —--I---- 11---- 1 訂·!-----線 C請先《讀背面之注f項再填寫本頁> A7 A7 經濟部智慧財產局負工消費合作社印製 五、發明說明(7 ) 以便對矽進行摻雜。溝渠式電容器1 1 〇具有一個溝渠1 1 5 ,溝渠115具有上部區120和下部區125。上部區12〇中 存在一種較大之隔離領1 5 0。下部區丨2 5至少一部份穿過 該埋入井1 5 5。圍繞此溝渠1 1 5之下部區1 2 5而配置一種 埋入板1 4 5,其形成此溝渠式電容器1 1 〇之外電極。相鄰 記憶胞之埋入板藉由埋入井1 5 5而在電性上互相連接。埋 入板1 4 5例如由η -摻雜之矽所構成。 溝渠115之下部區125內部覆蓋一種介電質層ΜΟ,其 形成此溝渠式電容器1 1 〇之介電質。介電質層1 40可由各 層或層堆疊所製成,其是由氧化矽、氮化矽或矽-氧化氮 化物所構成。亦可使用介電常數較大之介電質,例如,氧 化鉬、氧化鈦、BST以及使用其它每一種適當之介電質。 溝渠1 1 5中塡入一種導電性溝渠塡料1 30,其形成電容 器內電極且例如由摻雜之多晶矽所構成。導電性溝渠塡料 1 3 0上存在一種隔離用之蓋層1 3 5,其例如由氧化矽所構 成。此外,導電性塡料Π0上存在一自我對準之終端220 ,其配置在一種接觸溝渠205中,此接觸溝渠205具有上 部區2 1 5和下部區2 1 0。下部區2 1 0中是以隔離領2 3 5覆 蓋且因此圍繞著導電性材料22 5 ’材料22 5配置在導電性 塡料1 30上。該接觸溝渠20 5中在隔離領2 35和導電性材 料22 5上方配置•種導電蓋230。 導電性材料2 2 5和導電蓋2 3 0由摻雜之多晶砂所構成。 隔離領2 3 5由氧化矽所構成。 -1 1 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 x297公釐) — — — — — — — — — — — — — * — — — — — — — ^ ·1111111 <請先閱讀背面之注$項再填寫本頁> 經濟部智慧財產局貝工消費合作社印製 A7 B7 五、發明說明(π ) 磊晶層245位於隔離用之蓋層135和基板105上方。在 磊晶層245中形成電晶體160。電晶體160由汲極區165 (其與導電蓋2 3 0相連接)、源極區1 7 0和通道1 7 5 (其同 樣形成在磊晶層2 4 5屮)所構成。源極區1 7 0和汲極區1 6 5 例如由摻雜之矽所構成。 在電晶體160之通道175上方存在第一字元線180,其 上覆蓋第一隔離封罩1 85 (其例如由氮化矽所構成)。在溝 渠Π5上方在該接觸溝渠205旁邊配置一個溝渠隔離區 250 (其在本實施例中由氧化矽所構成)。此溝渠隔離區之 位置將依第2圖來詳述。在溝渠隔離區250上方延-1 1 -仲 著第二字元線190,其上覆蓋第二隔離封罩。在第一字元 線1 80旁延伸著第三字元線200。在字元線和源極區1 70 上方配置…種停止層2 4 0,其在第一和第二字元線之問被 去除。此停止層可保護第一字元線I 80和第三字元線200 之間的區域。 溝渠隔離區250以圓形方式圍繞該主動區270且此主動 區270存在於磊晶層245中。 第2圖是第1圖之俯視圖。溝渠隔離區250以圓形方式 圍繞該主動區270,在主動區270之一末端存在著溝渠115 〇 第3圖是第1圖之另一俯視圖。爲了淸楚之故,溝渠1 1 5 未顯示,但其位於第2圖所示之位置處》在第3圖中第一 字元線1 80及其第一隔離封罩1 85經由主動區270而延伸 -1 2 - 本紙張尺度適用中國囷家標準(CNS)A4規格(210 X 297公釐) — — — — — — nil — — — - I I I 1 I I I ^ ·1]111>-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 ._____B7 五、發明說明(…) 。第二字元線1 90及其第二隔離封罩經由溝渠隔離區250 而延伸。自我對準之終端220是以第一字元線180 (其具 有第一隔離封罩1 85 ),第二字元線丨90 (其具有第二隔離 封罩1 9 5 )以及溝渠隔離區2 5 0所圍繞。此外,源極區1 7 0 配置在溝渠隔離區250,第- ' 字元線1 80和第.=字元線200 之間。 第4圖是第1圖之另一俯視圖。其和第3圖不同處是巳 顯示此溝渠11 5之位置。 第5圖是第1圖之另一俯視圖。記憶胞1 00之大小是以 一個框來表示。此框之大小是8F2之晶胞(ce 1 1 ),其中F 是微影術所可達成之最小範圍。此框之內部(其是記憶胞 100 )中此基板表面106之大部份是由溝渠U 5所使用。 相較於第4圖而言已顯示此磊晶式鎖縫2 7 5之位置,此鎖 縫2 75形成在該隔離用之蓋層135上。 電晶體1 60 (其由第一字元線1 80所控制)以及相鄰之 電晶體(其由第三字元線200所控制)使用共同之源極區 1 70 (其配置在此二條字元線之間)。 第5圖之上部區中顯示溝渠隔離區2 5 0,爲了淸楚之故 而未顯示各字元線(其在溝渠隔離區250上延仲)。 參考第1至第5圖,其顯示本發明記憶胞之製造方法。 製備此基板1 05,DRAM記憶胞製作在此甚板中及基板上。 在此種方式中此基板1 〇 5以p -型-摻雜物質(例如,硼) 作輕微之摻雜。在此基板1 〇 5中在適當之深度中形成n _ -1 3 - 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) ---- - - - - -----' I I I----in — — — I (請先Μ讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 _B7^ 五、發明說明(μ ) 摻雜之埋入井1 5 5。例如可使用磷或砷作爲摻雜物質來對 此埋入井155作摻雜。此埋入并155例如可藉由植入而產 生且在相鄰各電容器之埋入板之間形成一種導電性連接 。另一方式是此埋入井155可藉由磊晶生長之摻雜矽層或 藉由晶體牛長(磊晶)和植入之組合而形成。此種技術描 述在 Bronner et al 之 US-Patent 5250829 中。 以適當之硬遮罩層作爲反應性離子鈾刻(R I E )之蝕刻遮 罩而形成溝渠Η 5。然後在溝渠1 1 5之上部區1 2 0中形成 大隔離領1 5 0 (其例如由氧化矽所構成)。然後形成此種具 有η型摻雜物質(例如,砷或磷)之埋入板1 45以作爲電 容器外電極。該大隔離領1 5 0用作摻雜遮罩,其可限制溝 渠1 08之下部區i 2 5上之摻雜。可使用氣相摻雜、電漿摻 雜或電漿浸入-離子植入(ΡΙ π )來形成該埋入板1 45。這些 技術例如已描述在 Ransom et al, Electrochemical. Soc·,Band 141,No.5 (1994),page 1378ff 及 US-Patent 5 3 4 4 3 8 1和4 9 3 7 2 0 5中。使用此種大隔離領1 5 0作爲摻雜 遮罩來作離子植入同樣是可能的。另一方式是可使用一種 摻雜之矽酸鹽玻璃(例如,ASG、砷矽酸鹽玻璃)作爲摻 雜物質源來形成該埋入板1 45。此種形式例如描述在 Becker et al, J. Electrochemical. Soc., Band 136 ( 1 989 ),page 3033ff中。若使用已摻雜之矽酸鹽玻璃來摻 雜,則其在形成該埋人板1 45之後須去除。 然後形成介電質層140,其覆蓋此溝渠115之下部區125 -1 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --II--— — — — — — — - — — — 111— I I I---I (請先《讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 59^©ββ * 4 5938 6 __Β7____ 五、發明說明(〇 ) 。此介電質層1 40用作記憶體介電質使電荇器之二個電極 隔開。介電質層1 40例如由氧化矽、氮化矽、矽-氧化氮 化物或層堆疊(由氧化矽層和氮化矽層所構成)所構成。 可使用氧化鉅或BST作爲此種具有高介電常數之材料。 然後沈積導電性溝渠塡料1 30 (其例如可由摻雜之多晶 矽或不定形矽所構成)以便塡入溝渠1 1 5中。此時例如可 使用CVD力法或其它習知之技術。 在該導電性溝渠塡料1 3 0上形成該隔離用之蓋層1 3 5 ’ 這例如可藉由導電性溝渠塡料1 30之熱氧化來進行。此隔 離用之蓋層1 3 5沈積在導電性溝渠塡料1 3 0上是可能的。 此時例如可使用CVD沈積方法。特別有利的是:選擇性地 在導電性溝渠塡料1 6 I上形成此隔離用之蓋層1 3 5。可選 擇性地形成此隔離用之蓋層1 3 5 ’因爲此時該硬遮罩層( 其用來對溝渠Π 5作蝕刻)存在於基板表面上且因此可使 此區域(其中即將形成該隔離用之蓋層1 3 5 )釋出(r e 1 e a s e )
O 全部之層(其此時存在於此基板1 〇5之表面106上)須 去除且使基板1 0 5被淨化。然後以磊晶方式選擇性地在基 板1 0 5上生長該幕晶層2 4 5。在春f晶層2 4 5生長時須以單 晶矽生長此隔離用之蓋層135。此隔離用之蓋層135 C如 第5圖所示)是由所有方向以單晶矽來生長=於是形成磊 晶式之鎖縫2 7 5。此種選擇性之磊晶生長例如已描述在由 N.C.C. Lou, IEDM,1988, page 588 ff 中所揭示之文件中。 -1 5 - 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) ------- 1!訂·! !!線 (請先《讀背面之注意事項再填寫本頁) A7 ^59386 B7_____ 五、發明說明(从) 當然該文件中會出現此問題:此磊晶層在二個步驟中利用 磊晶之中斷而生長。在中斷期間各步驟(例如,視窗之蝕 刻)是在氧化物層中進行。這樣在蝕刻時會造成損傷,其 會使磊晶層發生缺陷之危險性提高而造成漏電流。其它之 困難性是發生於第二磊晶步驟進行時,其在單晶矽上及多 晶矽上都須進行生長過程。這樣會造成晶體缺陷,此種缺 陷由多晶矽區擴散至單晶矽區。此種晶體缺陷由下述原因 而形成:在單晶砂及多晶砂上都進行該幕晶過程。由於在 上述公開文件中所生長之多晶砍〃頸(n e c k ) 〃是此記憶胞 構造之功能性組件,則此種晶體缺陷是不可避免的。在本 發明中此種缺點是藉由至少去除一部份之磊晶式鎖縫275 來解除。 然後以回(back)蝕刻方法或CMP方法來對所生長之磊晶 層245進行回蝕刻或整平。 然後形成溝渠隔離區2 5 0,此時須對溝渠隔離區中第2 圖所示之區域進行蝕刻且以介電質材料(例如,氧化矽) 塡入,然後整平。於是剩下該主動區270以便隨後可形成 電晶體丨6 0。較住是須形成該溝渠隔離區2 5 0,使磊晶式 鎖縫2 7 5之一部份被去除。 在形成閘極氧化物之後沈積一種摻雜之多晶矽層,由此 種層而在隨後之曝光和蝕刻步驟中形成各字元線。因此在 主動區270上形成第一字元線180,在溝渠隔離區250上 形成第二字元線1 90。第一字元線1 80以第一隔離封罩1 85 -1 6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I1IIIIIIIII1— ---I I I I I » — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明( 圍繞而第二字元線1 90以第二隔離封罩1 95圍繞。這些隔 離封罩例如由氮化矽所構成。 然後以離子植入法而形成汲極區1 65和源極區1 70。這 些由多晶矽所形成之字元線及其隔離封罩用作植入用遮 罩。由於須形成第一字元線1 80,使其一部份垂直式地在 該隔離用之蓋層135上方延伸,則此電晶體160之通道175 之一部分須直接位於該隔離用之蓋層1 35上方,使電晶體 160能構成一部份之SOI-電晶體。 然後以共形(conform)方式沈積該停止層240,使其覆蓋 各字元線之隔離封罩。此停止層240例如由氮化矽所形成 。然後沈積一種氧化物層且向後(b a c k )整平至該停止層 2 40,以便在第一字元線1 80和第三字元線200之間形成 一種隔離塡入區280 »然後藉助於微影術和蝕刻而在停止 層240中開啓(open)--個視窗。於是使第一字元線180和 第二字元線1 9 0之間之位於汲極區1 6 5上方之停止層2 4 0 被去除。藉由非等向性之電漿蝕刻(其選擇性地對溝渠隔 離區250 (由氧化矽構成)且選擇性地對第一隔離封罩1 85 和第二隔離封罩1 95 (由氮化矽所構成)來進行)而對汲 極區1 65和磊晶層245進行向下之蝕刻直至隔離用之蓋層 U 5爲止。此種蝕刻由於其選擇性而停止於隔離用之蓋層 1 3 5。此蝕刻以自我對準方式進行,這是[大丨爲其在橫向中 是由字元線之隔離封罩且由溝渠隔離區250所限制°在此 種蝕刻中,較佳是使所形成之磊晶式鎖縫275之其餘部份 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂---------線 (請先Μ讀背面之注f項再瑱寫本頁) B7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(出) 被去除。 然後使隔離用之蓋層135之裸露部份被去除。這是藉由 選擇性鈾刻來進行,其選擇性地去除該隔離用之蓋層1 35 (其由氧化矽所構成)。此種選擇性是相對於導電性溝渠 塡料130 (其由摻雜之多晶矽所構成)、磊晶層245 (其由 矽所構成)、第一和第二隔離封罩1 8 5、1 9 5和停止層240 (其由氮化矽所構成)而言。 然後在接觸溝渠205之下部區210中形成··_-·種隔離領 143。爲此目的須進行一種熱氧化作用且沈積一種氧化矽 層,巾此層藉由非等向性之回蝕刻(間隔層(s p a c e r )技術 )而形成該隔離領235。然後在隔離領2 3 5中形成· ·種導 電性材料225。此材料225例如由摻雜之多晶矽所構成且 能以CVD方法沈積而成。 對該隔離領235進行選擇性之回蝕刻直至汲極區1 65之 深度爲止。在淨化步驟之後沈積該導電蓋2 3 0且此蓋2 3 0 因此可與汲極區165和導電性材料相接觸。此導電性溝渠 塡料1 30因此經由導電性材料225而與汲極區1 65在電性 上相連接。在此種配置中該導電蓋2 3 0和導電性材料2 2 5 藉由隔離領235而與磊晶層245相隔離,使溝渠式電容器 不會由於漏電流而放電。 因此,已顯示·種記憶體(其具有自我對準之終端220 )之第一種形式之製造方法,以後之各步驟是以一般方式 來完成此種記憶體,其具有先前技藝中已爲人所知之各種 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I------------^---I---- ^ -------- (請先聞讀背面之注意事項再填寫本頁) 4.: . 4.: . 經濟部智慧財產局員工消费合作社印製 A7 ______B7___ 五、發明說明(Ο ) 功能性元件。 第6圖是…種具有自我對準式終端之記憶體之另一種形 式’其是一種丨_電晶體式記憶胞配置,其4F2晶胞佈局 (1 a y q u t )具有開放式(◦ p e n )位元線結構,溝渠式電容器及 部份SO I -電晶體。所示之記憶胞1 〇〇巾溝渠式電容器π 0 和電晶體1 6 0所構成。溝渠式電容器1 1 〇形成在基板1 〇 5 中或其上。在基板1 0 5中引入一種埋入井丨5 5,其例如由 η -摻雜之矽所構成》溝渠式電容器11〇具有溝渠115 (其 包含上部區1 20和下部區1 25 )。在上部區1 20中存在一種 大隔離領1 5 0。下部區1 2 5至少一部份穿過此埋入井1 5 5 。在下部區125周圍配置一個埋入板145,其形成電容器 外電極。相鄰記憶胞之埋入板145可藉由埋入井1 55而在 電性上互相連接。 溝渠115之下部區125是以介電質層140覆蓋,此介電 質層140形成此溝渠式電容器之介電質。此介電質層140 可由各層或層堆疊所構成,其中此層堆疊包括氧化矽、氮 化矽或矽-氧化氮化物。溝渠1 1 5中以導電性溝渠塡料1 30 塡人,其形成電容器內電極。在導電性溝渠塡料1 3 0上方 於人隔離領150內部中存在--種隔離用之蓋層135。 在該隔離用之蓋層135上,大隔離領150上及基板1〇1 上存在該磊晶層245。此電晶體丨60形成在磊晶層245中 且由源極區170、汲極區165和通道175所構成。此外, 電晶體1 60包括第·--字元線1 80 (其控制通道1 7 5 )。第一 -1 9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------I--- - I ! 訂 * I! - ί t {請先《讀背面之注項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(π ) 字元線1 80是以第一隔離封罩1 85 (其例如由氮化矽所構 成)所包封。汲極區1 65 (其具有自我對準之終端220 ) 在電性上是與導電性溝渠塡料1 30相連接.肉我對準之終 端220由隔離領235、導電性材料225 (其位於隔離領235 內部)和導帶蓋2 30 (其使導電性材料22 5與汲極區1 65 相連接)所構成。須配置此隔離領235,使漏電流不會由 導電性溝渠塡料130、導電性材料225或該導電蓋230流 至磊晶層245。 此溝渠隔離區2 5 0存在於相鄰之記憶胞之間以便使它們 在電性上互相隔離。此溝渠隔離區250之外形將依據第8 圖來詳述。 第7圖是第6圖較早之製程階段之後之晶胞配置。此種 溝渠隔離區250是與一種在字元線方向中延伸之第二溝渠 隔離區260有關。在此種溝渠隔離區260之二側(其未由 磊晶層245之表面所封閉)上配置一些犠牲性間隔條265 (其例如由氧化砂所構成)。 第8圖是第6圖之記憶胞配置之俯視圖。記憶胞1 00之 大小在本實施例中是4F2。此記憶胞1 00另外由溝渠1 1 5 ( 其中存在著溝渠式電容器1 1 〇 )所構成。在溝渠1 1 5上方延 伸著笫一字元線1 8 0 (其由第·隔離封罩1 8 5所圍繞)。在 第.字元線之..側上配置源極區丨70且在另一側上於接觸 溝渠205中配置汲極區165和配置自我對準之終端220。 此溝渠隔離區250在相鄰之記憶胞之間延伸。主動區270 -20 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — 111 — — — — ·1 11 i ί 11 — — — — — — <請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(f?) 用於各電晶體之處理過程中。溝渠隔離區250在本實施例 中由第.溝渠隔離區2 55 (其平行於位元線而延伸)以及 第二溝渠隔離區2 6 0 (其平行於字元線而延伸)所構成。 在磊晶層245中在溝渠1 1 5上方中央處存在一種磊晶式 鎖縫2 7 5。 依據第7圖來描述第6圖之記憶體之製造。本發明記憶 胞配置之製造是以在4F2之佈局中製成溝渠式電容器110 作爲開始。因此首先在基板1 05中對此溝渠1 1 5進行蝕刻 。在溝渠1 1 5之上部區1 20中形成大隔離領1 50。對溝渠 115周圍之下部區進行摻雜,以便形成該埋入板145。然 後在溝渠1 1 5之下部區1 25中形成介電質層1 40,此溝渠 中以導電性溝渠塡料1 30塡入且藉由摻雜物質之引入而形 成該埋入板1 55 »然後藉由熱氧化作用使導電性溝渠塡料 1 30被氧化而在溝渠1 i 5之開口上形成該隔離用之蓋層 135,這是以自我對準之方式來進行,因爲此時基板表面 .之剩餘部份是以硬遮罩(其用來使溝渠11 5被結構化)來 覆盖。 然後去除該硬遮罩,使基板1 05之表面1 06此時由隔離 用之蓋屑1 35,大隔離領1 50及基板〗05所形成。在雜散 氣化物Μ氧化之後藉由摻雜物質之植入而形成該埋入井 1 5 5,其可連接相鄰記憶胞之埋入板。 在去除該雜散氧化物層之後,使基板表面1 06淨化且選 擇性地生長該磊晶層245。此磊晶層245之生長是在裸露 -2 1 - 本紙張尺度適用中國圉家標準(CNS)A4規格(210 X 297公釐) I-- --ill--1 — ^ --------1^^. (請先閱讀背面之注意事項再墣寫本頁) Λ Α7 Β7 五、發明說明(Μ ) 之基板1 05上開始且向著所有方向之側向都完全生長著此 種以該隔離用之蓋層1 3 5來封閉之溝渠1 1 5。因此在該隔 離用之蓋層1 3 5中央之上方形成一種磊晶式鎖縫2 7 5。 然後以二個相隔開之步驟形成該溝渠隔離區250。首先 以傳統之技術製成此種在位元線方向中延伸之第一溝渠 隔離區255,使其平坦地與磊晶層245 —起終止於此層245 之表面。 然後在字元線方向中形成第二溝渠隔離區260。於是使 較厚之遮罩堆疊被結構化且藉由選擇式電漿蝕刻而轉換 成磊晶層245和基板1 05。然後使此已結構化之溝渠中塡 入氧化矽且平坦地回(back)蝕刻至該遮罩堆疊之表面。然 後選擇性地去除該遮罩堆疊而剩下第7圖所示之第二溝渠 隔離區260。此溝渠式電容器1 1 0於是被第二溝渠隔離區 260所重疊直至該隔離用之蓋層135下方爲止且該磊晶層 245在此區域被去除。然後在第二溝渠隔離區260之側面 上由氧化矽形成該犧牲性間隔條265。然後在此間隔條265 上產生第一字元線1 80及其第一隔離封罩1 85 (作爲側面 之邊條(間隔層(s p a c e r )))。這是藉由等向性之層沈積及 非等向性之選擇性回蝕刻(間隔層技術)而達成。 因此在該隔離用之蓋層1 35上方垂直地形成第-.字元線 丨80 ’使電晶體160構成SOI -電晶體之一部份。然後藉由 植人法而形成源極區1 70。第一字元線丨80和第三字元線 200之間的間隙(其位於源極區1 7〇上方)中以隔離塡人 -22 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 >= 297公釐) — — — — — — — —lilt — 1 1 I I I i I [1111111 (請先M讀背面之項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員Η消费合作社印製 A7 __B7 五、發明說明(3 ) 區280塡人。第二字元線1 90平行於第-字元線而在第二 溝渠塡入區260之相鄰結構上形成。 然後選擇性地對表面裸露之字元線U 0、1 9 0和2 0 0進行 回蝕刻且由此種回蝕刻所形成之溝渠中藉由層沈積及整 平而以一種隔離區(由氮化矽所構成)塡入,以便完成第 一和第二隔離封罩185和195。 參考第6圖,在隨後之微影術步驟中使該犧牲性間隔條 265裸露且藉由電漿蝕刻選擇性地回蝕刻至磊晶層245之 表面。於是使源極區170所存在之區域被遮罩覆蓋。由於 較小之蝕刻速率,則第二溝渠隔離區260同時有一部份會 被回蝕刻。然後藉由摻雜物質之植入而形成汲極區1 65。 自我對準式終端220形成在第一溝渠隔離區255、第二 溝渠隔離區260和第一字元線丨80之第一隔離封罩1 85之 間》自我對準式終端220之形成是使用已存在之結構來進 行且由於此一原因而稱爲自我對準。源極區1 70所存在之 此一區域因此以停止層240作爲遮罩。 藉由非等向性之蝕刻來對此接觸溝渠205作蝕刻,其可 去除汲極區1 65之一部份及此區域中磊晶層245之一部份 。此種選擇性蝕刻停止於該隔離用之蓋層Π 5 (其由氧化 矽所構成)。藉由該接觸溝渠205之蝕刻而去除該磊晶式 鎖縫2 7 5。 該隔離用之蓋層135在接觸溝渠205之底部上被去除。 此種蝕刻步驟選擇性地對第一隔離封罩I 8 5和溝渠隔離區 -23 - I------II-------- - 訂 *!! !·^ (請先《讀背面之注$項爯旗寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 459386 _B7__ 五、發明說明(,) 2 5 0來進行。然後藉由氧化、氧化矽沈積和非等向性回蝕 亥!J (spacer technique)而形成該隔離領235。在隔離領235 中沈積此種由摻雜之多晶矽所構成之導電性材料2 2 5。 然後對此隔離領235進行冋蝕刻直至汲極區165之高度 爲止。在淨化步驟之後沈積該導電蓋230,此導電蓋230 在本實施例中是由摻雜之多晶矽所構成。此導電性溝渠塡 料1 30因此經由導電性材料225和此導電蓋230而與汲極 區1 65在電性上相連接。此外,須形成該隔離領23 5,使 導電性溝渠塡料130、導電性材料225以及導電蓋230都 不具有此種至磊晶層245之電性接觸區。藉由此種配置可 防止漏電流(其可使溝渠式電容器1 1 0放電)。 自我對準式終端220之形成過程至此結束且以其餘之功 能性元件利用習知技藝來完成此記憶胞配置。 符號說明 100…記憶胞 105…基板 106…基板表面 I 10…溝渠式電容器 II 5…溝渠 120…溝渠之上部區 125…溝渠之下部區 130…導電性溝渠塡料(電容器內電極) 1 35…隔離用之蓋層 -24 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X297公釐〉 — — — — — — — — — —--- I I---丨 1 訂i! ·線 (請先《讀背面之注意事項再填寫本頁) 絰濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 I -938β A7 _B7 五、發明說明(β ) 1 40…介電質層 145…埋入板 150…大隔離領 155…埋入井 160…電晶體 165…汲極區 1 70···源極區 1 75…電晶體通道 1 8 0…第一字兀線 185…第一隔離封罩 190…第二字元線 195…第二隔離封罩 2 0 0…第二字兀線 205…接觸溝渠 2 10…接觸溝渠之下部區 21 5…接觸溝渠之上部區 220…自我對準之終端 22 5…導電性材料 2 30…導電蓋 2 3 5…隔離領 240…停止層 245…磊晶層 2 5 0…溝渠隔離區(S T I ) -25 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------i I -----訂 If------- <請先閲讀背面之注意事項再填寫本頁) __ , , , _____ —- — ——-3 A7 B7 五、發明說明) 255…第一溝渠隔離區 2 60…第二溝渠隔離區 26 5…犧牲性間隔條 270…主動區 275…磊晶式鎖縫 2 8 0…隔離塡入區 <請先閲讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 26 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 煩^^:明示sf年I2月巧之 修正-;4有無t-^背質内,ίΐχ:否准予修瓜。 經.^部智总料是功員工消費合作社印製 六、申請專利範圍 第89117368號「具有溝渠式電容器及選擇電晶體之記憶 體及其製造方」專利案 (89年12月修正) 六、申請專利範圍: 1 , 一種具有記憶胞(1 00 )之記憶體,記憶胞至少-·部份是 配置在基板(1 05 )中且具有-個電晶體(1 60 )及一個 溝渠式電容器(1 1 0 ),電晶體(1 60 )包含一個汲極區 (1 6 5 )、一個源極區(1 7 0 )、一個通道(1 7 5 )以及一條 配置於源極;^ ( 170)和汲極區(1 65 )之間的第一字元 線(1 8 0 );溝渠式電容器(1 1 0 )包含一個內電極(1 3 0 ) 、外電極(1 4 5 )及一種配置於此二個電極之間的介電 質屑(1 40),其特徵爲: 一在基板(1 05 )中具有一個溝渠(1 1 5 ),其中以導電 性溝渠塡料(I 30)塡入以便形成此溝渠式電容器(1 1 〇 ) 之內電極(1 3 0 ); 一具有一種隔離用之蓋層(1 3 5 ),其位於導電性溝 渠塡料.(130)上, 一具有一種磊晶層( 245 ),其配置在基板(10 5)上且 至少一部份配置在該隔離用之蓋屑(1 35 )上,此磊晶 層(2 4 5 )中形成此電晶體之源極區(1 7 0 )、汲極區(1 6 5 ) 及通道(1 75 ); - U有一個溝渠隔離區(2 5 0 ),其使相鄰之記憶胞 (100)互相隔開; -27 - ,----------裝------訂------線 (請先閲讀背而之注意事項再填寫本頁) 本纸張尺度適用中囷國家揉準(CNS ) Α4规格(210Χ57公釐) 8 8 8 8 ABCD 經濟部智*財4局肖工消費合作社印製 六、申請專利範圍 —第一字元線(]8 0 )配置在磊品層(2 4 5 )上且.部 份覆蓋此溝渠(1 1 5 )而由第·隔離封罩(1 8 5 )所圍繞 —具有第二字元線(1 90 ),其配置在溝渠隔離區 (2 5 0 )上且由第二隔離封罩(1 9 5 )所_繞; —具有一種接觸溝渠(2 0 5 ),其中存在一種自我對 準之終端(220 ),其使導電性溝渠塡料(B0 )在電性上 與汲極區(165)相連接,該接觸溝渠( 205 )形成在第 字元線(1 80 )(其具有第一隔離封罩(1 85 ))和第二字 元線(1 90 )(具有其第二隔離封罩(1 95 ))之間。 2 .如申請專利範圍第丨項之記憶體,其中該接觸溝渠 (2 0 5 )亦以溝渠隔離區(2 5 0 }爲界。 3 ·如申請專利範圍第1或第2項之記憶體,其中在接觸 溝渠(2 0 5 )之下部區(2 1 0 )中配置--種隔離領(2 3 5 )。 4 .如申請專利範圍第1或第2項之記憶體,其中在接觸 溝渠(205 )中在導電性溝渠塡料(1 30 )上配置一種導電 性材料( 225 )。 5 .如申請專利範圍第3項之記憶體,其中在接觸溝渠 (205 )中在導電性溝渠塡料(1 30 )上配置..種導電性材 料( 225 )。 6 .如申請專利範圍第4項之記億體,其中在接觸溝渠 (205 )中在導電性材料(22 5 )上配置種導電蓋( 230 ) 0 -28 - 本紙張尺度適用中國國家標準(CNS >八4規洛(210x297公鏠) -----------^------1T------0 (請I閱讀背而之注意事項再填寫本) , Λ8 B8 C8 D8 六、申請專利範圍 7 .如申請專利範圍第6項之記憶體,其屮該隔離領(2 3 5 ) 由隔離用之蓋層(1 3 5 )至少延伸辛汲極區(1 6 5 )且該導 電性材料(225 )和導電蓋(230 )因此不直接與基板(1 05 ) 相連接或不直接與磊晶層(245 )相連接。 8.如申請專利範圍第1項之記憶體,其中該溝渠隔離區 ( 2 50 )向內到達基板(105)之深度較該隔離用之蓋層 (1 3 5 )之深度還深。 9 . 一種具有記憶胞(1 00 )之記憶體之製造方法,此記憶胞 具有…個電晶體(1 6 0 )及一個溝渠式電容器(1 1 0 ),電 晶體(160)包含一個汲極區(165)、一個源極區(1 70 ) 、一個通道(1 75 )以及一條配置於源極區(1 70 )和汲極 區(165)之問的第一字元線(180);溝渠式電容器(110) 包含一個內電極(1 3 0 )、外電極(1 4 5 )及一種配置於此 二個電極之間的介電質層(1 40 ),K特徵爲以下各步驟 一製備一種具有溝渠(115)之基板(105); 一溝渠:(i I 5 )中以導電性溝渠塡料(1 30 )塡入以形成 此溝渠式電容器(Π 〇 )之內電極(Π 0 ); 一在導電性溝渠塡料(1 30 )上形成該隔離用之蓋層 (135); 一在基板(1 0 5 )之表面(1 0 6 ) _ f:牛長·種磊晶層(2 4 5 ) ,使磊晶屑(245 )至少·部份覆蓋此隔離用之蓋層 (135); -29 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X2V7公螫) --------------,裝------ΐτ------^ {請先閱‘讀背而之注愈事項再填肖本頁) 4 的386 C8 D8 六、申請專利範圍 一至少在磊晶層( 245 )中形成一種溝渠隔離區( 250 ) 以便使相鄰之記憶胞(1 〇〇 )隔開: 一在磊晶層(245 )上方形成第' 字元線(1 80 )且在溝 渠隔離區( 2 50 )上方形成第二字元線(190),其屮第-字元線(180)由第一隔離封罩(185)所圍繞且第二字元 線(1 90 )由第二隔離封罩(1 95 )所圍繞; 一在晶晶層(245)中界疋此源極區(170)及汲極區 (165); —經由磊晶層(245 )和隔離用之蓋層(1 35 )來對此接 觸溝渠(205 )進行蝕刻直至該導電性溝渠塡料(1 30 )爲 止,其中第一字元線(180)以其第一隔離封罩(185)作 爲蝕刻遮罩而第二字元線(1 90 )以其第二隔離封罩 (1 95 )作爲蝕刻遮罩來對該接觸溝渠進行蝕刻: 一在接觸溝渠(205 )巾製備一種自我對準之終端,此 終端使導電性溝渠塡料(1 3 0 )在電性上可與汲極區 (165)相連接。 I 〇 .如申誚專;利範圍第9項之方法,其中爲了以自我對準 之方式形成該接觸溝渠(205 ),須使用溝渠隔離區(250 ) 作爲蝕刻遮罩。 1 1 .如中請專利範圍第9或第1 0項之方法,其中在接觸 溝渠(20 5 )之下部區(2 1 0 )中形成一種隔離領(2 3 5 )。 1 2 .如申請專利範圍第9或第1 〇項之方法,其中在接觸 溝渠(2 0 5 )中引入至少一種導電性材料(2 2 5 )。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2W公f ) (請先閲讀背而之注悫事項再^¾本頁) 裝- *1T 線 經·"部智慧时4-Aa (工消費合作社印製 -— #充 六、申請專利範圍 1 3 ·如申請專利範圍第1 1項之方法,其中在接觸溝渠(2 0 5 ) 中弓丨入至少一種導電性材料(2 2 5 )。 1 4 .如申請專利範阑第1 2項之方法,其屮在接觸溝渠(205 ) 中在導電性材料(225 )上方及該隔離領(235 ) h方形成 -種導電蓋(2 3 0 )。 1 5 .如申請專利範圍第1 4項之方法,其中須形成該隔離 領( 2 3 5 ),使導電性材料( 22 5 )和導電蓋(230)只經由汲 極區(1 6 5 )而與磊晶層(2 4 5 )在電性卜.相連接。 1 6 如巾請專利範圍第9項之方法,其中在施加磊晶層 (245 )之後進行一種加溫步驟。 1 7 .如申請專利範圍第9或第1 6項之方法,其中在施加 磊晶層(2 4 5 )之後進行一種整平歩驟。 1 8 .如申請專利範圍第9或第1 6項之方法,其中該磊晶 層(2 4 5 )在其生長期間以同次(i n s i t u )方式被摻雜。 1 9 .如申請專利範圍第1 7項之方法,其中該磊晶層(2 4 5 ) 在其生長期間以同次(i n s i t u )方式被摻雜。 I - In I —i In If I - I I n I— I d T _ _ 1 I I I <3^. (請先間讀背1FI之江意事項再4寫本頁> 經濟部智葸財是/»7其工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(U0X297公埯)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19941148A DE19941148B4 (de) | 1999-08-30 | 1999-08-30 | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW459386B true TW459386B (en) | 2001-10-11 |
Family
ID=7920115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089117368A TW459386B (en) | 1999-08-30 | 2000-08-30 | Memory with trench-capacitor and selection-transistor and its production method |
Country Status (6)
Country | Link |
---|---|
US (1) | US6664167B2 (zh) |
JP (1) | JP3878019B2 (zh) |
KR (1) | KR100445308B1 (zh) |
DE (1) | DE19941148B4 (zh) |
TW (1) | TW459386B (zh) |
WO (1) | WO2001017019A2 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10045694A1 (de) * | 2000-09-15 | 2002-04-04 | Infineon Technologies Ag | Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung |
DE10126604C1 (de) * | 2001-05-31 | 2002-12-19 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu ihrer Herstellung |
DE10128211C1 (de) * | 2001-06-11 | 2002-07-11 | Infineon Technologies Ag | Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie Verfahren zu seiner Herstellung |
EP1302982A1 (de) | 2001-10-12 | 2003-04-16 | Infineon Technologies AG | Verfahren zum Ausbilden einer vertikalen Feldeffekttransistoreinrichtung |
DE10153110B4 (de) * | 2001-10-22 | 2006-11-30 | Infineon Technologies Ag | Speicherzelle |
DE10153310A1 (de) | 2001-10-29 | 2003-05-22 | Infineon Technologies Ag | Photolithographisches Strukturierungsverfahren mit einer durch ein plasmaunterstützes Abscheideeverfahren hergestellten Kohlenstoff-Hartmaskenschicht diamantartiger Härte |
DE10154346C2 (de) * | 2001-11-06 | 2003-11-20 | Infineon Technologies Ag | Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas |
KR100417211B1 (ko) * | 2001-12-20 | 2004-02-05 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
US20050090053A1 (en) * | 2002-01-21 | 2005-04-28 | Infineon Technologies Ag | Memory chip with low-temperature layers in the trench capacitor |
DE10202139B4 (de) * | 2002-01-21 | 2006-07-13 | Infineon Technologies Ag | Speicherzelle mit einem dünnen Isolationskragen und Speicherbaustein |
DE10217261A1 (de) * | 2002-01-21 | 2003-08-07 | Infineon Technologies Ag | Speicherbaustein mit einer Speicherzelle mit Niedertemperatur-Schichten im Speichertrench und Herstellungsverfahren |
DE10212610C1 (de) | 2002-03-21 | 2003-11-06 | Infineon Technologies Ag | Verfahren zur Erzeugung einer horizontalen Isolationsschicht auf einem leitenden Material in einem Graben |
KR20030093817A (ko) * | 2002-06-05 | 2003-12-11 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
DE10226583B4 (de) * | 2002-06-14 | 2010-07-08 | Qimonda Ag | DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff und Speicherzellenfeld |
KR100468771B1 (ko) * | 2002-10-10 | 2005-01-29 | 삼성전자주식회사 | 모스 트랜지스터의 제조방법 |
US6787838B1 (en) * | 2003-06-18 | 2004-09-07 | International Business Machines Corporation | Trench capacitor DRAM cell using buried oxide as array top oxide |
DE10345460B4 (de) * | 2003-09-30 | 2007-01-04 | Infineon Technologies Ag | Verfahren zur Herstellung eines Lochgraben-Speicherkondensators in einem Halbleitersubstrat |
DE102004023805B4 (de) * | 2004-05-13 | 2007-03-08 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur mit integrierten Kondensatoren und entsprechende Halbleiterstruktur |
US20070057304A1 (en) * | 2005-09-12 | 2007-03-15 | Infineon Technologies Ag | Capacitor structure, memory cell and method for forming a capacitor structure |
TWI277177B (en) * | 2005-10-13 | 2007-03-21 | Promos Technologies Inc | Dynamic random access memory and manufacturing method thereof |
US7427545B2 (en) * | 2005-11-21 | 2008-09-23 | International Business Machines Corporation | Trench memory cells with buried isolation collars, and methods of fabricating same |
JP2010219139A (ja) * | 2009-03-13 | 2010-09-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US10205032B2 (en) * | 2010-09-20 | 2019-02-12 | Infineon Technologies Ag | Semiconductor structure and method for making same |
US8293625B2 (en) * | 2011-01-19 | 2012-10-23 | International Business Machines Corporation | Structure and method for hard mask removal on an SOI substrate without using CMP process |
TWI691052B (zh) * | 2019-05-07 | 2020-04-11 | 力晶積成電子製造股份有限公司 | 記憶體結構及其製造方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1548877A (en) * | 1975-06-26 | 1979-07-18 | Mullard Ltd | Semiconductor devices |
JPS6235668A (ja) * | 1985-08-09 | 1987-02-16 | Nec Corp | 半導体記憶装置 |
US4649625A (en) | 1985-10-21 | 1987-03-17 | International Business Machines Corporation | Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor |
US4820652A (en) * | 1985-12-11 | 1989-04-11 | Sony Corporation | Manufacturing process and structure of semiconductor memory devices |
US4728623A (en) * | 1986-10-03 | 1988-03-01 | International Business Machines Corporation | Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method |
KR930003857B1 (ko) | 1987-08-05 | 1993-05-14 | 마쯔시다덴기산교 가부시기가이샤 | 플라즈마 도우핑방법 |
US5065273A (en) | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
US5055898A (en) * | 1991-04-30 | 1991-10-08 | International Business Machines Corporation | DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor |
US5214603A (en) * | 1991-08-05 | 1993-05-25 | International Business Machines Corporation | Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors |
US5250829A (en) | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
US5292679A (en) * | 1992-04-23 | 1994-03-08 | Nippon Steel Corporation | Process for producing a semiconductor memory device having memory cells including transistors and capacitors |
US5344381A (en) | 1992-07-10 | 1994-09-06 | Cabrera Y Lopez Caram Luis F | Equipment for the elimination of light particles, inks and air from a fiber suspension for the manufacture of paper |
US5508541A (en) | 1992-09-22 | 1996-04-16 | Kabushiki Kaisha Toshiba | Random access memory device with trench-type one-transistor memory cell structure |
US5422294A (en) | 1993-05-03 | 1995-06-06 | Noble, Jr.; Wendell P. | Method of making a trench capacitor field shield with sidewall contact |
US5780335A (en) * | 1994-08-26 | 1998-07-14 | International Business Machines Corporation | Method of forming a buried-sidewall-strap two transistor one capacitor trench cell |
US5593912A (en) | 1994-10-06 | 1997-01-14 | International Business Machines Corporation | SOI trench DRAM cell for 256 MB DRAM and beyond |
US5521118A (en) | 1994-12-22 | 1996-05-28 | International Business Machines Corporation | Sidewall strap |
US5641694A (en) | 1994-12-22 | 1997-06-24 | International Business Machines Corporation | Method of fabricating vertical epitaxial SOI transistor |
US5658816A (en) | 1995-02-27 | 1997-08-19 | International Business Machines Corporation | Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond |
US5712202A (en) * | 1995-12-27 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method for fabricating a multiple walled crown capacitor of a semiconductor device |
US5893735A (en) * | 1996-02-22 | 1999-04-13 | Siemens Aktiengesellschaft | Three-dimensional device layout with sub-groundrule features |
US5830797A (en) * | 1996-06-20 | 1998-11-03 | Cypress Semiconductor Corporation | Interconnect methods and apparatus |
JP2930110B2 (ja) * | 1996-11-14 | 1999-08-03 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
US5770484A (en) * | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
DE19713961C2 (de) * | 1997-04-04 | 1999-05-06 | Siemens Ag | Verfahren zur Erzeugung einer leitenden Verbindung zwischen zumindest zwei Gebieten eines ersten Leitfähigkeitstyps |
US5831899A (en) * | 1997-04-07 | 1998-11-03 | Integrated Device Technology, Inc. | Local interconnect structure and process for six-transistor SRAM cell |
US5998821A (en) * | 1997-05-21 | 1999-12-07 | Kabushiki Kaisha Toshiba | Dynamic ram structure having a trench capacitor |
US5909044A (en) * | 1997-07-18 | 1999-06-01 | International Business Machines Corporation | Process for forming a high density semiconductor device |
US5843820A (en) * | 1997-09-29 | 1998-12-01 | Vanguard International Semiconductor Corporation | Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor |
US6236079B1 (en) * | 1997-12-02 | 2001-05-22 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having a trench capacitor |
-
1999
- 1999-08-30 DE DE19941148A patent/DE19941148B4/de not_active Expired - Fee Related
-
2000
- 2000-08-23 KR KR10-2002-7002565A patent/KR100445308B1/ko not_active IP Right Cessation
- 2000-08-23 JP JP2001520467A patent/JP3878019B2/ja not_active Expired - Fee Related
- 2000-08-23 WO PCT/DE2000/002866 patent/WO2001017019A2/de active IP Right Grant
- 2000-08-30 TW TW089117368A patent/TW459386B/zh active
-
2002
- 2002-02-28 US US10/085,940 patent/US6664167B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6664167B2 (en) | 2003-12-16 |
US20020137278A1 (en) | 2002-09-26 |
JP2003508915A (ja) | 2003-03-04 |
KR20020025996A (ko) | 2002-04-04 |
DE19941148A1 (de) | 2001-04-19 |
JP3878019B2 (ja) | 2007-02-07 |
DE19941148B4 (de) | 2006-08-10 |
WO2001017019A3 (de) | 2001-05-10 |
WO2001017019A2 (de) | 2001-03-08 |
KR100445308B1 (ko) | 2004-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW459386B (en) | Memory with trench-capacitor and selection-transistor and its production method | |
US6537870B1 (en) | Method of forming an integrated circuit comprising a self aligned trench | |
US6426253B1 (en) | Method of forming a vertically oriented device in an integrated circuit | |
TW454341B (en) | A trench capacitor with isolation collar | |
US6410391B1 (en) | Method for producing an EEPROM memory cell with a trench capacitor | |
US6018174A (en) | Bottle-shaped trench capacitor with epi buried layer | |
TW402807B (en) | Reduced parasitic leakage in semiconductor devices | |
TW477062B (en) | Dynamic random access memory | |
TW492187B (en) | Trench-capacitor with capacitor-electrodes and its production method | |
US6509599B1 (en) | Trench capacitor with insulation collar and method for producing the trench capacitor | |
TW522506B (en) | A method for fabricating a trench capacitor | |
TW461083B (en) | Memory-cells arrangement and its production method | |
JPH0793371B2 (ja) | 半導体装置及びその製造方法 | |
US6787838B1 (en) | Trench capacitor DRAM cell using buried oxide as array top oxide | |
JP2003031686A (ja) | 半導体記憶装置およびその製造方法 | |
TW441095B (en) | DRAM-cells arrangement and its production method | |
JP4906280B2 (ja) | メモリ・ゲイン・セル、メモリ回路、およびゲイン・セルのための構造を形成する方法(水平メモリ・ゲイン・セル) | |
JPH05190795A (ja) | メモリセルアレイ | |
US8044449B2 (en) | Memory device with a length-controllable channel | |
TWI235480B (en) | Trench-capacitor with an insulation-collar and method to produce such a trench-capacitor | |
US7223651B2 (en) | Dram memory cell with a trench capacitor and method for production thereof | |
TW490788B (en) | Multi-bit trench capacitor | |
TW432584B (en) | Extended trench for preventing interaction between components of stacked capacitors | |
US6326262B1 (en) | Method for fabricating epitaxy layer | |
US6417063B1 (en) | Folded deep trench capacitor and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |