DE3400590A1 - Verfahren zur isolierung aktiver regionen in einer halbleitervorrichtung - Google Patents

Verfahren zur isolierung aktiver regionen in einer halbleitervorrichtung

Info

Publication number
DE3400590A1
DE3400590A1 DE19843400590 DE3400590A DE3400590A1 DE 3400590 A1 DE3400590 A1 DE 3400590A1 DE 19843400590 DE19843400590 DE 19843400590 DE 3400590 A DE3400590 A DE 3400590A DE 3400590 A1 DE3400590 A1 DE 3400590A1
Authority
DE
Germany
Prior art keywords
substrate
depressions
oxidation
oxide layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843400590
Other languages
English (en)
Other versions
DE3400590C2 (de
Inventor
Takayuki Itami Hyogo Matsukawa
Junichi Takarazuka Hyogo Mitsuhashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3400590A1 publication Critical patent/DE3400590A1/de
Application granted granted Critical
Publication of DE3400590C2 publication Critical patent/DE3400590C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

  • Verfahren zur Isolierung aktiver Regionen in einer
  • Halbleitervorrichtung Die vorliegende Erfindung betrifft ein Verfahren zur Bildung einer Oxidschicht zur Isolierung aktiv integrierter Halbleitervorrichtungen,wie z. B. Feldeffekttransistoren.
  • Herkömmliche Halbleitervorrichtungen, wie z. B. Feldeffekttransistoren, werden durch selektive Oxidation eines Siiiziunriitridfilmes, der die aktive Region des Halbleitersubstrats der Vorrichtung überdeckt, isoliert. Ein typisches Verfahren für eine solche selektive Oxidation ist in den Figuren 1A bis 1D dargestellt. Zunächst werden eine Siliziumoxidschicht 2 und eine Siliziumnitridschicht auf einem Siliziumsubstrat 1 ausgebildet (Fig. 1A). Danach wird wie aus Figur 1B zu sehen ist, ein Photowiderstandsmuster 4, welches eine Fläche 5 bestimmt, in der die isolierende Oxidschicht entstehen soll, auf der Siliziumnitridschicht 3 ausgebildet. Das Muster wird sodann chemisch geätzt (Fig. 1C). Die Widerstandsschicht wird sodann abgestreift bzw. abisoliert. Die verbleibenden Bereiche der Siliziumnitridschicht 3 werden als Maske benutzt, wobei eine dicke schicht von einem isolierenden Siliziumoxid 6 durch selektive Tnermaloxidation der Fläche 5 gebildet wird (Fig. 1D). Es tritt keine Oxidation in der Fläche des Wafers bzw. Plättchens auf welches mit der SiZiziumnitridsohicht 3 bedeckt ist, weil diese Schicht als wirksame Barriere gegen die Diffusion von Sauerstoff wirkt. Daher können durch nachfolgendes Wegätzen der Sil nitridschicht 3 und der darunter befind- lichen Sili#i##rnoxidschicht 2 aktive Regionen, die durch die dicke Oxidschicht 6 isoliert sind, erhalten werden.
  • Die isolierende Oxidschicht 6, die durch dieses konventionelle Verfahren gebildet wird, ragt über die flache Oberfläche des SiLiziumsubstrats 1 um ungefähr die Hälfte der Dicke des Oxidfilmes nach oben. Zusätzlich schreitet die Oxidation, wie aus Fig. 1D zu ersehen ist, seitlich fort, so daß an den Seitenkanten 7 der isolierenden Oxidschicht 6 ein sog. "Vogelschnabel" auftritt, der sich ungefähr um eine der Dicke der Oxidschicht entsprechende bzw. fast gleiche Länge erstreckt. Dieser Vogelschnabel ist schädlich für die Erzielung einer Vorrichtung mit einer hohen Packungsdichte, weil Platz dahinter notwendig ist, um die isolierende Oxidschicht zu bilden. Außerdem macht der Unterschied im Niveau zwischen der Isolierungsschicht und der aktiven Region einen Schritt erforderlich, in dem die Möglichkeit des Auftretens eines gebrochenen Leitungsmusters hoch ist.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Bildung einer flachen und "Vogelschnabel"-freien isolierenden Oxidschicht zu schaffen.
  • In Übereinstimmung mit dieser erfindungsgemäßen Aufgabe ist ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, welches Behandlungsschritte zum selektiven Entfernen vorgegebener Teile von einer Oberflächenregion des Halbleitersubstrates umfaßt, um auf diese Weise Vertiefungen oder Einbuchtungen im Substrat zu bilden, um eine Oxidations-widerstandsfähige Maske zu bilden, die die gesamte Oberfläche des Substrates überdeckt einschließlich mindestens der Seitenbereiche der Seitenwände der Ausbuchtungen oder Vertiefungen jedoch ausschließlich der Boden dieser Vertiefungen, und um die Bereiche des Substrates zu oxidieren, die durch die oxidationswiderstandsfähige Masse freigelegt sind, um eine begrabene Oxidschicht in den Vertiefungen zu bilden. Vorzugsweise ist die Oberfläche der Oxidschicht, die in den Vertiefungen gebildet wird, eben mit der Oberfläche des Substrates.
  • Im folgenden werden die Figuren beschrieben. Es zeigen: Die Figuren 1A bis 1D eine schematische Darstellung eines konventionellen Verfahrens zur Bildung einer isoliernden Oxidschicht, Fig 2A bis 2D eine schematische Darstellung eines Verfahrens zur Bildung einer isolierenden Oxidschicht gemäß einer ersten Ausführungsform der Erfindung, und die Fig. 3A bis 3D eine schematische Darstellung einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens.
  • Eine Stufe-um-Stufe-Darstellung eines Verfahrens zur Bildung einer isolierenden Oxidschicht gemäß der Erfindung ist in den Fig. 2A bis 2D dargestellt. In dem Schritt gemäß Fig. 2A wird ein Photowiderstandsmuster 4, das eine Fläche festlegt, wo die isolierende Oxidschicht auf einem Siliziumsubstrat 1 gebildet werden soll, durch Aufbringen einer Photowiderstandsschicht auf der Oberfläche des Substrates 1 gebildet und sodann vorbestimmte Bereiche der Photowiderstandsschicht durch Belichtung und Entwicklung unter Verwendung von Licht oder einem Elektronenstrahl entfernt. Bei Verwendung des Photowiderstandsmusters 4 als einer Maske wird die belichtete Oberfläche des Si-Substrates 1 weggeätzt unter Verwendung einer Plasma- oder Ionenstrahl-Technik bis zu einer geeigneten Tiefe, um Ausbuchtungen bzw. Vertiefungen von rechtwinkligem Querschnitt (Fig. 2B) zu bilden. Die Widerstandsschicht 4 wird dann abgestreift und wie in Fig. 2C zu sehen ist, eine SiliZiumzxidschicht 2, die nicht dicker als 1000 i ist, über die gesamte Oberfläche des Si-Substrates 1 einschließlich der Vertiefungen 8 gebildet. Eine Siiiziunnitridschicht 3 wird dann auf dem Siliziuraoxidfilm 2 gebildet und gemustert, um eine Öffnung 8a nur im Bodenbereich der Vertiefungen 8 zu bilden. Danach wird wie in Fig.
  • 2D zu sehen ist, der Wafer bzw. das Plättchen thermisch oxidiert unter nassen bzw. feuchten Bedingungen bei entweder atmosphärischem oder überatmosphärischem Druck, wobei ein dicker Siiiziurtoxidisolierungsfilm 6 in den Gebieten entsteht, die nicht durch die Siliziumnitridschicht 3 bedeckt sind. Danach wird die Siliziumnitridschicht 3 weggeätzt, um aktive Regionen zu schaffen, die durch die Oxidschicht 6 isoliert sind.
  • Gemäß dem dargestellten erfindungsgemäßen Verfahren werden die Einbuchtungen bzw. Vertiefungen 8 von einer vorgegebenen Tiefe durch ätzen der Fläche des Si-Substrates 1 dort gebildet, wo die isolierende Oxidschicht 6 gebildet werden soll. Die Seitenwände der Vertiefungen werden dann mit der Siliziumnitridschicht 3 bedeckt. Dies verhindert das Auftreten einer seitlichen Oxidation. Die Oxidschicht 6 weist einen Querschnitt auf, der im wesentlichen frei von sog. "Vogelschnäbeln" ist. Wenn das Siliziumsubstrat 1 bis zu einer solchen Tiefe geätzt wird, daß die Oberfläche der isolierenden Oxidschicht 6 im wesentlichen flach in bezug auf die Oberfläche des Si-Substrates ist, wird ein glattoberflächiger Wafer oder Plättchen erhAlten, bei dem die aktiven Re-Regionen in dem Si-Substrat voneinander durch die Oxidschicht isoliert sind. Ein auf der Oberfläche eines solchen Wafers gebildetes Leitungsmuster weist eine reduzierte Möglichkeit bzw. Neigung zum Brechen auf.
  • Eine andere Ausführungsform des erfindungsgemäßen Verfahrens ist schematisch in den Fig. 3A bis 3D dargestellt, bei dem die gleichen Elemente und äquivalente Elemente zu den Teilen gemäß Fig. 2A bis 2D mit gleichen Bezugszeichen versehen sind. Die Vorrichtung nach den Fig. 3A bis 3D unterscheidet sich von der Vorrichtung nach den Fig. 2A bis 2D dadurch, daß, wie in Fig. 3B zu sehen ist, die Fläche des Siliziumsubstrates 1, dort, wo die isolierende Oxidschicht gebildet werden soll, weggeätzt wird, um eine Vertiefung oder Einbuchtung 9 zu bilden, die einen dreiecksförmigen Querschnitt aufweist. Da das Si-Substrat 1 monokristallin ist, kann dieses in einfacher Weise durch Verwendung einer Atzlösung realisiert werden, die anisotrop in bezug auf die Kristallausrichtung des Substrates ist. Ein geeignetes Ätzmittel ist eine 10 bis 30 %ige wäßrige Lösung von Natriumhydroxid (NaOH) oder Kaliumhydroxid (KOH). Da die Ausnehmung 9 geneigte Seitenwände aufweist, hat die Oxidschicht 6 die zur Isolierung der aktiven Regionen benutzt wird, eine größere Breite als die Oxidschicht in der Vorrichtung gemäß den Fig. 2A bis 2D. Jedoch hat wie aus Fig. 3D zu ersehen ist, die dicke Oxidschicht 6 einen runden Boden, der Spannungen, die durch die Oxidschicht verursacht werden, verringert. Daher ist das in den Fig. 3A bis 3D dargestellte Verfahren besonders wirksam für die Herstellung einer Vorrichtung, die sehr empfindlich auf äußere Beanspruchungen ist.
  • Gemäß dem erfindungsgemäßen Verfahren wird eine Oxidschicht zur Isolierung aktiver Regionen in einem Halbleitersubstrat in Vertiefungen bzw. Einbuchtungen gebildet, die zuerst im Substrat durch Ätzen gebildet werden, wobei die Seitenwände der Ausnehmungen mit einer Siliziumnitridschicht bedeckt werden. Die so gebildete isolierende Oxidschicht ist flach bzw.
  • eben in bezug auf die Oberfläche der aktiven Regionen und ist frei von Ansätzen bzw. von "Vogelschnäbeln". Daher steigert das erfindungsgemäße Verfahren die Hochdichte-Verpackung von Halbleitervorrichtungen.
  • Leerseite -

Claims (17)

  1. Verfahren zur Isolierung aktiver Regionen in einer Halbleitervorrichtung Patentansprüche Verfahren zur Herstellung einer Halbleitervorrichtung, ;g.e k e n n z e i c h n e t durch die folgenden Schritte: selektives Entfernen vorbestimmter Teile einer Oberflächen Region eines Halbleitersubstrates zur Bildung von Einbuchtungen bzw. Vertiefungen in diesem Substrat, Bildung einer Oxidations-widerstandsfähigen Maske, die die gesamte Oberfläche des Substrates einschließlich mindestens Bereiche der Seitenwände dieser Vertiefungen jedoch ausschließlich der Böden dieser Vertiefungen überdeckt und Oxidieren der Bereiche des durch die Oxidations-widerstandsfähige Maske freigelegten Substrates, um in diesen Vertiefungen eine vergrabene bzw. versenkte Oxidschicht zu schaffen.
  2. 2. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Oxidations-widerstandsfähige Maske durch Siliziumnitrid gebildet wird.
  3. 3. Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß die Vertiefungen bis zu einer solchen Tiefe gebildet werden, daß eine Oberfläche der Oxidschicht im wesentlichen eben in bezug auf die Oberfläche des Halbleitersubstrats gebildet ist.
  4. 4. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß der Verfahrensschritt der Oxidation eine thermische Oxidation unter nassen Bedingungen umfaßt.
  5. 5. Verfahren nach Anspruch 4, dadurch g e k e n n -z e i c h n e t , daß die thermische Oxidation bei atmosphärischem Druck ausgeführt wird.
  6. 6. Verfahren nach Anspruch 4, dadurch g e k e n n -z e i c h n e t , daß die thermische Oxidation bei überatmosphärischem Druck ausgeführt wird.
  7. 7. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Vertiefungen einen rechtwinkeligen Querschnitt aufweisen.
  8. 8. Verfahren nach Anspruch 7, dadurch g e k e n n -z e i c h n e t , daß alle Seitenwände der Einbuchtungen oder Vertiefungen mit der Oxidations-widerstandsfähigen Maske überdeckt sind.
  9. 9. Verfahren nach Anspruch 7, dadurch g e k e n n -z e'i c h n e t , daß der Verfahrensschritt zur selektiven Entfernung ein Plasmaätzen umfaßt.
  10. 10. Verfahren nach Anspruch 7, dadurch g e k e n n -z e i c h n e t , daß der Verfahrensschritt des selektiven Entfernens ein Ionenstrahl-Atzen umfaßt.
  11. 11. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Vertiefung einen dreiecksförmigen Querschnitt aufweist.
  12. 12. Verfahren nach Anspruch 11, dadurch g e k e n n -z e i c h n e t , daß die Seitenwände abgeschrägt sind und daß die Oxidations-widerstandsfähige Masse sich bis ungefähr zur Hälfte der geneigten Seitenwände der Vertiefungen nach unten erstreckt.
  13. 13. Verfahren nach Anspruch 11, dadurch g e k e n n -z e i c h n e t , daß der Verfahrensschritt des selektiven Entfernens das Ätzen mit einer Ätzlösung umfaßt, die in bezug auf die Kristallausrichtung des Halb-#Leitersubstrates anisotrop ist.
  14. 14. Verfahren nach Anspruch 13, dadurch g e k e n n -z e i c h n e t , daß das Halbleitersubstrat aus Einkristall-Silizium hergestellt ist und daß die Atzlösung eine 10 bis 30 %ige wäßrige Lösung von Natriumhydroxid (NaHO) ist.
  15. 15. Verfahren nach Anspruch 13, dadurch g e k e n n -z e i c h n e t , daß daß Halbleitersubstrat aus Einkristall-Silizium hergestellt ist und daß die Ätzlösung eine 10 bis 30 %ige wäßrige Lösung von Kaliumhydroxid (KOH) ist.
  16. 16. Verfahren zur Herstellung einer Hableitervorrichtung, g e k e n n z e i c h n e t durch die folgenden Schritte: selektives Entfernen eines vorgegebenen Teils einer Oberflächenregion eines Siliziumsubstrates zur Bildung von Vertiefungen in diesem Substrat, Bildung einer dünnen Siliziumoxidschicht auf der gesamten Oberfläche des Substrates einschließlich der Vertiefungen, Bildung eines Siliziumnitridfilmes auf der gesamten Oberfläche der Siliziumoxidschicht, Entfernung der Siliziumnitridschicht von den Böden der Vertiefungen und thermisches Oxidieren der Oberflächenbereiche des Siliziumsubstrates, das in den Bodenbereichen der Siliziumnitridschicht freigelegt ist, um eine dicke Siliziumoxidschicht in diesem Vertiefungen aufzubauen.
  17. 17. Verfahren nach Anspruch 16, dadurch g e k e n n -z e i c h n e t , daß die dünne Siliziumoxidschicht eine Dicke von nicht mehr als 1000 i aufweist.
DE19843400590 1983-01-17 1984-01-10 Verfahren zur Herstellung von Isolationsbereichen in einer Halbleitervorrichtung Expired - Lifetime DE3400590C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP701983A JPS59132141A (ja) 1983-01-17 1983-01-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3400590A1 true DE3400590A1 (de) 1984-09-13
DE3400590C2 DE3400590C2 (de) 1994-05-26

Family

ID=11654321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843400590 Expired - Lifetime DE3400590C2 (de) 1983-01-17 1984-01-10 Verfahren zur Herstellung von Isolationsbereichen in einer Halbleitervorrichtung

Country Status (2)

Country Link
JP (1) JPS59132141A (de)
DE (1) DE3400590C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863562A (en) * 1988-02-11 1989-09-05 Sgs-Thomson Microelectronics, Inc. Method for forming a non-planar structure on the surface of a semiconductor substrate
US5182227A (en) * 1986-04-25 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4677739A (en) * 1984-11-29 1987-07-07 Texas Instruments Incorporated High density CMOS integrated circuit manufacturing process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
DE3136009A1 (de) * 1980-09-15 1982-04-15 General Electric Co., Schenectady, N.Y. Verfahren zur herstellung integrierter schaltungen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
DE3136009A1 (de) * 1980-09-15 1982-04-15 General Electric Co., Schenectady, N.Y. Verfahren zur herstellung integrierter schaltungen

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
KAHNG, D., SHANKOFF *
KAHNG, D., SHANKOFF, T.A., SHENG, T.T., HASZKO, S.E.: A Method for Area Saving Planar Isolation Exides Using Oxidation Protected Sidewalls. In: US-Z.: J. Electrochem. Soc., Vol. 127, No. 11, S. 2468-2471
KUANG *
KUANG, Y.CH., MOLL, J.L., MANOLIU, J.: A Bird's Beak Free Local Oxidation Technology Feasible for VLSI Circuits Fabrication. In: US-Z.: IEEE Journal of Solid-State Circuits, Vol. SC-17, No. 2, April 1982, S. 166-170
T.A., SHENG, T.T., HASZKO, S.E.: A Method for Area Saving Planar Isolation Exides Using Oxidation Protected Sidewalls. In: US-Z.: J. Electrochem. Soc., Vol. 127, No. 11, S. 2468-2471 *
TAKEMOTO, T. et al.: A Vertically Isolated Self-Aligned Transistor-VIST. In: US-Z.: IEEE Trans. on Electr. Dev., Vol. ED-29, No. 11, November 1982, S. 1761-1765 *
Y.CH., MOLL, J.L., MANOLIU, J.: A Bird's Beak Free Local Oxidation Technology Feasible for VLSI Circuits Fabrication. In: US-Z.: IEEE Journal of Solid-State Circuits, Vol. SC-17, No. 2, April 1982, S. 166-170 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182227A (en) * 1986-04-25 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US4863562A (en) * 1988-02-11 1989-09-05 Sgs-Thomson Microelectronics, Inc. Method for forming a non-planar structure on the surface of a semiconductor substrate

Also Published As

Publication number Publication date
JPS59132141A (ja) 1984-07-30
DE3400590C2 (de) 1994-05-26

Similar Documents

Publication Publication Date Title
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE4139200C2 (de) Verfahren zum Bilden einer inselförmigen isolierten Siliziumschicht in einer Halbleitervorrichtung
DE102005029313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE69634675T2 (de) Verfahren zur Isolierung einer Halbleiteranordnung
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE102006046425B4 (de) Verfahren zur Bildung einer Justiermarke eines Halbleiterbauelements
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
EP0745271B1 (de) Verfahren zur herstellung eines einem graben benachbarten diffusionsgebietes in einem substrat
DE2615754C2 (de)
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4341171C2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE4417612A1 (de) Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE19654301B4 (de) Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE4121129A1 (de) Elementisolationsverfahren fuer halbleitervorrichtungen
DE19606682A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE2628382A1 (de) Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen
DE4320062A1 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE10248218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3400590A1 (de) Verfahren zur isolierung aktiver regionen in einer halbleitervorrichtung
DE19859090B4 (de) Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)