JPS61248447A - 配線層の形成方法 - Google Patents
配線層の形成方法Info
- Publication number
- JPS61248447A JPS61248447A JP9036485A JP9036485A JPS61248447A JP S61248447 A JPS61248447 A JP S61248447A JP 9036485 A JP9036485 A JP 9036485A JP 9036485 A JP9036485 A JP 9036485A JP S61248447 A JPS61248447 A JP S61248447A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- tungsten silicide
- wsix
- silicide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
口！％要コ
タングステンシリサイド膜を気相成長し、次に、高温度
で熱処理して、再び、その上にタングステンシリサイド
膜を気相成長する。
で熱処理して、再び、その上にタングステンシリサイド
膜を気相成長する。
［産業上の利用分野］
本発明は半導体装置における配線層の形成方法に関する
。
。
ｒｃなどの半導体装置においては、半導体基板上に半導
体素子やその他の回路素子が形成され、それらの領域か
ら導出する電極配線が上面に多数設けられている。
体素子やその他の回路素子が形成され、それらの領域か
ら導出する電極配線が上面に多数設けられている。
それらの電極配線は、従前より現在までアルミニウム膜
またはその合金膜が用いられているが、アルミニウムは
融点が低いのが問題で、ＩＣを高集積化、高密度化して
多層配線を形成する場合に、眉間絶縁膜の形成等に制約
を与える欠点がある。
またはその合金膜が用いられているが、アルミニウムは
融点が低いのが問題で、ＩＣを高集積化、高密度化して
多層配線を形成する場合に、眉間絶縁膜の形成等に制約
を与える欠点がある。
そのため、それに代わる配線材料として、最近では、導
電性多結晶シリコン膜より電気伝導度の良い、高融点金
属シリサイドを電極配線に使用する方法が採られており
、そのうち、タングステンシリサイド（ＷＳｉｘ）膜は
代表的なシリサイド膜である。
電性多結晶シリコン膜より電気伝導度の良い、高融点金
属シリサイドを電極配線に使用する方法が採られており
、そのうち、タングステンシリサイド（ＷＳｉｘ）膜は
代表的なシリサイド膜である。
しかし、このタングステンシリサイド膜の密着性につい
ては、十分に配慮されなければならない。
ては、十分に配慮されなければならない。
［従来の技術］
第２図はＩＣなど半導体装置における配線層の部分断面
図を示しており、１はシリコン基板５２は配線層、３は
二酸化シリコン（Ｓｉ０２ ） Ｉｔ’で、配線Ｎ２ば
多結晶シリコン膜２−１とタングステンシリサイド膜２
−２とからなる複合層である。このように、多結晶シリ
コン膜２−１を介在させる理由は、メタルシリサイド膜
を直接シリコン基板に接触させると、メタルがシリコン
基板に拡散して、素子特性が害される心配があるからで
ある。
図を示しており、１はシリコン基板５２は配線層、３は
二酸化シリコン（Ｓｉ０２ ） Ｉｔ’で、配線Ｎ２ば
多結晶シリコン膜２−１とタングステンシリサイド膜２
−２とからなる複合層である。このように、多結晶シリ
コン膜２−１を介在させる理由は、メタルシリサイド膜
を直接シリコン基板に接触させると、メタルがシリコン
基板に拡散して、素子特性が害される心配があるからで
ある。
従来、このタングステンシリサイド膜２−２の形成方法
に化学気相成長（ＣＶＤ、）法があり、例えば、それは
六弗化タングステン（ＷＦ６）とモノシラン（Ｓｉｌ（
４）を熱分解して被着させる成長方法で、その反応式は
次式のようになっている。
に化学気相成長（ＣＶＤ、）法があり、例えば、それは
六弗化タングステン（ＷＦ６）とモノシラン（Ｓｉｌ（
４）を熱分解して被着させる成長方法で、その反応式は
次式のようになっている。
ＷＦ６ ＋ＳｉＨ４−ＷＳｉｘ ＋ＨＦここに、タング
ステンシリサイド（ＷＳｉｘ）のＸ値は２から４程度ま
での値をとり、Ｘ値が大きくなる程、シリコン（Ｓｉ）
量の多いタングステンシリサイド膜となる。且つ、この
Ｘ値は熱分解温度を変えて変化させることができ、第３
図はそれを示す図表である。図表は縦軸がＸ値、横軸が
熱分解温度で、熱分解温度を高くする程、Ｘ値が大きく
なり、シリコン量が多くなることが図表に示されている
。
ステンシリサイド（ＷＳｉｘ）のＸ値は２から４程度ま
での値をとり、Ｘ値が大きくなる程、シリコン（Ｓｉ）
量の多いタングステンシリサイド膜となる。且つ、この
Ｘ値は熱分解温度を変えて変化させることができ、第３
図はそれを示す図表である。図表は縦軸がＸ値、横軸が
熱分解温度で、熱分解温度を高くする程、Ｘ値が大きく
なり、シリコン量が多くなることが図表に示されている
。
し発明が解決しようとする問題点コ
ところが、その熱分解温度を低くして、Ｗ Ｓ ｉ ｘ
のＸ値を２．２以下の低い値にし、シリコン量の少ない
タングステンシリサイド膜を成長すると、約１０００℃
のアニール（ｐ！！：処理）によって、タングステンシ
リサイド膜と多結晶シリコン膜との間から剥離すると云
う問題がある。アニールは成長膜の結晶化、シリサイド
化のためにも必要で、避けられないことである。特に、
配線層間の絶縁膜、または配線層上の被覆膜として燐シ
リケートガラス（Ｐ Ｓ Ｇ）膜を被着すると、シリコ
ン量の少ないタングステンシリサイド膜は剥離し易い。
のＸ値を２．２以下の低い値にし、シリコン量の少ない
タングステンシリサイド膜を成長すると、約１０００℃
のアニール（ｐ！！：処理）によって、タングステンシ
リサイド膜と多結晶シリコン膜との間から剥離すると云
う問題がある。アニールは成長膜の結晶化、シリサイド
化のためにも必要で、避けられないことである。特に、
配線層間の絶縁膜、または配線層上の被覆膜として燐シ
リケートガラス（Ｐ Ｓ Ｇ）膜を被着すると、シリコ
ン量の少ないタングステンシリサイド膜は剥離し易い。
一方、シリコン量を少なくして、タングステン量の多い
タングステンシリサイド膜を形成することは、低抵抗の
高電導度配線層を形成することであり、これはＩＣの性
能の向上に役立つ利点のあるものである。
タングステンシリサイド膜を形成することは、低抵抗の
高電導度配線層を形成することであり、これはＩＣの性
能の向上に役立つ利点のあるものである。
本発明は、このような問題点を解決して、アニールによ
っても剥離しないタングステン量の多い（リンチな）タ
ングステンシリサイド膜が含まれる配線層の形成方法を
提案するものである。
っても剥離しないタングステン量の多い（リンチな）タ
ングステンシリサイド膜が含まれる配線層の形成方法を
提案するものである。
［問題点を解決するための手段］
その目的は、タングステンシリサイド膜を気相成長し、
次いで、該タングステンシリサイド膜を熱処理した後、
該タングステンシリサイド膜上に第２のタングステンシ
リサイド膜を気相成長して、所定膜厚のタングステンシ
リサイド膜を形成するようにした配線層の形成方法によ
って達成される。
次いで、該タングステンシリサイド膜を熱処理した後、
該タングステンシリサイド膜上に第２のタングステンシ
リサイド膜を気相成長して、所定膜厚のタングステンシ
リサイド膜を形成するようにした配線層の形成方法によ
って達成される。
［作用］
即ち、本発明は、化学気相成長法によって、タングステ
ンシリサイド膜を成長する際、その中間に高温度の熱処
理工程を挟んで、タングステンシリサイド膜からなる配
線層を形成する。
ンシリサイド膜を成長する際、その中間に高温度の熱処
理工程を挟んで、タングステンシリサイド膜からなる配
線層を形成する。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる配線層の部分断面図を示してお
り、配線層５は多結晶シリコン膜５−１と、第１のタン
グステンシリサイド膜５−２と、第２のタングステンシ
リサイド膜５−３とからなる三層の複合層である。また
、その他の記号は第２図と同じ部材に同一記号が付しで
ある。
り、配線層５は多結晶シリコン膜５−１と、第１のタン
グステンシリサイド膜５−２と、第２のタングステンシ
リサイド膜５−３とからなる三層の複合層である。また
、その他の記号は第２図と同じ部材に同一記号が付しで
ある。
このように配線層５を形成するためには、まず、膜厚２
０００人程度０多結晶シリコン膜５−１をＣＶＤ法で成
長した後、同様にＣＶＤ法によって膜厚１゜００人の第
１のタングステンシリサイド膜５−２を成長する。それ
には、例えば、ＣＶＤ装置の反応室を３５０℃の一定温
度に加熱しておき、ヘリウム（Ｈｅ）をキャリアガスと
したｗＦ６ガスと、同じくＨｅをキャリアガスとしたＳ
ｉＨ４ガスを流入して、ＷＦ、ガスとＳｉ２Ｈ６ガスと
を熱分解させて、タングステンシリサイド膜５−２を成
長させる。そうすれば、タングステンシリサイド膜はＷ
Ｓｉｘ （Ｘ−２，２）程度のタングステンのリンチ
な膜が成長する。
０００人程度０多結晶シリコン膜５−１をＣＶＤ法で成
長した後、同様にＣＶＤ法によって膜厚１゜００人の第
１のタングステンシリサイド膜５−２を成長する。それ
には、例えば、ＣＶＤ装置の反応室を３５０℃の一定温
度に加熱しておき、ヘリウム（Ｈｅ）をキャリアガスと
したｗＦ６ガスと、同じくＨｅをキャリアガスとしたＳ
ｉＨ４ガスを流入して、ＷＦ、ガスとＳｉ２Ｈ６ガスと
を熱分解させて、タングステンシリサイド膜５−２を成
長させる。そうすれば、タングステンシリサイド膜はＷ
Ｓｉｘ （Ｘ−２，２）程度のタングステンのリンチ
な膜が成長する。
次いで、中性又は還元性の雰囲気中で、８００”Ｃの温
度で数１０分間熱処理する。そうすると、多結晶シリコ
ン膜５−１と第１のタングステンシリサイド膜５−２と
が反応して合金化されて、タングステンシリサイド膜５
−２のシリコン量が増加する。
度で数１０分間熱処理する。そうすると、多結晶シリコ
ン膜５−１と第１のタングステンシリサイド膜５−２と
が反応して合金化されて、タングステンシリサイド膜５
−２のシリコン量が増加する。
しかる後、同じ＜ ＣＶＤ法によって膜厚１０００人の
第２のタングステンシリサイドＩＩ＊５−３を成長する
。その条件は上記と同様で、ガス流量は、例えば、ＷＦ
６ガス２ｃｃ／分、ＳｉＨ４ガス１２０ｃｃ／分程度に
する。
第２のタングステンシリサイドＩＩ＊５−３を成長する
。その条件は上記と同様で、ガス流量は、例えば、ＷＦ
６ガス２ｃｃ／分、ＳｉＨ４ガス１２０ｃｃ／分程度に
する。
そうすると、第２のタングステンシリサイド膜もタング
ステンのリッチな成長膜であり、何れのタングステンシ
リサイド膜もＷＳｉｘ （Ｘ＝２〜２゜２）程度のタ
ングステンのリッチなタングステンシリサイド膜となる
。且つ、この配線層は下層から上層に従って、シリコン
量が減少し、タングステン量が増加した成分を有するも
ので、このような組成の配線層は密着性が良い。
ステンのリッチな成長膜であり、何れのタングステンシ
リサイド膜もＷＳｉｘ （Ｘ＝２〜２゜２）程度のタ
ングステンのリッチなタングステンシリサイド膜となる
。且つ、この配線層は下層から上層に従って、シリコン
量が減少し、タングステン量が増加した成分を有するも
ので、このような組成の配線層は密着性が良い。
従って、本発明にかかる配線層の形成方法によれば、配
線層は密着性が良くて、且つ、高電導度を有する高品質
な配線層が得られる。
線層は密着性が良くて、且つ、高電導度を有する高品質
な配線層が得られる。
［発明の効果］
以上の説明から明らかなように、本発明によれば密着性
の良いタングステンのり・ノチな配線層が形成され、Ｉ
Ｃの高性能化に役立つものである。
の良いタングステンのり・ノチな配線層が形成され、Ｉ
Ｃの高性能化に役立つものである。
第１図は本発明にかかる配線層の断面図、第２図は従来
の配線層の断面図、 第３図は熱分解温度とＷ Ｓ ｉ ｘのＸ値との関係図
表である。 図において、 １はシリコン基板、 ３は５ｉ０２膜、２．５は配
線層、 ２−１．５−１は多結晶シリコン膜、 ２−２．５−２．５−３はタングステンシリサイド膜を
示している。 オ→己旧耳の置Ｃ劫（皆丙壽で面面 第１図 雀り束、所ど（窄λ【の！′ｌ′ｒ面汀釘第２図 ｇ＋解逼＊ Ｚ Ｘ ｔ ｖ ／）ｒｌＩ ｆ’１−ｒ
ｌにｌＷｋ ３ 図
の配線層の断面図、 第３図は熱分解温度とＷ Ｓ ｉ ｘのＸ値との関係図
表である。 図において、 １はシリコン基板、 ３は５ｉ０２膜、２．５は配
線層、 ２−１．５−１は多結晶シリコン膜、 ２−２．５−２．５−３はタングステンシリサイド膜を
示している。 オ→己旧耳の置Ｃ劫（皆丙壽で面面 第１図 雀り束、所ど（窄λ【の！′ｌ′ｒ面汀釘第２図 ｇ＋解逼＊ Ｚ Ｘ ｔ ｖ ／）ｒｌＩ ｆ’１−ｒ
ｌにｌＷｋ ３ 図
Claims (1)
- タングステンシリサイド膜を気相成長し、次いで、該タ
ングステンシリサイド膜を熱処理した後、該タングステ
ンシリサイド膜上に第２のタングステンシリサイド膜を
気相成長して、所定膜厚のタングステンシリサイド膜を
形成するようにしたことを特徴とする配線層の形成方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036485A JPS61248447A (ja) | 1985-04-25 | 1985-04-25 | 配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9036485A JPS61248447A (ja) | 1985-04-25 | 1985-04-25 | 配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61248447A true JPS61248447A (ja) | 1986-11-05 |
Family
ID=13996483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9036485A Pending JPS61248447A (ja) | 1985-04-25 | 1985-04-25 | 配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248447A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143841A (ja) * | 1986-12-08 | 1988-06-16 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| KR100650759B1 (ko) * | 2005-06-30 | 2006-11-27 | 주식회사 하이닉스반도체 | 텅스텐실리사이드 박막 형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780739A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
-
1985
- 1985-04-25 JP JP9036485A patent/JPS61248447A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780739A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143841A (ja) * | 1986-12-08 | 1988-06-16 | Nec Corp | 半導体集積回路装置およびその製造方法 |
| KR100650759B1 (ko) * | 2005-06-30 | 2006-11-27 | 주식회사 하이닉스반도체 | 텅스텐실리사이드 박막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4442449A (en) | Binary germanium-silicon interconnect and electrode structure for integrated circuits | |
| KR960014392A (ko) | 고융점 금속막의 성막방법 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| JPS60117719A (ja) | 半導体装置の製造方法 | |
| JPS61248447A (ja) | 配線層の形成方法 | |
| JPS61274345A (ja) | 半導体装置の製造方法 | |
| JPS6234152B2 (ja) | ||
| JPS63250463A (ja) | 金属薄膜形成方法 | |
| JPH10256252A (ja) | 銅薄膜の成膜方法 | |
| JPH0410219B2 (ja) | ||
| JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
| JPH02314A (ja) | シリコン含有金属膜の形成方法 | |
| JPS61248446A (ja) | 半導体装置 | |
| KR0179826B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JPS61250172A (ja) | タングステンシリサイド膜の成長方法 | |
| JPS61250173A (ja) | タングステンシリサイド膜の成長方法 | |
| JPH04284668A (ja) | 半導体装置及びその製造方法 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JP2560072B2 (ja) | 半導体装置における高融点金属電極の形成方法 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| JPS60245256A (ja) | 半導体装置 | |
| JPH01191447A (ja) | 半導体装置の製造方法 | |
| JPH01206623A (ja) | 半導体装置の製造方法 | |
| JP2768967B2 (ja) | 半導体装置の薄膜形成方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 |