JPS61248447A - Formation of wiring layer - Google Patents
Formation of wiring layerInfo
- Publication number
- JPS61248447A JPS61248447A JP9036485A JP9036485A JPS61248447A JP S61248447 A JPS61248447 A JP S61248447A JP 9036485 A JP9036485 A JP 9036485A JP 9036485 A JP9036485 A JP 9036485A JP S61248447 A JPS61248447 A JP S61248447A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- tungsten silicide
- wsix
- silicide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
口!%要コ
タングステンシリサイド膜を気相成長し、次に、高温度
で熱処理して、再び、その上にタングステンシリサイド
膜を気相成長する。[Detailed Description of the Invention] Mouth! % cotungsten silicide film is grown in a vapor phase, then heat treated at high temperature, and a tungsten silicide film is again grown in a vapor phase thereon.
[産業上の利用分野]
本発明は半導体装置における配線層の形成方法に関する
。[Industrial Application Field] The present invention relates to a method for forming a wiring layer in a semiconductor device.
rcなどの半導体装置においては、半導体基板上に半導
体素子やその他の回路素子が形成され、それらの領域か
ら導出する電極配線が上面に多数設けられている。In a semiconductor device such as an RC, semiconductor elements and other circuit elements are formed on a semiconductor substrate, and a large number of electrode wirings leading out from these areas are provided on the upper surface.
それらの電極配線は、従前より現在までアルミニウム膜
またはその合金膜が用いられているが、アルミニウムは
融点が低いのが問題で、ICを高集積化、高密度化して
多層配線を形成する場合に、眉間絶縁膜の形成等に制約
を与える欠点がある。Up until now, aluminum films or aluminum alloy films have been used for these electrode wirings, but the problem with aluminum is its low melting point, which makes it difficult to form multilayer wiring by increasing the integration and density of ICs. However, there are drawbacks that limit the formation of the glabella insulating film.
そのため、それに代わる配線材料として、最近では、導
電性多結晶シリコン膜より電気伝導度の良い、高融点金
属シリサイドを電極配線に使用する方法が採られており
、そのうち、タングステンシリサイド(WSix)膜は
代表的なシリサイド膜である。Therefore, as an alternative wiring material, a method has recently been adopted in which high-melting point metal silicide, which has better electrical conductivity than conductive polycrystalline silicon film, is used for electrode wiring. Among these, tungsten silicide (WSix) film is This is a typical silicide film.
しかし、このタングステンシリサイド膜の密着性につい
ては、十分に配慮されなければならない。However, sufficient consideration must be given to the adhesion of this tungsten silicide film.
[従来の技術]
第2図はICなど半導体装置における配線層の部分断面
図を示しており、1はシリコン基板52は配線層、3は
二酸化シリコン(Si02 ) It’で、配線N2ば
多結晶シリコン膜2−1とタングステンシリサイド膜2
−2とからなる複合層である。このように、多結晶シリ
コン膜2−1を介在させる理由は、メタルシリサイド膜
を直接シリコン基板に接触させると、メタルがシリコン
基板に拡散して、素子特性が害される心配があるからで
ある。[Prior Art] Fig. 2 shows a partial cross-sectional view of a wiring layer in a semiconductor device such as an IC, in which 1 is a silicon substrate 52 as a wiring layer, 3 is silicon dioxide (Si02) It', and the wiring N2 is a polycrystalline layer. Silicon film 2-1 and tungsten silicide film 2
-2. The reason why the polycrystalline silicon film 2-1 is interposed in this way is that if the metal silicide film is brought into direct contact with the silicon substrate, there is a risk that the metal will diffuse into the silicon substrate and the device characteristics will be impaired.
従来、このタングステンシリサイド膜2−2の形成方法
に化学気相成長(CVD、)法があり、例えば、それは
六弗化タングステン(WF6)とモノシラン(Sil(
4)を熱分解して被着させる成長方法で、その反応式は
次式のようになっている。Conventionally, the method of forming this tungsten silicide film 2-2 has been chemical vapor deposition (CVD).
4) is deposited by thermal decomposition, and the reaction formula is as shown below.
WF6 +SiH4−WSix +HFここに、タング
ステンシリサイド(WSix)のX値は2から4程度ま
での値をとり、X値が大きくなる程、シリコン(Si)
量の多いタングステンシリサイド膜となる。且つ、この
X値は熱分解温度を変えて変化させることができ、第3
図はそれを示す図表である。図表は縦軸がX値、横軸が
熱分解温度で、熱分解温度を高くする程、X値が大きく
なり、シリコン量が多くなることが図表に示されている
。WF6 +SiH4-WSix +HFHere, the X value of tungsten silicide (WSix) takes a value from about 2 to 4, and the larger the X value, the more silicon (Si)
This results in a tungsten silicide film with a large amount. Moreover, this X value can be changed by changing the thermal decomposition temperature, and the third
The figure is a diagram showing this. The graph shows that the vertical axis is the X value and the horizontal axis is the thermal decomposition temperature, and the higher the thermal decomposition temperature, the larger the X value and the larger the amount of silicon.
し発明が解決しようとする問題点コ
ところが、その熱分解温度を低くして、W S i x
のX値を2.2以下の低い値にし、シリコン量の少ない
タングステンシリサイド膜を成長すると、約1000℃
のアニール(p!!:処理)によって、タングステンシ
リサイド膜と多結晶シリコン膜との間から剥離すると云
う問題がある。アニールは成長膜の結晶化、シリサイド
化のためにも必要で、避けられないことである。特に、
配線層間の絶縁膜、または配線層上の被覆膜として燐シ
リケートガラス(P S G)膜を被着すると、シリコ
ン量の少ないタングステンシリサイド膜は剥離し易い。However, by lowering the thermal decomposition temperature, W Si x
If the X value of
There is a problem in that the tungsten silicide film and the polycrystalline silicon film are peeled off due to the annealing (p!!: treatment). Annealing is also necessary for crystallization and silicidation of the grown film, and is unavoidable. especially,
When a phosphorous silicate glass (PSG) film is deposited as an insulating film between wiring layers or a coating film on a wiring layer, the tungsten silicide film containing a small amount of silicon is easily peeled off.
一方、シリコン量を少なくして、タングステン量の多い
タングステンシリサイド膜を形成することは、低抵抗の
高電導度配線層を形成することであり、これはICの性
能の向上に役立つ利点のあるものである。On the other hand, forming a tungsten silicide film with a large amount of tungsten and a small amount of silicon forms a low-resistance, high-conductivity wiring layer, which has the advantage of helping improve IC performance. It is.
本発明は、このような問題点を解決して、アニールによ
っても剥離しないタングステン量の多い(リンチな)タ
ングステンシリサイド膜が含まれる配線層の形成方法を
提案するものである。The present invention solves these problems and proposes a method for forming a wiring layer containing a tungsten silicide film with a large amount of tungsten (lynch) that does not peel off even during annealing.
[問題点を解決するための手段]
その目的は、タングステンシリサイド膜を気相成長し、
次いで、該タングステンシリサイド膜を熱処理した後、
該タングステンシリサイド膜上に第2のタングステンシ
リサイド膜を気相成長して、所定膜厚のタングステンシ
リサイド膜を形成するようにした配線層の形成方法によ
って達成される。[Means for solving the problem] The purpose is to grow a tungsten silicide film in a vapor phase,
Next, after heat-treating the tungsten silicide film,
This is achieved by a method of forming a wiring layer in which a second tungsten silicide film is vapor-phase grown on the tungsten silicide film to form a tungsten silicide film with a predetermined thickness.
[作用]
即ち、本発明は、化学気相成長法によって、タングステ
ンシリサイド膜を成長する際、その中間に高温度の熱処
理工程を挟んで、タングステンシリサイド膜からなる配
線層を形成する。[Operation] That is, in the present invention, when a tungsten silicide film is grown by chemical vapor deposition, a high-temperature heat treatment step is sandwiched between the two to form a wiring layer made of the tungsten silicide film.
[実施例] 以下、図面を参照して実施例によって詳細に説明する。[Example] Hereinafter, embodiments will be described in detail with reference to the drawings.
第1図は本発明にかかる配線層の部分断面図を示してお
り、配線層5は多結晶シリコン膜5−1と、第1のタン
グステンシリサイド膜5−2と、第2のタングステンシ
リサイド膜5−3とからなる三層の複合層である。また
、その他の記号は第2図と同じ部材に同一記号が付しで
ある。FIG. 1 shows a partial cross-sectional view of a wiring layer according to the present invention. It is a three-layer composite layer consisting of -3. In addition, other symbols are the same as those in FIG. 2 and are given the same symbols.
このように配線層5を形成するためには、まず、膜厚2
000人程度0多結晶シリコン膜5−1をCVD法で成
長した後、同様にCVD法によって膜厚1゜00人の第
1のタングステンシリサイド膜5−2を成長する。それ
には、例えば、CVD装置の反応室を350℃の一定温
度に加熱しておき、ヘリウム(He)をキャリアガスと
したwF6ガスと、同じくHeをキャリアガスとしたS
iH4ガスを流入して、WF、ガスとSi2H6ガスと
を熱分解させて、タングステンシリサイド膜5−2を成
長させる。そうすれば、タングステンシリサイド膜はW
Six (X−2,2)程度のタングステンのリンチ
な膜が成長する。In order to form the wiring layer 5 in this way, first, a film thickness of 2
After a polycrystalline silicon film 5-1 having a thickness of about 1.000 μm is grown by the CVD method, a first tungsten silicide film 5-2 having a thickness of 1.000 μm is similarly grown by the CVD method. To do this, for example, the reaction chamber of the CVD apparatus is heated to a constant temperature of 350°C, and wF6 gas using helium (He) as a carrier gas and S gas using He as a carrier gas are prepared.
iH4 gas is introduced to thermally decompose the WF gas and the Si2H6 gas, thereby growing a tungsten silicide film 5-2. Then, the tungsten silicide film becomes W
A tungsten film with a thickness of about Six (X-2,2) grows.
次いで、中性又は還元性の雰囲気中で、800”Cの温
度で数10分間熱処理する。そうすると、多結晶シリコ
ン膜5−1と第1のタングステンシリサイド膜5−2と
が反応して合金化されて、タングステンシリサイド膜5
−2のシリコン量が増加する。Next, heat treatment is performed at a temperature of 800"C for several tens of minutes in a neutral or reducing atmosphere. Then, the polycrystalline silicon film 5-1 and the first tungsten silicide film 5-2 react and become alloyed. tungsten silicide film 5
-2 silicon amount increases.
しかる後、同じ< CVD法によって膜厚1000人の
第2のタングステンシリサイドII*5−3を成長する
。その条件は上記と同様で、ガス流量は、例えば、WF
6ガス2cc/分、SiH4ガス120cc/分程度に
する。Thereafter, a second tungsten silicide II*5-3 is grown to a thickness of 1,000 by the same CVD method. The conditions are the same as above, and the gas flow rate is, for example, WF
6 gas at 2 cc/min and SiH4 gas at 120 cc/min.
そうすると、第2のタングステンシリサイド膜もタング
ステンのリッチな成長膜であり、何れのタングステンシ
リサイド膜もWSix (X=2〜2゜2)程度のタ
ングステンのリッチなタングステンシリサイド膜となる
。且つ、この配線層は下層から上層に従って、シリコン
量が減少し、タングステン量が増加した成分を有するも
ので、このような組成の配線層は密着性が良い。Then, the second tungsten silicide film is also a tungsten-rich grown film, and both tungsten silicide films become tungsten-rich tungsten silicide films of approximately WSix (X=2 to 2°2). Further, this wiring layer has a component in which the amount of silicon decreases and the amount of tungsten increases from the lower layer to the upper layer, and the wiring layer having such a composition has good adhesion.
従って、本発明にかかる配線層の形成方法によれば、配
線層は密着性が良くて、且つ、高電導度を有する高品質
な配線層が得られる。Therefore, according to the method for forming a wiring layer according to the present invention, a high-quality wiring layer having good adhesion and high conductivity can be obtained.
[発明の効果]
以上の説明から明らかなように、本発明によれば密着性
の良いタングステンのり・ノチな配線層が形成され、I
Cの高性能化に役立つものである。[Effects of the Invention] As is clear from the above description, according to the present invention, a tungsten glue/notch wiring layer with good adhesion is formed, and an I
This is useful for improving the performance of C.
第1図は本発明にかかる配線層の断面図、第2図は従来
の配線層の断面図、
第3図は熱分解温度とW S i xのX値との関係図
表である。
図において、
1はシリコン基板、 3は5i02膜、2.5は配
線層、
2−1.5−1は多結晶シリコン膜、
2−2.5−2.5−3はタングステンシリサイド膜を
示している。
オ→己旧耳の置C劫(皆丙壽で面面
第1図
雀り束、所ど(窄λ【の!′l′r面汀釘第2図
g+解逼* Z X t v /)rlI f’1−r
lにlWk 3 図FIG. 1 is a sectional view of a wiring layer according to the present invention, FIG. 2 is a sectional view of a conventional wiring layer, and FIG. 3 is a graph showing the relationship between thermal decomposition temperature and X value of W S i x. In the figure, 1 is a silicon substrate, 3 is a 5i02 film, 2.5 is a wiring layer, 2-1.5-1 is a polycrystalline silicon film, and 2-2.5-2.5-3 is a tungsten silicide film. ing. O→My old ear's position C kalpa (Everyone is Heiju, Men's 1st picture, sparrow bundle, Tokoro (narrow λ [no!'l'r Men's nail 2nd figure g + solution * Z X t v / ) rlI f'1-r
l to lWk 3 figure
Claims (1)
ングステンシリサイド膜を熱処理した後、該タングステ
ンシリサイド膜上に第2のタングステンシリサイド膜を
気相成長して、所定膜厚のタングステンシリサイド膜を
形成するようにしたことを特徴とする配線層の形成方法
。After growing a tungsten silicide film in a vapor phase, and then heat-treating the tungsten silicide film, a second tungsten silicide film is grown in a vapor phase on the tungsten silicide film to form a tungsten silicide film with a predetermined thickness. A method for forming a wiring layer, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9036485A JPS61248447A (en) | 1985-04-25 | 1985-04-25 | Formation of wiring layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9036485A JPS61248447A (en) | 1985-04-25 | 1985-04-25 | Formation of wiring layer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61248447A true JPS61248447A (en) | 1986-11-05 |
Family
ID=13996483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9036485A Pending JPS61248447A (en) | 1985-04-25 | 1985-04-25 | Formation of wiring layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61248447A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63143841A (en) * | 1986-12-08 | 1988-06-16 | Nec Corp | Semiconductor integrated circuit device and manufacture thereof |
KR100650759B1 (en) * | 2005-06-30 | 2006-11-27 | 주식회사 하이닉스반도체 | Method for forming wsix thin film |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5780739A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
-
1985
- 1985-04-25 JP JP9036485A patent/JPS61248447A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5780739A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63143841A (en) * | 1986-12-08 | 1988-06-16 | Nec Corp | Semiconductor integrated circuit device and manufacture thereof |
KR100650759B1 (en) * | 2005-06-30 | 2006-11-27 | 주식회사 하이닉스반도체 | Method for forming wsix thin film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4442449A (en) | Binary germanium-silicon interconnect and electrode structure for integrated circuits | |
KR960014392A (en) | Film Formation Method of High Melting Metal Film | |
JPH04259242A (en) | Manufacture of semiconductor device | |
JPS60117719A (en) | Manufacture of semiconductor device | |
JPS61248447A (en) | Formation of wiring layer | |
JPS61274345A (en) | Manufacture of semiconductor device | |
JPS6234152B2 (en) | ||
JPS63250463A (en) | Formation of thin metallic film | |
JPH10256252A (en) | Method of growing copper film | |
JPH0410219B2 (en) | ||
JPH03205830A (en) | Manufacture of semiconductor device and polycrystalline germanium | |
JP2932484B2 (en) | Refractory metal multilayer film formation method | |
JPH02314A (en) | Forming method of metal film containing silicon | |
JPS61248446A (en) | Semiconductor device | |
KR0179826B1 (en) | Method of forming metal interconnector in semiconductor device | |
JPS61250172A (en) | Method for growing tungsten silicide film | |
JPS61250173A (en) | Method for growing tungsten silicide film | |
JPH04284668A (en) | Semiconductor device and manufacture thereof | |
JPH01309356A (en) | Wiring structure of semiconductor device and its formation | |
JP2560072B2 (en) | Method for forming refractory metal electrode in semiconductor device | |
JPH07230991A (en) | Manufacture of semiconductor device | |
JPS60245256A (en) | Semiconductor device | |
JPH01191447A (en) | Manufacture of semiconductor device | |
JPH01206623A (en) | Manufacture of semiconductor device | |
JP2768967B2 (en) | Semiconductor device thin film forming method |