KR19990074929A - 반도체 장치의 실리사이드층 형성방법 - Google Patents

Abstract

DCS가스와 WF₆가스를 사용하여 텅스텐 실리사이드층을 형성하는 방법이 개시되어 있다. 여기서, 본 발명은 최초 형성되는 텅스텐 실리사이드층의 두께를 적어도 300Å이상으로 형성하여 하부 실리사이드층의 실리콘 함유량을 높이기도 하며, 상기 텅스텐 실리사이드층을 형성하는 과정에서 수소가스를 첨가하여 형성되는 텅스텐 실리사이드층내에 포함되는 염소가스 양을 최소화하기도 한다. 이렇게 함으로써, 상기 텅스텐 실리사이드층을 포함하는 게이트 라인의 산화공정시 실리콘의 소모와 염소 발생으로 인한 게이트 라인에 보이드가 형성되는 것을 방지할 수 있다.

Description

반도체 장치의 실리사이드층 형성방법

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 반도체 장치의 실리사이드층 형성방법에 관한 것이다.

반도체 소자의 고집적화에 따른 배선 저항의 증가에 따라 비 저항이 낮은 배선이 필요하게 되었고 이에 대한 대안으로서 텅스텐 실리사이드층을 이용한 폴리사이드구조의 배선, 예컨대 비트라인이 등장하고 있다. 최근에는 게이트 라인에 까지 이러한 구조의 배선이 등장하고 있다.

텅스텐 실리사이드층(WSi_x)은 저압에서 WF₆가스와 실란(SiH₄)가스를 반응시키는 LPCVD(Low Pressure Chemical Vapor Deposition)방법이 널리 사용된다. 이 방법에 의해 형성된 텅스텐 실리사이드층은 고 종횡비(high aspect ratio)를 갖는 콘택에서25%이하의 나쁜 스텝 커버리지를 갖는다. 또한, 반응부산물로 인한 막내에 염소(Cl)함유량이 증가된다. 이는 게이트 라인으로 사용할 때 막 내에 함유한 염소가 게이트 산화막으로 확산되어 게이트 산화막의 두께가 증가되고 그 결과, 반도체 장치의 신뢰성이 낮아진다.

이러한 문제들을 해결하기 위해 WF₆의 환원제로서 실란 대신 이 보다 반응성이 낮은 다이 클로로 실란(SiH₂Cl₂, Dichlorosilane 이하, DCS라 함)가스를 사용한다.

예를 들면, 먼저 200Å∼300Å두께의 제1 텅스텐 실리사이드층을 형성하되, 일반 텅스텐 실리사이드층에 비해 실리콘(Si)이 풍부한 제1 텅스텐 실리사이드층을 형성한다. 다음에, 제1 텅스텐 실리사이드층보다 텅스텐이 풍부한 제2 텅스텐 실리사이드층을 형성하여 실리사이드층의 비 저항을 조절한다.

DCS가스를 사용한 텅스텐 실리사이드층은 실란가스를 사용한 텅스텐 실리사이드층에 비해 염소함유량이 2∼3승 정도 작다. 따라서, 게이트 산화막의 두께 증가를 최소화하여 게이트 산화막의 신뢰성을 향상시킬 수 있고 콘택내 스텝 커버리지도 2배 이상 향상시킬 수 있다.

하지만, 게이트 라인의 산화공정에서 텅스텐 실리사이드층 하부의 폴리 실리콘층이 소모되고 소모된 곳에 보이드(void)가 형성되어 반도체 장치의 수율이 감소되는 문제가 발생되고 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위한 것으로서, 실리사이드층 형성과정에서 발생되는 부산물에 의해 실리사이드층내에 보이드가 형성되는 것을 방지할 수 있는 반도체 장치의 실리사이드층 형성방법을 제공함에 있다.

도 1은 본 발명의 제1 실시예에 의한 반도체 장치의 실리사이드층 형성방법을 단계별로 나타낸 블록도이다.

도 2는 본 발명의 제2 실시예에 의한 반도체 장치의 실리사이드층 형성방법을 단계별로 나타낸 블록도이다.

*도면의 주요 부분에 대한 부호설명*

40, 42:제1 및 제2 단계.

상기 기술적 과제를 달성하기 위하여, 본 발명에 의한 반도체 장치의 실리사이드층 형성방법은 다음과 같이 실시한다.

(a) 반도체 기판 상에 제1 실리사이드층을 형성하되, 적어도 300Å이상의 두께로 형성한다. (b) 상기 제1 실리사이드층 상에 제2 실리사이드층을 형성한다.

이 과정에서 상기 제1 및 제2 실리사이드층은 모두 텅스텐 실리사이드층으로 형성하되, DCS가스와 WF₆가스를 사용하여 500℃이상의 적정온도에서 형성한다.

또한, 본 발명은 상기 기술적 과제를 달성하기 위해 다음과 같은 반도체 장치의 실리사이드층 형성방법을 제공할 수 있다.

즉, 상기 제1 및 제2 실리사이드층을 형성하는 과정에서 수소가스를 첨가하여 형성한다. 이렇게 함으로써 상기 제1 및 제2 실리사이드층내에 염소가스의 함유량을 최소화하여 상기 제1 및 제2 실리사이드층으로 이루어지는 배선, 예컨대 게이트 라인에 보이드가 형성되는 것을 방지할 수 있다.

본 발명에 의한 반도체 장치의 실리사이드층 형성방법은 DCS가스와 WF₆가스를 사용하여 텅스텐 실리사이드층을 형성하는 방법을 제공한다. 여기서, 본 발명은 최초 형성되는 텅스텐 실리사이드층의 두께를 적어도 300Å이상으로 형성하여 하부 실리사이드층의 실리콘 함유량을 높이기도 하며, 상기 텅스텐 실리사이드층을 형성하는 과정에서 수소가스를 첨가하여 형성되는 텅스텐 실리사이드층내에 포함되는 염소가스 양을 최소화하기도 한다. 이렇게 함으로써, 상기 텅스텐 실리사이드층을 포함하는 게이트 라인의 산화공정시 실리콘의 소모와 염소 발생으로 인한 게이트 라인에 보이드가 형성되는 것을 방지할 수 있다.

이하, 본 발명의 실시예에 의한 반도체 장치의 실리사이드층 형성방법을 첨부된 도면들을 참조하여 상세하게 설명한다.

그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다.

첨부된 도면들 중, 도 1은 본 발명의 제1 실시예에 의한 반도체 장치의 실리사이드층 형성방법을 단계별로 나타낸 블록도이다.

도 2는 본 발명의 제2 실시예에 의한 반도체 장치의 실리사이드층 형성방법을 단계별로 나타낸 블록도이다.

먼저, 도 1을 참조하여 본 발명의 제1 실시예에 의한 반도체 장치의 실리사이드층 형성방법을 설명한다.

제 1 단계(40)는 제1 텅스텐 실리사이드층을 형성하는 단계이다. 상기 제1 텅스텐 실리사이드층은 DCS가스와 WF₆가스를 사용하여 형성한다. 이때, 상기 제1 텅스텐 실리사이드층을 적어도 300Å이상의 두께로 형성하여 상기 제1 텅스텐 실리사이드층내에 실리콘의 함유량을 증가시킨다.

제 2 단계(42)는 상기 제1 텅스텐 실리사이드층 상에 제2 텅스텐 실리사이드층을 형성하는 단계이다. 상기 제2 텅스텐 실리사이드층도 상기 DCS가스와 WF₆가스를 사용하여 형성한다. 이때, 상기 제1 텅스텐 실리사이드층보다 텅스텐이 풍부하게 형성한다.

상기 제1 및 제2 단계(40, 42)는 500℃이상의 적정온도에서 실시한다.

다음은 도 2를 참조하여, 본 발명의 제2 실시예에 의한 반도체 장치의 실리사이드층 형성방법을 설명한다.

상기 제2 실시예는 상기 제1 실시예와 동일하게 형성하되, 수소가스를 첨가한다.

구체적으로, 제1 단계(44)는 제1 텅스텐 실리사이등층을 형성하는 단계이다. 상기 제1 텅스텐 실리사이드층은 200Å∼300Å정도의 두께로 형성하고, 이 과정에서 수소가스를 첨가한다. 상기 제1 텅스텐 실리사이드층은 500℃이상의 적정온도에서 형성한다.

제2 단계(46)는 상기 제1 텅스텐 실리사이드층 상에 제2 텅스텐 실리사이드층을 형성하는 단계이다. 상기 제2 단계(46)도 500℃이상의 적정온도에서 형성한다.

이렇게 함으로써 상기 제1 및 제2 텅스텐 실리사이드층을 형성하는 과정에서 발생되는 염소(Cl)가스가 염화수소(HCl)가스 형태로 배출됨으로써 상기 제1 및 제2 텅스텐 실리사이드층내에 포함되는 염소가스의 양을 최소화할 수 있다.

이상과 같이, 본 발명에 의한 반도체 장치의 실리사이드층 형성방법은 DCS가스와 WF₆가스를 사용하여 텅스텐 실리사이드층을 형성하는 방법을 제공한다. 여기서, 본 발명은 최초 형성되는 텅스텐 실리사이드층의 두께를 적어도 300Å이상으로 형성하여 하부 실리사이드층의 실리콘 함유량을 높이기도 하며, 상기 텅스텐 실리사이드층을 형성하는 과정에서 수소가스를 첨가하여 형성되는 텅스텐 실리사이드층내에 포함되는 염소가스 양을 최소화하기도 한다. 이렇게 함으로써, 상기 텅스텐 실리사이드층을 포함하는 게이트 라인의 산화공정시 실리콘의 소모와 염소 발생으로 인한 게이트 라인에 보이드가 형성되는 것을 방지할 수 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.

Claims (6)

1. (a) 반도체 기판 상에 제1 실리사이드층을 형성하되, 적어도 300Å이상의 두께로 형성하는 단계; 및

   (b) 상기 제1 실리사이드층 상에 제2 실리사이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 실리사이드층 형성방법.
2. 제 1 항에 있어서, 상기 제1 및 제2 실리사이드층은 모두 텅스텐 실리사이드층으로 형성하는 것을 특징으로 하는 반도체 장치의 실리사이드층 형성방법.
3. 제 2 항에 있어서, 상기 텅스텐 실리사이드층은 DCS가스와 WF₆가스를 사용하여 500℃이상의 적정온도에서 형성하는 것을 특징으로 하는 반도체 장치의 실리사이드층 형성방법.
4. DCS가스와 WF₆가스를 이용한 텅스텐 실리사이드층 형성방법에 있어서,

   상기 텅스텐 실리사이드층을 형성하는 과정에서 수소가스를 첨가하는 것을 특징으로 하는 반도체 장치의 실리사이드층 형성방법.
5. 제 4 항에 있어서, 상기 텅스텐 실리사이드층은 제1 및 제2 텅스텐 실리사이드층으로 형성하며 이 과정에서 상기 수소가스를 첨가하는 것을 특징으로 하는 반도체 장치의 실리사이드층 형성방법.
6. 제 4 항에 있어서, 상기 텅스텐 실리사이드층은 500℃이상의 적정온도에서 형성하는 것을 특징으로 하는 반도체 장치의 실리사이드층 형성방법.