WO2012086481A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2012086481A1
WO2012086481A1 PCT/JP2011/078862 JP2011078862W WO2012086481A1 WO 2012086481 A1 WO2012086481 A1 WO 2012086481A1 JP 2011078862 W JP2011078862 W JP 2011078862W WO 2012086481 A1 WO2012086481 A1 WO 2012086481A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
silicon film
microcrystalline silicon
film
tft
Prior art date
Application number
PCT/JP2011/078862
Other languages
English (en)
French (fr)
Inventor
昭彦 河野
敏雄 水木
田中　康一
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012086481A1 publication Critical patent/WO2012086481A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof. More particularly, the present invention relates to an N-type (n-type) semiconductor device and a manufacturing method thereof.
  • Patent Document 1 discloses a TFT having a silicon film with a fluorine content of 5 ⁇ E17 atoms / cc or less in order to form a silicon thin film having excellent crystallinity and realize a TFT with a small off-current. It is shown.
  • Patent Document 2 discloses a semiconductor device in which the concentration of a metal element in a non-single-crystal semiconductor film does not exceed 5 ⁇ E16 atoms / cc in order to provide a semiconductor device capable of improving electrical characteristics. Has been.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 4-286370 (Publication Date: October 12, 1992)”
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2004-343039 (Publication Date: December 2, 2004)”
  • the present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a semiconductor device capable of significantly increasing electron mobility and a method for manufacturing the same.
  • the present inventors cannot significantly increase the carrier (electron or hole) mobility in the TFT shown in Patent Document 1 and the semiconductor device shown in Patent Document 2.
  • the reason was intensively examined. As a result, it was found that when the TFT and the semiconductor device are operated as an N-type, the electron mobility is lowered due to a large amount of boron generated from a substrate such as a glass substrate. That is, in the case where an N-type semiconductor device is manufactured using a microcrystalline silicon film, even if impurities in the microcrystalline silicon film are not light elements and metal elements but boron of a semimetal element, electrons in the semiconductor device are used. It has been found that the mobility is lowered.
  • the inventors of the present invention reduced the boron concentration in the microcrystalline silicon film by forming the microcrystalline silicon film after cleaning with argon gas in the manufacture of the N-type semiconductor device. Thus, the inventors have found that the electron mobility can be increased, and have completed the present invention.
  • the semiconductor device of the present invention is an N-type semiconductor device having a microcrystalline silicon film in order to solve the above problems, and the boron concentration in the microcrystalline silicon film is 5. It is characterized by being 0 ⁇ E16 (atoms / cc) or less.
  • the method for manufacturing a semiconductor device of the present invention includes a cleaning step and a subsequent microcrystalline silicon film forming step in order to solve the above-described problems, and argon gas is used in the cleaning step. It is a feature.
  • Japanese Patent Application Laid-Open No. 2002-141510 discloses a thin film transistor for the purpose of suppressing generation of boron.
  • the publication discloses a thin film transistor in which a boron concentration in a channel portion of a polycrystalline semiconductor is 5 ⁇ E17 cm ⁇ 3 or less in a thin film transistor formed over an insulating substrate.
  • Japanese Patent Laid-Open No. 2002-141510 is fundamentally different from the present invention in that it can be operated as a P-type thin film transistor and that the silicon film is a polycrystalline silicon film using laser annealing. Is different. Furthermore, the invention described in the publication differs from the present invention in the following points.
  • the present invention is directed to boron generated from a substrate such as a glass substrate, whereas the invention described in the publication differs in that boron mixed from the atmosphere is targeted.
  • the present invention reduces the boron concentration in the cleaning step before the microcrystalline silicon film forming step, whereas the invention described in the publication reduces the boron concentration in the polycrystalline silicon film forming step. The point is different.
  • the present invention is a reduction method using argon gas in the cleaning process, whereas the invention described in the publication is different from the reduction method called laser annealing.
  • the present invention is effective in increasing the electron mobility, whereas the invention described in the publication is different in that it is effective in stabilizing the threshold voltage.
  • the semiconductor device of the present invention is an N-type semiconductor device having a microcrystalline silicon film in order to solve the above problems, and the boron concentration in the microcrystalline silicon film is 5.0 ⁇ E16 (atoms / cc) or less.
  • boron which is a metalloid element
  • boron generally used as a dopant for a P-type semiconductor is This adversely affects the characteristics of the N-type semiconductor device. Specifically, the on-current of the semiconductor device cannot be increased, and the electron mobility is reduced.
  • the semiconductor device of the present invention is an N-type semiconductor device, and the boron concentration in the microcrystalline silicon film is a low value of 5.0 ⁇ E16 (atoms / cc) or less.
  • the boron hardly adversely affects the movement of electrons as carriers in the N-type semiconductor device, and can greatly increase the electron mobility. As a result, the semiconductor device of the present invention can be stably operated.
  • the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing the semiconductor device in order to solve the above-described problem, and includes a cleaning step and subsequent formation of a microcrystalline silicon film. And argon gas is used in the cleaning step.
  • boron oxide (B 2 O 3 ) deposited from a substrate such as a glass substrate provided in a semiconductor device is formed by CVD (Chemical Vapor Deposition).
  • CVD Chemical Vapor Deposition
  • the fluorine-based gas remains in the chamber and a fluorine-based gas is used in the cleaning process, the boron oxide and the fluorine-based gas react with each other, so that highly volatile boron fluoride (BF 3 ) is formed on the microcrystalline silicon film. It is considered that a large amount is taken in near the grain boundary.
  • a semiconductor device including an amorphous silicon film unlike the semiconductor device including a microcrystalline silicon film, there is no silicon film grain boundary, and thus boron is not easily taken into the amorphous silicon film.
  • a method for manufacturing a semiconductor device of the present invention is a method for manufacturing the semiconductor device, which includes a cleaning step in which argon gas is used, and a subsequent microcrystalline silicon film forming step. Therefore, boron oxide that is deposited from a substrate such as a glass substrate provided in the semiconductor device does not generate highly volatile boron fluoride, and a large amount of boron is taken in near the grain boundary of the microcrystalline silicon film. It will never be. As a result, the concentration of boron in the microcrystalline silicon film is lowered, so that the boron does not adversely affect the movement of electrons as carriers in the N-type semiconductor device and greatly increases the electron mobility. Can do. As a result, the semiconductor device manufacturing method of the present invention can stably operate the semiconductor device.
  • the semiconductor device of the present invention is an N-type semiconductor device having a microcrystalline silicon film as described above, and the boron concentration in the microcrystalline silicon film is 5.0 ⁇ E16 (atoms / cc) or less.
  • the semiconductor device of the present invention has an effect that it can be stably operated by significantly increasing the electron mobility.
  • the semiconductor device manufacturing method of the present invention is a method for manufacturing the semiconductor device as described above, and includes a cleaning step and a subsequent microcrystalline silicon film forming step.
  • argon gas is used.
  • the semiconductor device can be stably operated by decreasing the boron concentration in the microcrystalline silicon film in the semiconductor device and increasing the electron mobility. There is an effect that can be done.
  • FIG. 1 It is sectional drawing which shows schematic structure of the semiconductor device in one Embodiment of this invention.
  • (A)-(h) is sectional drawing which shows the process flow of the manufacturing method of the semiconductor device in one Example of this invention.
  • (A) is a graph which shows the boron density
  • (b) is a graph which shows the boron density
  • (A) is a graph which shows the TFT characteristic in one Example (Example 1) of this invention
  • (b) is a graph which shows the conventional TFT characteristic.
  • (A) is a graph which shows the TFT characteristic in one Example (Example 2) of this invention
  • (b) is a graph which shows the conventional TFT characteristic
  • (A) is a graph which shows the TFT characteristic in one Example (Example 3) of this invention
  • (b) is a graph which shows the conventional TFT characteristic.
  • the semiconductor device in this embodiment is an N-type semiconductor device having a microcrystalline silicon film, and the boron concentration in the microcrystalline silicon film is 5 0.0 ⁇ E16 (atoms / cc) or less.
  • the semiconductor device in this embodiment has an electron mobility of 1.0 cm 2 / Vsec or more.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of an N-type TFT (semiconductor device) 10 in the present embodiment.
  • the TFT 10 in this embodiment includes, for example, a substrate 1, a gate electrode 2, a gate insulating film 3, a microcrystalline silicon film 4, an N + silicon film 5, an etch stopper film 6, a drain electrode 7, and a source electrode. 8 is provided.
  • the TFT 10 in the present embodiment may have a conventionally known TFT configuration except that the TFT 10 has a microcrystalline silicon film 4 having a specific boron concentration.
  • the structure of the TFT 10 in this embodiment is not particularly limited, and may be a top gate structure or a bottom gate structure. Details of each member will be described below.
  • the substrate 1 used in the present embodiment is not particularly limited as long as it is used for a general semiconductor device.
  • a glass substrate, a plastic substrate, a metal substrate, a silicon substrate, a germanium substrate, and the like can be given.
  • glass substrate or the like deposits boron oxide, in the semiconductor device of this embodiment, the boron oxide does not adversely affect the characteristics of the semiconductor device.
  • the substrate 1 is a substrate other than a glass substrate, if the substrate does not contain boron or a compound containing boron, the characteristics of the semiconductor device are not adversely affected in the process.
  • the TFT 10 in the present embodiment controls the current flowing between the source electrode 8 and the drain electrode 7 by changing the voltage applied to the gate electrode 2 while applying a constant voltage to the drain electrode 7. Can do.
  • the material of the gate electrode 2, the drain electrode 7, and the source electrode 8 used in this embodiment is not particularly limited as long as it is a conductive material.
  • metals such as platinum, gold, silver, nickel, chromium, copper, iron, tin, aluminum, titanium, and magnesium; alloys containing these metals; conductive oxides such as tin oxide and indium oxide; silicon and germanium A semiconductor such as, etc. can be used.
  • the material of the gate electrode 2, the drain electrode 7 and the source electrode 8 is a known conductive polymer whose conductivity is improved by doping, such as conductive polyaniline, conductive polypyrrole, conductive polythiophene, polyethylenedioxythiophene. A polystyrene sulfonic acid complex or the like can also be used.
  • a method for arranging these electrodes for example, a method in which a conductive thin film formed using the above-mentioned material as a raw material, for example, by a method such as vacuum deposition or sputtering, is arranged using a known photolithography method, lift-off method, or the like; Etching using a resist such as thermal transfer or ink jet on a metal foil such as aluminum or copper.
  • the material of the gate insulating film 3 used in the present embodiment is not particularly limited as long as it is a variety of insulating compounds.
  • an inorganic compound, an inorganic oxide compound, an organic compound, etc. can be mentioned.
  • the inorganic compound include silicon nitride and aluminum nitride.
  • the inorganic oxide compound include silicon oxide, aluminum oxide, tantalum oxide, titanium oxide, and tin oxide.
  • the organic compound include polymers such as polyimide, polyamide, polyester, and epoxy resin; and a covalent polymer combining these.
  • Examples of the arrangement method of the gate insulating film 3 include, for example, a vacuum deposition method, a CVD method, a sputtering method, a printing method, a patterning method such as an ink jet method, and the like using the above materials as raw materials.
  • a microcrystalline silicon film used in this embodiment functions as a semiconductor layer.
  • a microcrystalline silicon film is a film in which microcrystalline silicon having a crystal grain size of 2 nm to 100 nm is formed, and may partially contain an amorphous component.
  • the boron concentration in the microcrystalline silicon film 4 is 5.0 ⁇ E16 (atoms / cc) or less, preferably 4.0 ⁇ E16 (atoms / cc) or less.
  • the boron concentration in the microcrystalline silicon film 4 is lower because the influence on the characteristics of the microcrystalline silicon TFT 10 is reduced.
  • E16 means “10 16 ”
  • E17 means “10 17 ”.
  • the microcrystalline silicon film 4 used in this embodiment is formed by using a conventionally known film forming technique such as CVD (Chemical Vapor Deposition, chemical vapor deposition), thermal oxidation method or the like.
  • the microcrystalline silicon film 4 used in this embodiment is formed by using high density plasma CVD.
  • the high-density plasma CVD is preferably performed by a surface wave plasma method, an ICP (Inductively Coupled Plasma) method, an ECR (Electron Cyclotron Resonance) method, or the like. That is, in forming the microcrystalline silicon film 4, it is efficient to use a high-density plasma apparatus to promote crystallization, and examples of the high-density plasma source include ICP and microwave. In general, when the high-density plasma source is ICP, microwave, or the like, an ICP antenna, a microwave electrode, or the like is used.
  • the N + silicon film 5 used in the present embodiment is not particularly limited, and examples thereof include an amorphous N + silicon film.
  • “Amorphous silicon” refers to non-crystalline silicon, that is, amorphous silicon that has no regular arrangement of silicon atoms.
  • the N + silicon film 5 used in this embodiment is formed by using a conventionally known film forming technique such as CVD or thermal oxidation.
  • etch stopper film Although it does not specifically limit as the etch stopper film
  • the etch stopper film 6 used in the present embodiment is formed using a conventionally known film formation technique such as CVD or thermal oxidation.
  • the TFT 10 in this embodiment includes other members than the substrate 1, the gate electrode 2, the gate insulating film 3, the microcrystalline silicon film 4, the N + silicon film 5, the etch stopper film 6, the drain electrode 7, and the source electrode 8. May be.
  • the TFT 10 in this embodiment is an N type.
  • the N-type TFT means an electron transport TFT.
  • the TFT 10 in this embodiment has an electron mobility of 1.0 cm 2 / Vsec or more, preferably 1.1 cm 2 / Vsec or more.
  • driving the TFT 10 refers to switching (on / off) the movement of carriers (electrons or holes) by the gate voltage. Also, being drivable means that carrier movement can be switched without the need for a sealing material. When the carrier mobility is large, it can be said that the current when the TFT 10 is on is large.
  • the semiconductor device of this embodiment has a high mobility (electron mobility).
  • the electron mobility is determined by using a saturated source / drain current value Id (A), gate potential Vg (V), threshold potential, channel length, channel width, insulator capacitance, and the like. It can be obtained from a known formula.
  • a semiconductor device manufacturing method in the present embodiment is a method for manufacturing the semiconductor device, which includes a cleaning process and a subsequent microcrystalline silicon film forming process.
  • argon gas is used instead of fluorine-based gas.
  • a gas containing fluorine is further used in the cleaning step, and cleaning using an argon gas is performed after cleaning using a gas containing fluorine.
  • the ratio of the amount of fluorine in the gas containing fluorine to the amount of argon in the argon gas is preferably 0.10 to 0.75, More preferably, it is 0.10 to 0.30.
  • the amount of argon means the volume of argon
  • the amount of fluorine means the volume of fluorine.
  • the manufacturing method of the semiconductor device in this embodiment includes, for example, (1) gate electrode 2 film formation / pattern formation process, (2) gate insulating film 3 film formation / pattern formation process, and (3) microcrystalline silicon film 4 film formation.
  • Previous cleaning / seasoning process (4) microcrystalline silicon film 4 film forming process, (5) etch stopper (ES) film 6 film forming / pattern forming process, (6) N + silicon film 5 film forming process, (7)
  • the cleaning performed in the cleaning process of the manufacturing method of the semiconductor device in the present embodiment is a process for removing an unnecessary film attached to the inner wall of the chamber.
  • the seasoning performed in the seasoning step of the semiconductor device manufacturing method according to the present embodiment is a process for stabilizing the process by suppressing contaminants. These processes also have an effect of suppressing generation of particles during film formation.
  • cleaning process and seasoning process in this embodiment are performed before the microcrystalline silicon film 4 is formed, but other processes are performed between the cleaning process and seasoning process and the microcrystalline silicon film 4 film forming process. Even if included, it is included in this embodiment.
  • cleaning is performed using a conventionally known cleaning technique except that argon gas is used.
  • a gas containing fluorine is further used, and cleaning using argon gas is performed after cleaning using the gas containing fluorine.
  • seasoning is performed under the above-described film formation conditions for the microcrystalline silicon film 4.
  • microcrystalline silicon TFT thin film transistor
  • the semiconductor device and the manufacturing method thereof according to the present invention are not limited to the following embodiments.
  • Example 1 argon gas was used in the cleaning process in the CVD chamber. Further, as Examples 2 and 3, the cleaning process in the CVD chamber was performed in two steps, and after first using a fluorine-based gas (a gas containing fluorine), the same argon gas as in Example 1 was then used. Using. On the other hand, as Comparative Example 1, a fluorine-based gas was used in the cleaning process in the CVD chamber. Details of Examples 1 to 3 and Comparative Example 1 will be described later.
  • a fluorine-based gas a gas containing fluorine
  • FIG. 2A to 2H are cross-sectional views showing a process flow of the method for manufacturing a semiconductor device in this embodiment.
  • a Ti film having a thickness of 100 nm was formed as a gate electrode 2 on a glass substrate 1 having a size of 5 inches square, and the gate electrode was patterned with the Ti film (FIG. 2A).
  • a SiNx film having a thickness of 410 nm was formed and patterned by a parallel plate CVD apparatus ((b) of FIG. 2).
  • a microcrystalline silicon film 4 having a thickness of 50 nm was formed as a semiconductor layer ((d) in FIG. 2).
  • the microcrystalline silicon film 4 is formed by using a microwave (surface wave) plasma type microwave excitation high density plasma CVD apparatus, microwave: 915 MHz, power: 3.2 W / cm 2 (input power: 4). 0.0 kW), pressure: 20 mT, SiH 4 flow rate: 12 sccm (standard cc / min (1 atm, cc / min at 0 ° C. or 25 ° C.)), Ar flow rate: 252 sccm, Gap: 150 mm, substrate temperature setting: 250 ° C. did.
  • microcrystalline silicon film 4 having a crystal grain size of 2 nm to 100 nm was formed. Note that cleaning and seasoning steps were performed in the chamber before the microcrystalline silicon film 4 was formed (FIG. 2C), details of which will be described later.
  • etch stopper (ES) film 6 As the etch stopper (ES) film 6, a SiNx film was formed to 150 nm by a parallel plate CVD apparatus, and the etch stopper (ES) film 6 was patterned with the SiNx film ((e) of FIG. 2).
  • an amorphous N + silicon film 5 was formed to a thickness of 50 nm by a parallel plate CVD apparatus ((f) in FIG. 2).
  • microcrystalline silicon film 4 and the N + silicon film 5 were patterned (FIG. 2 (g)).
  • a Ti film was formed to a thickness of 100 nm by a sputtering apparatus, and the source electrode 8 and the drain electrode 7 were patterned (FIG. 2 (h)).
  • a SiNx film was formed to 265 nm by a parallel plate CVD apparatus, the passivation film was patterned with the SiNx film, and the TFT 10 was sealed (not shown).
  • the TFT 10 was heat-treated at 200 ° C. for 1 hour in a nitrogen atmosphere. In this way, the manufacture of the microcrystalline silicon TFT 10 was completed.
  • the mobility of the TFT 10 was measured in a saturation region where the Vds voltage was 10V.
  • the glass substrate used in the manufacture of the TFT in this example is a non-alkali glass substrate that is generally used, and contains about 5% of boron. That is, boron is contained in the glass substrate as boron oxide having the chemical formula B 2 O 3 .
  • the chamber was cleaned and seasoned before the formation of the microcrystalline silicon film using the microwave-excited high-density plasma CVD apparatus.
  • These processes are based on a general purpose when a film forming a semiconductor device is formed on a substrate using a film forming apparatus such as a plasma CVD apparatus.
  • the cleaning is a process for removing an unnecessary film attached to the inner wall of the chamber.
  • Seasoning is an indispensable process for controlling contaminants and stabilizing the process.
  • These processes also have an effect of suppressing generation of particles during film formation.
  • Example 1 For the TFT sample of Example 1, the cleaning process and seasoning process before forming the microcrystalline silicon film 4 in the above process flow were performed under the following conditions.
  • Example 1 Cleaning in Example 1 was performed with microwave: 915 MHz, power: 0.8 W / cm 2 (input power: 1.0 kW), pressure: 400 mT, Ar flow rate: 1000 sccm, and Gap: 200 mm.
  • the seasoning in Example 1 was performed under the above-described film formation conditions for the microcrystalline silicon film. In Example 1, generation of particles was observed when the microcrystalline silicon film was formed in the next step.
  • Example 2 For the TFT sample of Example 2, the cleaning process and seasoning process before forming the microcrystalline silicon film 4 in the above process flow were performed under the following conditions.
  • Example 2 In the cleaning of Example 2, first, microwave: 915 MHz, power: 0.8 W / cm 2 (input power: 1.0 kW), pressure: 1500 mT, NF 3 flow rate: 1000 sccm, Ar flow rate: 167 sccm, Gap: 200 mm Next, microwave: 915 MHz, power: 0.8 W / cm 2 (input power: 1.0 kW), pressure: 400 mT, Ar flow rate: 1000 sccm, Gap: 200 mm. The seasoning of Example 2 was performed under the above-described conditions for forming the microcrystalline silicon film. In Example 2, particles were not generated when the microcrystalline silicon film was formed in the next step.
  • NF 3 is flowed out at a flow rate of 1000 sccm
  • Ar is flowed out at a flow rate of 167 sccm
  • Ar is flowed out at a flow rate of 1000 sccm.
  • the outflow times of these gases are equal.
  • Example 3 For the TFT sample of Example 3, the cleaning process and seasoning process before the formation of the microcrystalline silicon film 4 in the above process flow were performed under the following conditions.
  • Example 3 In the cleaning of Example 3, first, microwave: 915 MHz, power: 0.8 W / cm 2 (input power: 1.0 kW), pressure: 1500 mT, NF 3 flow rate: 700 sccm, Ar flow rate: 167 sccm, Gap: 200 mm Next, microwave: 915 MHz, power: 0.8 W / cm 2 (input power: 1.0 kW), pressure: 400 mT, Ar flow rate: 1000 sccm, Gap: 200 mm. In Example 3, only the NF 3 flow rate was decreased from Example 2. The seasoning of Example 3 was performed under the above-described conditions for forming the microcrystalline silicon film. In Example 3, no particles were generated when the microcrystalline silicon film was formed in the next step.
  • NF 3 is flowed out at a flow rate of 700 sccm
  • Ar is flowed out at a flow rate of 167 sccm
  • Ar is flowed out at a flow rate of 1000 sccm.
  • the outflow times of these gases are equal.
  • Comparative Example 1 The cleaning of Comparative Example 1 was performed with microwave: 915 MHz, power: 0.8 W / cm 2 (input power: 1.0 kW), pressure: 1500 mT, NF 3 flow rate: 1000 sccm, Ar flow rate: 167 sccm, Gap: 200 mm. .
  • the seasoning of Comparative Example 1 was performed under the above-described conditions for forming the microcrystalline silicon film. In Comparative Example 1, no particles were generated when the microcrystalline silicon film was formed in the next step.
  • each film quality of the microcrystalline silicon film in the microcrystalline silicon TFTs of Examples 1 to 3 and Comparative Example 1 was analyzed by SIMS (Secondary / Ion / Mass / Spectrometry) to examine the boron concentration in the film.
  • the boron concentration in the microcrystalline silicon film of Comparative Example 1 was 8.0 ⁇ E17 [atoms / cc].
  • the boron concentration in the microcrystalline silicon film of Example 1 was 4.0 ⁇ E16 [atoms / cc].
  • the boron concentration in the microcrystalline silicon film of Example 2 was 5.0 ⁇ E16 [atoms] / cc.
  • the boron concentration in the microcrystalline silicon film of Example 3 was 4.0 ⁇ E16 [atoms / cc].
  • FIG. 3A is a graph showing the boron concentration in the microcrystalline silicon film in one example (Example 2) of the present invention
  • FIG. 3B is a graph showing the conventional (Comparative Example 1).
  • 4 is a graph showing the boron concentration in the microcrystalline silicon film.
  • Example 1 the electron mobility of the microcrystalline silicon TFTs of Examples 1 to 3 and Comparative Example 1 was measured.
  • the electron mobility was measured in the saturation region where the Vds voltage was 10V.
  • the electron mobility of each microcrystalline silicon TFT is 0.4 [cm 2 / Vsec] in Comparative Example 1, 1.1 [cm 2 / Vsec] in Example 1, and Example 2 is 1.0 [cm 2 / Vsec], and Example 3 was 1.1 [cm 2 / Vsec].
  • FIG. 4A is a graph showing the TFT characteristics in one example (Example 1) of the present invention
  • FIG. 5A is a TFT characteristic in one example (Example 2) of the present invention
  • FIG. 6A is a graph showing the TFT characteristics in one example (Example 3) of the present invention.
  • 4B, FIG. 5B, and FIG. 6B are graphs showing the TFT characteristics in the conventional example (Comparative Example 1).
  • Example 2 and Example 3 it was possible to reduce the boron concentration in the microcrystalline silicon film, improve the TFT mobility, and suppress the generation of particles.
  • Example 1 although the boron concentration in the microcrystalline silicon film was reduced and the TFT mobility was improved, particles were generated when the microcrystalline silicon film was formed.
  • the electron mobility is higher than that of the conventional amorphous silicon TFT.
  • the microcrystalline silicon TFT of this embodiment it is possible to improve the aperture ratio of the liquid crystal panel and to reduce the power consumption of the liquid crystal panel.
  • the microcrystalline silicon TFT of this embodiment it is possible to realize higher definition and higher frame rate of the liquid crystal panel than the conventional amorphous silicon TFT.
  • the gate driver can be made monolithic. Further, in the microcrystalline silicon TFT of this embodiment, the threshold voltage shift due to gate bias stress is reduced even at a high temperature as compared with the conventional amorphous silicon TFT, and the reliability of the liquid crystal panel is improved.
  • Example 1 As shown in Table 1, according to Example 1, the result was that the TFT mobility could be increased. Further, according to Example 2, it was possible to increase the TFT mobility and to suppress the generation of particles. Further, according to Example 3, the TFT mobility can be further increased as compared with Example 2.
  • the electron mobility is 1.0 cm 2 / Vsec or more. Thereby, the semiconductor device of the present invention can be stably operated.
  • a gas containing fluorine is further used in the cleaning step, and cleaning using argon gas is performed after cleaning using a gas containing fluorine.
  • the gas containing fluorine can suppress the generation of particles.
  • the ratio of the amount of fluorine in the gas containing fluorine to the amount of argon in the argon gas is preferably 0.10 to 0.75.
  • the manufacturing method of the semiconductor device of the present invention can increase the electron mobility without generating particles.
  • the ratio of the amount of fluorine in the gas containing fluorine to the amount of argon in the argon gas is more preferably 0.10 to 0.30.
  • the manufacturing method of the semiconductor device of the present invention can further increase the electron mobility without generating particles.
  • the ratio of the volume of fluoride in the fluorine-containing gas to the volume of argon in the argon gas is preferably 0.10 to 0.75.
  • the manufacturing method of the semiconductor device of the present invention can increase the electron mobility without generating particles.
  • the present invention can be applied to TFTs, transistors, diodes, capacitors, thin film photoelectric conversion elements, dye-sensitized solar cells and the like, it can be used in a wide range of electrical and electronic machinery industries.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

　電子移動度を大幅に上昇させることができる半導体装置（１０）およびその製造方法を提供する。 本発明の半導体装置（１０）は、微結晶シリコン膜（４）を有しているＮ型の半導体装置（１０）であって、微結晶シリコン膜（４）中のボロンの濃度が、５．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下である。また、本発明の半導体装置（１０）の製造方法は、当該半導体装置（１０）を製造する方法であって、クリーニング工程、および、引き続く、微結晶シリコン膜（４）成膜工程を含み、クリーニング工程において、アルゴンガスが用いられる。

Description

半導体装置およびその製造方法
　本発明は、半導体装置およびその製造方法に関するものである。さらに詳しくは、Ｎ型（ｎ型）の半導体装置およびその製造方法に関するものである。
　近年、ＴＦＴ（薄膜トランジスタ）等の半導体装置において、キャリア（電子または正孔）移動度等の特性を向上させるための開発が進められている。ここで、キャリア移動度は、電荷の輸送効率に影響するので、高効率での発光、低電圧での駆動等のために重要な特性である。
　例えば、特許文献１には、結晶性に優れたシリコン薄膜を形成し、オフ電流の小さいＴＦＴを実現するために、弗素の含有量が５×Ｅ１７ａｔｏｍｓ／ｃｃ以下のシリコン膜を有しているＴＦＴが示されている。
　また、特許文献２には、電気的な特性を向上させることが可能な半導体装置を提供するために、非単結晶半導体膜における金属元素の濃度が５×Ｅ１６ａｔｏｍｓ／ｃｃを超えない半導体装置が示されている。
日本国公開特許公報「特開平４－２８６３７０号公報（公開日：１９９２年１０月１２日）」 日本国公開特許公報「特開２００４－３４３０３９号公報（公開日：２００４年１２月２日）」
　しかしながら、特許文献１に示されているＴＦＴおよび特許文献２に示されている半導体装置では、キャリア（電子または正孔）移動度を大幅に上昇させることができないため、安定的に作動させることができないという問題がある。
　本発明は、上記従来の問題点に鑑みてなされたものであって、その目的は、電子移動度を大幅に上昇させることができる半導体装置およびその製造方法を提供することにある。
　本発明者らは、上記課題に鑑み、特許文献１に示されているＴＦＴおよび特許文献２に示されている半導体装置において、キャリア（電子または正孔）移動度を大幅に上昇させることができない理由を鋭意検討した。その結果、当該ＴＦＴおよび当該半導体装置をＮ型のものとして作動させた場合、ガラス基板等の基板から生じる大量のボロンが原因となって、電子移動度が低くなることを見出した。つまり、微結晶シリコン膜を用いてＮ型の半導体装置を作製した場合、微結晶シリコン膜中の不純物が軽元素および金属元素ではなく、半金属元素のボロンであっても、当該半導体装置における電子移動度が低くなることを見出した。
　そして、本発明者らは、Ｎ型の半導体装置の製造において、アルゴンガスを用いてクリーニングを行った後に微結晶シリコン膜の成膜を行うことによって、微結晶シリコン膜中のボロン濃度を低くして、電子移動度を上昇させることができるということを独自に見出し、本発明を完成させるに至った。
　すなわち、本発明の半導体装置は、上記の課題を解決するために、微結晶シリコン膜を有しているＮ型の半導体装置であって、上記微結晶シリコン膜中のボロンの濃度が、５．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下であることを特徴としている。
　また、本発明の半導体装置の製造方法は、上記の課題を解決するために、クリーニング工程、および、引き続く、微結晶シリコン膜成膜工程を含み、上記クリーニング工程において、アルゴンガスが用いられることを特徴としている。
　ここで、ボロンの濃度に関する従来の技術として、例えば、特開２００２－１４１５１０号公報には、ボロンの生成を抑制することを目的とした薄膜トランジスタが開示されている。具体的には、当該公報には、絶縁基板上に形成された薄膜トランジスタにおける、多結晶半導体のチャネル部のボロン濃度が５×Ｅ１７ｃｍ－３以下である薄膜トランジスタが開示されている。
　しかし、特開２００２－１４１５１０号公報に記載された発明は、Ｐ型の薄膜トランジスタとして作動させることができる点、シリコン膜がレーザーアニールを用いた多結晶シリコン膜である点などが本発明と根本的に異なっている。さらに、当該公報に記載された発明は、以下の点が本発明と異なっている。
　＜ボロンの発生原因＞
　本発明は、ガラス基板等の基板から生じたボロンを対象としているのに対して、当該公報に記載された発明は、大気中から混入したボロンを対象としている点が異なっている。
　＜ボロン濃度を低減する工程＞
　本発明は、微結晶シリコン膜成膜工程前のクリーニング工程にてボロン濃度を低減するのに対して、当該公報に記載された発明は、多結晶シリコン膜成膜工程にてボロン濃度を低減する点が異なっている。
　＜ボロン濃度の低減手法＞
　本発明は、クリーニング工程にてアルゴンガスを用いるという低減手法であるのに対して、当該公報に記載された発明は、レーザーアニールという低減手法である点が異なっている。
　＜ボロン濃度を低減することによる効果＞
　本発明は、電子移動度を上昇させることが効果であるのに対して、当該公報に記載された発明は、閾値電圧を安定させることが効果である点が異なっている。
　上述したように、本発明の半導体装置は、上記の課題を解決するために、微結晶シリコン膜を有しているＮ型の半導体装置であって、上記微結晶シリコン膜中のボロンの濃度が、５．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下であることを特徴としている。
　ここで、Ｎ型の半導体装置における半導体層である微結晶シリコン膜中に、不純物として半金属元素であるボロンが大量に含まれると、一般的にＰ型半導体用のドーパントとして用いられるボロンが、Ｎ型の半導体装置の特性に悪影響を及ぼす。具体的には、当該半導体装置のオン電流が上がらなくなり、電子移動度が低下してしまう。
　本発明の半導体装置は、上記の構成によれば、Ｎ型の半導体装置であって、微結晶シリコン膜中のボロンの濃度が５．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下という低い値であるので、当該ボロンが、Ｎ型の半導体装置におけるキャリアとしての電子の移動に悪影響を及ぼすことが少なく、電子移動度を大幅に上昇させることができる。その結果、本発明の半導体装置は、安定的に作動させることができる。
　また、上述したように、本発明の半導体装置の製造方法は、上記の課題を解決するために、上記半導体装置を製造する方法であって、クリーニング工程、および、引き続く、微結晶シリコン膜成膜工程を含み、上記クリーニング工程において、アルゴンガスが用いられることを特徴としている。
　ここで、微結晶シリコン膜中のボロン濃度が高くなる原因として、半導体装置に備えられるガラス基板等の基板から析出する酸化ホウ素（Ｂ２Ｏ３）が、ＣＶＤ（Chemical Vapor Deposition、化学蒸着法）チャンバー内に残留し、クリーニング工程にてフッ素系ガスを用いた場合に、当該酸化ホウ素と当該フッ素系ガスとが反応するため、揮発性の高いフッ化ホウ素（ＢＦ３）が微結晶シリコン膜の粒界付近に大量に取り込まれるということが考えられる。なお、アモルファスシリコン膜を備えた半導体装置の場合には、微結晶シリコン膜を備えた半導体装置のように、シリコン膜の粒界が存在しないため、当該アモルファスシリコン膜にボロンが取り込まれにくい。
　本発明の半導体装置の製造方法は、上記の構成によれば、上記半導体装置を製造する方法であって、アルゴンガスが用いられるクリーニング工程、および、引き続く、微結晶シリコン膜成膜工程を含んでいるので、当該半導体装置に備えられるガラス基板等の基板から析出する酸化ホウ素から、揮発性の高いフッ化ホウ素が生成されることはなく、微結晶シリコン膜の粒界付近にボロンが大量に取り込まれることはない。これにより、微結晶シリコン膜中のボロンの濃度が低くなるので、当該ボロンが、Ｎ型の半導体装置におけるキャリアとしての電子の移動に悪影響を及ぼすことが少なく、電子移動度を大幅に上昇させることができる。その結果、本発明の半導体装置の製造方法は、当該半導体装置を安定的に作動させることができる。
　本発明の半導体装置は、以上のように、微結晶シリコン膜を有しているＮ型の半導体装置であって、上記微結晶シリコン膜中のボロンの濃度が、５．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下であるものである。
　それゆえ、本発明の半導体装置は、電子移動度を大幅に上昇させることによって、安定的に作動させることができるという効果を奏する。
　また、本発明の半導体装置の製造方法は、以上のように、上記半導体装置を製造する方法であって、クリーニング工程、および、引き続く、微結晶シリコン膜成膜工程を含み、上記クリーニング工程において、アルゴンガスが用いられる方法である。
　それゆえ、本発明の半導体装置の製造方法は、当該半導体装置における微結晶シリコン膜中のボロン濃度を低くして、電子移動度を上昇させることによって、当該半導体装置を安定的に作動させることができるという効果を奏する。
本発明の一実施形態における半導体装置の概略構成を示す断面図である。 （ａ）～（ｈ）は、本発明の一実施例における半導体装置の製造方法の工程フローを示す断面図である。 （ａ）は、本発明の一実施例（実施例２）における微結晶シリコン膜中のボロン濃度を示すグラフであり、（ｂ）は、従来の微結晶シリコン膜中のボロン濃度を示すグラフである。 （ａ）は、本発明の一実施例（実施例１）におけるＴＦＴ特性を示すグラフであり、（ｂ）は、従来のＴＦＴ特性を示すグラフである。 （ａ）は、本発明の一実施例（実施例２）におけるＴＦＴ特性を示すグラフであり、（ｂ）は、従来のＴＦＴ特性を示すグラフである。 （ａ）は、本発明の一実施例（実施例３）におけるＴＦＴ特性を示すグラフであり、（ｂ）は、従来のＴＦＴ特性を示すグラフである。
　本発明の一実施形態について、以下に詳しく説明するが、本発明の範囲はこれらの説明に拘束されることはなく、以下の例示以外についても、本発明の趣旨を損なわない範囲で適宜変更して実施し得るものである。
　（Ｉ）本実施形態における半導体装置の構成
　本実施形態における半導体装置は、微結晶シリコン膜を有しているＮ型の半導体装置であって、上記微結晶シリコン膜中のボロンの濃度が、５．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下である。また、本実施形態における半導体装置は、電子移動度が、１．０ｃｍ２／Ｖｓｅｃ以上である。
　具体的には、図１を参照しながら具体的に説明する。図１は、本実施形態におけるＮ型のＴＦＴ（半導体装置）１０の概略構成を示す断面図である。
　図１に示すように、本実施形態におけるＴＦＴ１０は、例えば、基板１、ゲート電極２、ゲート絶縁膜３、微結晶シリコン膜４、Ｎ＋シリコン膜５、エッチストッパ膜６、ドレイン電極７、ソース電極８を備えている。なお、本実施形態におけるＴＦＴ１０は、特定のボロン濃度の微結晶シリコン膜４を有していること以外、従来公知のＴＦＴの構成を備えていればよい。また、本実施形態におけるＴＦＴ１０の構造は特に限定されず、トップゲート構造であっても、ボトムゲート構造であってもよい。各部材の詳細については、以下に説明する。
　＜基板＞
　本実施形態に用いられる基板１は、一般的な半導体装置に使用されるものであれば特に限定されない。例えば、ガラス基板、プラスチック基板、金属基板、シリコン基板、ゲルマニウム基板等が挙げられる。なお、ガラス基板等は酸化ホウ素を析出するが、本実施形態の半導体装置では、当該酸化ホウ素が当該半導体装置の特性に悪影響を及ぼさない。
　なお、基板１がガラス基板以外の基板の場合、当該基板が、ホウ素又はホウ素を含む化合物を含まなければ、当該プロセスにおいて、当該半導体装置の特性に悪影響を及ぼさない。
　＜ゲート電極、ドレイン電極、ソース電極＞
　本実施形態におけるＴＦＴ１０は、ドレイン電極７に一定の電圧を印加した状態で、ゲート電極２に印加する電圧を変化させることによって、ソース電極８とドレイン電極７との間に流れる電流を制御することができる。
　本実施形態に用いられるゲート電極２、ドレイン電極７およびソース電極８の材料は、導電性材料であれば、特に限定されない。例えば、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アルミニウム、チタン、マグネシウム等の金属；これらの金属を含む合金；酸化スズ、酸化インジウム等の導電性の酸化物；シリコン、ゲルマニウム等の半導体；などを用いることができる。また、ゲート電極２、ドレイン電極７およびソース電極８の材料は、ドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体等も用いることができる。
　これらの電極の配置方法としては、上記材料を原料として、例えば、真空蒸着やスパッタリング等の方法を用いて形成した導電性薄膜を、公知のフォトリソグラフ法やリフトオフ法等を用いて配置する方法；アルミニウムや銅等の金属箔上に熱転写やインクジェット等によるレジストを用いてエッチングする方法；などがある。
　＜ゲート絶縁膜＞
　本実施形態に用いられるゲート絶縁膜３の材料は、絶縁性を有する種々の化合物であれば、特に限定されない。例えば、無機化合物、無機酸化化合物、有機化合物等を挙げることができる。上記無機化合物としては、例えば、窒化ケイ素、窒化アルミニウム等を挙げることができる。また、上記無機酸化化合物としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ等を挙げることができる。また、上記有機化合物としては、例えば、ポリイミド、ポリアミド、ポリエステル、エポキシ樹脂等のポリマー；これらを組み合わせた共有重合体；などを挙げることができる。
　ゲート絶縁膜３の配置方法としては、上記材料を原料として、例えば、真空蒸着法、ＣＶＤ法、スパッタリング法、印刷、インクジェット等のパターニングによる方法などを挙げることができる。
　＜微結晶シリコン膜＞
　本実施形態に用いられる微結晶シリコン膜は、半導体層として機能するものである。本明細書において、微結晶シリコン膜とは、結晶粒径が２ｎｍ～１００ｎｍの微結晶シリコンを成膜した膜であり、部分的にアモルファス成分が含有されていてもよい。
　　《ボロンの濃度》
　本実施形態におけるＴＦＴ１０は、微結晶シリコン膜４中のボロンの濃度が、５．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下であり、好ましくは４．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下である。
　一方、微結晶シリコン膜４中のボロンの濃度が低いほど、微結晶シリコンＴＦＴ１０の特性に与える影響が少なくなるため、好ましい。
　ここで、濃度の数値において、例えば、「Ｅ１６」は「１０１６」を意味しており、「Ｅ１７」は「１０１７」を意味している。
　本実施形態に用いられる微結晶シリコン膜４は、ＣＶＤ（Chemical Vapor Deposition、化学蒸着法）、熱酸化法等の、従来公知の成膜技術を用いて形成する。例えば、本実施形態に用いられる微結晶シリコン膜４は、高密度プラズマＣＶＤを用いて形成する。この高密度プラズマＣＶＤは、表面波プラズマ方式、ＩＣＰ（誘導結合プラズマ、Inductively Coupled Plasma）方式、またはＥＣＲ（電子サイクロトロン共鳴、Electron Cyclotron Resonance）方式等にて行われることが望ましい。すなわち、微結晶シリコン膜４の成膜には、結晶化を促進させるため、高密度プラズマ装置を使用することが効率的であり、高密度プラズマ源として、ＩＣＰ、マイクロ波等がある。一般的に、高密度プラズマ源が、ＩＣＰ、マイクロ波等の場合には、ＩＣＰのアンテナ、マイクロ波の電極等が用いられている。
　＜Ｎ＋シリコン膜＞
　本実施形態に用いられるＮ＋シリコン膜５としては、特に限定されないが、例えば、アモルファスＮ＋シリコン膜等が挙げられる。「アモルファスシリコン」とは、結晶質でないシリコン、すなわちシリコン原子の配列に規則性がなく無定形なものをいう。
　本実施形態に用いられるＮ＋シリコン膜５は、ＣＶＤ、熱酸化法等の、従来公知の成膜技術を用いて形成する。
　＜エッチストッパ膜＞
　本実施形態に用いられるエッチストッパ膜６としては、特に限定されないが、例えば、窒化ケイ素（ＳｉＮｘ）膜等が挙げられる。
　本実施形態に用いられるエッチストッパ膜６は、ＣＶＤ、熱酸化法等の、従来公知の成膜技術を用いて形成する。
　＜その他の部材＞
　本実施形態におけるＴＦＴ１０は、基板１、ゲート電極２、ゲート絶縁膜３、微結晶シリコン膜４、Ｎ＋シリコン膜５、エッチストッパ膜６、ドレイン電極７およびソース電極８以外の他の部材を備えていてもよい。
　＜ＴＦＴ（半導体装置）の物性＞
　　《Ｎ型》
　本実施形態におけるＴＦＴ１０は、Ｎ型である。ここで、Ｎ型のＴＦＴとは、電子輸送のＴＦＴのことをいう。
　　《電子移動度》
　本実施形態におけるＴＦＴ１０は、電子移動度が、１．０ｃｍ２／Ｖｓｅｃ以上であり、好ましくは１．１ｃｍ２／Ｖｓｅｃ以上である。
　ここで、ＴＦＴ１０の駆動とは、キャリア（電子または正孔）の移動をゲート電圧によってスイッチング（ｏｎ／ｏｆｆ）することをいう。また、駆動可能であるとは、封止材を必要とせずにキャリア移動をスイッチングできることをいう。キャリア移動度が大きい場合には、ＴＦＴ１０のオン（ｏｎ）時の電流が大きいといえる。
　本実施形態の半導体装置は、高い移動度（電子移動度）を有しているものである。本実施形態において、電子移動度は、飽和したソース・ドレイン電流値Ｉｄ（Ａ）、ゲート電位Ｖｇ（Ｖ）、しきい電位、チャネル長、チャネル幅、絶縁体の電気容量等を用いて、従来公知の式から求めることができる。
　（ＩＩ）本実施形態における半導体装置の製造方法
　本実施形態における半導体装置の製造方法は、上記半導体装置を製造する方法であって、クリーニング工程、および、引き続く、微結晶シリコン膜成膜工程を含み、上記クリーニング工程において、フッ素系ガスではなく、アルゴンガスが用いられる方法である。また、本実施形態における半導体装置の製造方法は、上記クリーニング工程において、フッ素を含むガスがさらに用いられ、フッ素を含むガスを用いるクリーニングの後に、アルゴンガスを用いるクリーニングが行われることが好ましい。また、本実施形態における半導体装置の製造方法は、上記アルゴンガス中におけるアルゴンの量に対する、上記フッ素を含むガス中におけるフッ素の量の比が、０．１０～０．７５であることが好ましく、０．１０～０．３０であることがより好ましい。ここで、アルゴンの量とはアルゴンの体積を意味し、フッ素の量とはフッ素の体積を意味することとする。
　本実施形態における半導体装置の製造方法は、例えば、（１）ゲート電極２成膜・パターン形成工程、（２）ゲート絶縁膜３成膜・パターン形成工程、（３）微結晶シリコン膜４成膜前のクリーニング・シーズニング工程、（４）微結晶シリコン膜４成膜工程、（５）エッチストッパ（ＥＳ）膜６成膜・パターン形成工程、（６）Ｎ＋シリコン膜５成膜工程、（７）シリコン層パターニング工程、（８）ソース電極８・ドレイン電極７成膜・パターン形成工程、（９）パッシベーション膜成膜・パターン形成工程、を含んでいる。なお、上記（１）～（９）の全ての工程を含んでいなくても本実施形態に含まれる。
　＜クリーニング工程およびシーズニング工程＞
　本実施形態における半導体装置の製造方法のクリーニング工程にて行われるクリーニングは、チャンバー内壁に付着した不要な膜を除去するためのプロセスである。また、本実施形態における半導体装置の製造方法のシーズニング工程にて行われるシーズニングは、汚染物質を抑制して、プロセスを安定化させるためのプロセスである。また、これらのプロセスは、成膜時に、パーティクルの発生を抑制する効果もある。
　なお、本実施形態におけるクリーニング工程およびシーズニング工程は、微結晶シリコン膜４成膜前に行われるが、クリーニング工程およびシーズニング工程と、微結晶シリコン膜４成膜工程との間に、他の工程が含まれていても、本実施形態に含まれる。
　本実施形態におけるクリーニング工程では、アルゴンガスを用いること以外は、従来公知のクリーニング技術を用いてクリーニングを行う。
　また、本実施形態におけるクリーニング工程では、フッ素を含むガスがさらに用いられ、フッ素を含むガスを用いるクリーニングの後に、アルゴンガスを用いるクリーニングが行われることが好ましい。
　本実施形態におけるシーズニング工程では、上記の微結晶シリコン膜４の成膜条件等でシーズニングを行う。
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　以下に、本発明の半導体装置およびその製造方法について、実施例を用いてより具体的に説明する。以下の実施例では、半導体装置として微結晶シリコンＴＦＴ（薄膜トランジスタ）を例に挙げて説明する。ただし、本発明の半導体装置およびその製造方法は、以下の実施例にのみ限定されるものではない。
　以下の実施例では、実施例１として、ＣＶＤチャンバー内のクリーニング工程においてアルゴンガスを用いた。また、実施例２および３として、ＣＶＤチャンバー内のクリーニング工程を２回に分けて実施し、初めにフッ素系ガス（フッ素を含むガス）を用いた後、次に実施例１と同じアルゴンガスを用いた。一方、比較例１として、ＣＶＤチャンバー内のクリーニング工程においてフッ素系ガスを用いた。実施例１～３および比較例１の詳細は、後述する。
　〔微結晶シリコンＴＦＴの製造工程〕
　実施例１～３および比較例１のＴＦＴサンプルとして、ボトムゲート・エッチストッパ（ＥＳ）構造のＴＦＴを用いた。
　当該サンプルについて、工程フローの概略を、図２を参照して以下に説明する。なお、図２の（ａ）～（ｈ）は、本実施例における半導体装置の製造方法の工程フローを示す断面図である。
　初めに、５インチ角サイズのガラス基板１上に、ゲート電極２として、Ｔｉ膜を１００ｎｍ成膜し、Ｔｉ膜でゲート電極をパターン形成した（図２の（ａ））。
　次に、ゲート絶縁膜３として、平行平板ＣＶＤ装置によって、ＳｉＮｘ膜を４１０ｎｍ成膜し、パターン形成した（図２の（ｂ））。
　次に、半導体層として、微結晶シリコン膜４を５０ｎｍ成膜した（図２の（ｄ））。微結晶シリコン膜４の成膜条件は、マイクロ波（表面波）プラズマ方式のマイクロ波励起高密度プラズマＣＶＤ装置を使用し、マイクロ波：９１５ＭＨｚ、パワー：３．２Ｗ／ｃｍ２（投入パワー：４．０ｋＷ）、圧力：２０ｍＴ、ＳｉＨ４流量：１２ｓｃｃｍ（ｓｔａｎｄａｒｄ　ｃｃ／ｍｉｎ（１ａｔｍ、０℃あるいは２５℃でのｃｃ／ｍｉｎ））、Ａｒ流量：２５２ｓｃｃｍ、Ｇａｐ：１５０ｍｍ、基板温度設定：２５０℃とした。その結果、結晶粒径が、２ｎｍ～１００ｎｍの微結晶シリコン膜４が成膜された。なお、微結晶シリコン膜４の成膜前に、チャンバー内にてクリーニングおよびシーズニングの工程を実施したが（図２の（ｃ））、詳細については後述する。
　次に、エッチストッパ（ＥＳ）膜６として、平行平板ＣＶＤ装置によって、ＳｉＮｘ膜を１５０ｎｍ成膜し、ＳｉＮｘ膜でエッチストッパ（ＥＳ）膜６をパターン形成した（図２の（ｅ））。
　次に、Ｎ＋シリコン膜５として、平行平板ＣＶＤ装置によって、アモルファスＮ＋シリコン膜５を５０ｎｍ成膜した（図２の（ｆ））。
　次に、微結晶シリコン膜４およびＮ＋シリコン膜５をパターン形成した（図２の（ｇ））。
　次に、ソース電極８およびドレイン電極７として、スパッタ装置によって、Ｔｉ膜を１００ｎｍ成膜し、ソース電極８およびドレイン電極７をパターン形成した（図２の（ｈ））。
　次に、パッシベーション膜として、平行平板ＣＶＤ装置によって、ＳｉＮｘ膜を２６５ｎｍ成膜し、ＳｉＮｘ膜でパッシベーション膜をパターン形成し、ＴＦＴ１０を封止した（図示しない）。
　次に、窒素雰囲気中にてＴＦＴ１０を２００℃で１時間加熱処理した。このようにして、微結晶シリコンＴＦＴ１０の製造を完了した。このＴＦＴ１０のサイズは、Ｌ／Ｗ＝１２／２０ミクロンであった。また、このＴＦＴ１０の移動度は、Ｖｄｓ電圧が１０Ｖの飽和領域にて測定を行った。
　〔クリーニング工程およびシーズニング工程〕
　本実施例におけるＴＦＴの製造にて用いたガラス基板は、一般的に使用されている無アルカリガラス基板であり、ボロンを５％程度含有している。すなわち、ボロンが、化学式Ｂ２Ｏ３である酸化ホウ素として、ガラス基板に含まれている。
　本実施例のように、微結晶シリコン膜をマイクロ波励起高密度プラズマＣＶＤ装置で成膜した場合、高密度プラズマＣＶＤ装置はプラズマエネルギーが非常に大きいため、ガラス基板からＢ２Ｏ３が析出して、チャンバー内壁に溜まっていく現象が発生した。このＢ２Ｏ３は、従来のチャンバー内クリーニングにおけるフッ素系ガスと容易に反応し、揮発性が高いＢＦ３として、チャンバー全体に広がる。その反応の化学式は、「２Ｂ２Ｏ３＋１２Ｆ→４ＢＦ３↑＋３Ｏ３」であり、ＢＦ３の沸点は、－１００．３℃である。このようなメカニズムの結果として、微結晶シリコン膜中にボロン元素が大量に取り込まれる現象が観察された。
　本実施例におけるＴＦＴの製造工程では、マイクロ波励起高密度プラズマＣＶＤ装置を用いた微結晶シリコン膜の成膜前に、チャンバー内のクリーニングおよびシーズニングを実施した。これらのプロセスは、プラズマＣＶＤ装置等の成膜装置を用いて、基板上に、半導体デバイスを構成する膜の成膜を行う際の一般的な目的によるものである。クリーニングは、チャンバー内壁に付着した不要な膜を除去するためのプロセスである。また、シーズニングは、汚染物質を抑制して、プロセスを安定化させるために必要不可欠なプロセスである。また、これらのプロセスは、成膜時に、パーティクルの発生を抑制する効果もある。
　〔実施例１〕
　実施例１のＴＦＴサンプルについて、上記工程フロー中の、微結晶シリコン膜４成膜前のクリーニング工程およびシーズニング工程は、以下の条件にて行った。
　実施例１のクリーニングは、マイクロ波：９１５ＭＨｚ、パワー：０．８Ｗ／ｃｍ２（投入パワー：１．０ｋＷ）、圧力：４００ｍＴ、Ａｒ流量：１０００ｓｃｃｍ、Ｇａｐ：２００ｍｍで実施した。また、実施例１のシーズニングは、上記の微結晶シリコン膜の成膜条件で実施した。なお、実施例１において、次工程の微結晶シリコン膜成膜の際、パーティクルの発生が見られた。
　なお、クリーニング工程によって、チャンバー内の残留膜等が完全に除去されない状況では、それらが、意図する微結晶シリコン膜の膜構造に寄与しないため、微結晶シリコン膜成膜の際、基板上に積層されないパーティクル発生要因となる。
　〔実施例２〕
　実施例２のＴＦＴサンプルについて、上記工程フロー中の、微結晶シリコン膜４成膜前のクリーニング工程およびシーズニング工程は、以下の条件にて行った。
　実施例２のクリーニングは、初めに、マイクロ波：９１５ＭＨｚ、パワー：０．８Ｗ／ｃｍ２（投入パワー：１．０ｋＷ）、圧力：１５００ｍＴ、ＮＦ３流量：１０００ｓｃｃｍ、Ａｒ流量：１６７ｓｃｃｍ、Ｇａｐ：２００ｍｍで実施し、次に、マイクロ波：９１５ＭＨｚ、パワー：０．８Ｗ／ｃｍ２（投入パワー：１．０ｋＷ）、圧力：４００ｍＴ、Ａｒ流量：１０００ｓｃｃｍ、Ｇａｐ：２００ｍｍで実施した。実施例２のシーズニングは、上記の微結晶シリコン膜の成膜条件で実施した。なお、実施例２において、次工程の微結晶シリコン膜成膜の際、パーティクルの発生はなかった。
　上記工程において、ＮＦ３を流量１０００ｓｃｃｍで、上記Ａｒを流量１６７ｓｃｃｍで流出させ、その後上記Ａｒを流量１０００ｓｃｃｍで流出させているが、これらの気体の流出時間は何れも等しい。
　〔実施例３〕
　実施例３のＴＦＴサンプルについて、上記工程フロー中の、微結晶シリコン膜４成膜前のクリーニング工程およびシーズニング工程は、以下の条件にて行った。
　実施例３のクリーニングは、初めに、マイクロ波：９１５ＭＨｚ、パワー：０．８Ｗ／ｃｍ２（投入パワー：１．０ｋＷ）、圧力：１５００ｍＴ、ＮＦ３流量：７００ｓｃｃｍ、Ａｒ流量：１６７ｓｃｃｍ、Ｇａｐ：２００ｍｍで実施し、次に、マイクロ波：９１５ＭＨｚ、パワー：０．８Ｗ／ｃｍ２（投入パワー：１．０ｋＷ）、圧力：４００ｍＴ、Ａｒ流量：１０００ｓｃｃｍ、Ｇａｐ：２００ｍｍで実施した。実施例３では、実施例２から、ＮＦ３流量のみを減少させた。実施例３のシーズニングは、上記の微結晶シリコン膜の成膜条件で実施した。なお、実施例３において、次工程の微結晶シリコン膜成膜の際、パーティクルの発生はなかった。
　上記工程において、ＮＦ３を流量７００ｓｃｃｍで、上記Ａｒを流量１６７ｓｃｃｍで流出させ、その後上記Ａｒを流量１０００ｓｃｃｍで流出させているが、これらの気体の流出時間は何れも等しい。
　〔比較例１〕
　比較例１のＴＦＴサンプルについて、上記工程フロー中の、微結晶シリコン膜４成膜前のクリーニング工程およびシーズニング工程は、以下の条件にて行った。
　比較例１のクリーニングは、マイクロ波：９１５ＭＨｚ、パワー：０．８Ｗ／ｃｍ２（投入パワー：１．０ｋＷ）、圧力：１５００ｍＴ、ＮＦ３流量：１０００ｓｃｃｍ、Ａｒ流量：１６７ｓｃｃｍ、Ｇａｐ：２００ｍｍで実施した。比較例１のシーズニングは、上記の微結晶シリコン膜の成膜条件で実施した。なお、比較例１において、次工程の微結晶シリコン膜成膜の際、パーティクルの発生はなかった。
　〔実施例のまとめ〕
　実施例１～３において、従来例（比較例１）に対して、微結晶シリコン膜中のボロン濃度が変化した。また、微結晶シリコン膜中のボロン濃度とＴＦＴ（電子）移動度とに相関関係が見られた。
　具体的には、実施例１～３および比較例１の微結晶シリコンＴＦＴにおける微結晶シリコン膜の各膜質を、ＳＩＭＳ（Secondary Ion Mass Spectrometry）分析し、膜中のボロン濃度を調べた。比較例１の微結晶シリコン膜中のボロン濃度は、８．０×Ｅ１７［ａｔｏｍｓ／ｃｃ］であった。これに対して、実施例１の微結晶シリコン膜中のボロン濃度は、４．０×Ｅ１６［ａｔｏｍｓ／ｃｃ］であった。また、実施例２の微結晶シリコン膜中のボロン濃度は、５．０×Ｅ１６［ａｔｏｍｓ］／ｃｃであった。また、実施例３の微結晶シリコン膜中のボロン濃度は、４．０×Ｅ１６［ａｔｏｍｓ／ｃｃ］であった。
　なお、図３の（ａ）は、本発明の一実施例（実施例２）における微結晶シリコン膜中のボロン濃度を示すグラフであり、図３の（ｂ）は、従来（比較例１）の微結晶シリコン膜中のボロン濃度を示すグラフである。
　次に、実施例１～３および比較例１の微結晶シリコンＴＦＴの電子移動度を測定した。このＴＦＴサイズは、Ｌ／Ｗ＝１２／２０ミクロンであった。電子移動度は、Ｖｄｓ電圧が１０Ｖの飽和領域にて測定した。微結晶シリコンＴＦＴの電子移動度は各々、比較例１が、０．４［ｃｍ２／Ｖｓｅｃ］であり、実施例１が、１．１［ｃｍ２／Ｖｓｅｃ］であり、実施例２が、１．０［ｃｍ２／Ｖｓｅｃ］であり、実施例３が、１．１［ｃｍ２／Ｖｓｅｃ］であった。
　なお、図４～６は、実施例１～３および比較例１の各ＴＦＴのＶｇ－Ｉｄカーブ（測定条件　ＴＦＴサイズ：Ｌ／Ｗ＝１２／２０ミクロン、Ｖｄｓ電圧：１０Ｖ）を示しており、図４の（ａ）は、本発明の一実施例（実施例１）におけるＴＦＴ特性を示すグラフであり、図５の（ａ）は、本発明の一実施例（実施例２）におけるＴＦＴ特性を示すグラフであり、図６の（ａ）は、本発明の一実施例（実施例３）におけるＴＦＴ特性を示すグラフである。また、図４の（ｂ）、図５の（ｂ）および図６の（ｂ）は、いずれも従来例（比較例１）におけるＴＦＴ特性を示すグラフである。
　このように、実施例２および実施例３において、微結晶シリコン膜中のボロン濃度の低減、ＴＦＴ移動度の向上、およびパーティクル発生の抑制を実現できた。なお、実施例１においては、微結晶シリコン膜中のボロン濃度の低減およびＴＦＴ移動度の向上は実現できたが、微結晶シリコン膜成膜の際にパーティクルが発生した。
　本実施例の微結晶シリコンＴＦＴを用いると、従来のアモルファスシリコンＴＦＴに比べて、電子移動度が高くなる。このＴＦＴ特性の向上によって、液晶パネルの開口率の向上や、それに伴う液晶パネルの消費電力の低減が実現できる。また、本実施例の微結晶シリコンＴＦＴを用いると、従来のアモルファスシリコンＴＦＴに比べて、液晶パネルの高精細化、ハイフレームレート化等が実現可能となる。
　さらに、本実施例の微結晶シリコンＴＦＴを用いると、ゲートドライバーがモノリシック化できる。また、本実施例の微結晶シリコンＴＦＴでは、ゲートバイアスストレスによる閾値電圧シフトが、従来のアモルファスシリコンＴＦＴに比べて、高温下でも小さくなり、液晶パネルの信頼性が向上する。
　本実施例の結果のまとめを表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、実施例１によれば、ＴＦＴ移動度を上昇させることができるという結果になった。また、実施例２によれば、ＴＦＴ移動度を上昇させることができ、かつパーティクルの発生を抑制することができるという結果になった。また、実施例３によれば、実施例２と比較してＴＦＴ移動度をより一層上昇させることができるという結果になった。
　また、本発明の半導体装置は、電子移動度が、１．０ｃｍ２／Ｖｓｅｃ以上である。これにより、本発明の半導体装置は、安定的に作動させることができる。
　また、本発明の半導体装置の製造方法は、上記クリーニング工程において、フッ素を含むガスがさらに用いられ、フッ素を含むガスを用いるクリーニングの後に、アルゴンガスを用いるクリーニングが行われることが好ましい。
　これにより、本発明の半導体装置の製造方法は、フッ素を含むガスがパーティクルの発生を抑制することができる。
　また、本発明の半導体装置の製造方法は、上記アルゴンガス中におけるアルゴンの量に対する、上記フッ素を含むガス中におけるフッ素の量の比が、０．１０～０．７５であることが好ましい。
　これにより、本発明の半導体装置の製造方法は、パーティクルを発生させず、かつ電子移動度を上昇させることができる。
　また、本発明の半導体装置の製造方法は、上記アルゴンガス中におけるアルゴンの量に対する、上記フッ素を含むガス中におけるフッ素の量の比が、０．１０～０．３０であることがより好ましい。
　これにより、本発明の半導体装置の製造方法は、パーティクルを発生させず、かつ電子移動度をより一層上昇させることができる。
　また、本発明の半導体装置の製造方法は、上記アルゴンガス中におけるアルゴンの体積に対する、上記フッ素を含むガス中におけるフッ化物の体積の比が、０．１０～０．７５であることが好ましい。
　これにより、本発明の半導体装置の製造方法は、パーティクルを発生させず、かつ電子移動度を上昇させることができる。
　本発明は、ＴＦＴ、トランジスタ、ダイオード、コンデンサ、薄膜光電変換素子、色素増感太陽電池等に適用することができるため、広範囲な電気電子機械産業に利用することができる。
　１　　基板
　２　　ゲート電極
　３　　ゲート絶縁膜
　４　　微結晶シリコン膜
　５　　Ｎ＋シリコン膜
　６　　エッチストッパ膜
　７　　ドレイン電極
　８　　ソース電極
　１０　ＴＦＴ（薄膜トランジスタ、半導体装置）

Claims (7)

  1. 　微結晶シリコン膜を有しているＮ型の半導体装置であって、
    　前記微結晶シリコン膜中のボロンの濃度が、５．０×Ｅ１６（ａｔｏｍｓ／ｃｃ）以下であることを特徴とする半導体装置。
  2. 　電子移動度が、１．０ｃｍ２／Ｖｓｅｃ以上であることを特徴とする請求項１に記載の半導体装置。
  3. 　請求項１または２に記載の半導体装置を製造する方法であって、
    　クリーニング工程、および、引き続く、微結晶シリコン膜成膜工程を含み、
    　前記クリーニング工程において、アルゴンガスが用いられることを特徴とする半導体装置の製造方法。
  4. 　前記クリーニング工程において、フッ素を含むガスがさらに用いられ、
    　フッ素を含むガスを用いるクリーニングの後に、アルゴンガスを用いるクリーニングが行われることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 　前記アルゴンガス中におけるアルゴンの量に対する、前記フッ素を含むガス中におけるフッ素の量の比が、０．１０～０．７５であることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 　前記アルゴンガス中におけるアルゴンの量に対する、前記フッ素を含むガス中におけるフッ素の量の比が、０．１０～０．３０であることを特徴とする請求項４または５に記載の半導体装置の製造方法。
  7. 　前記アルゴンガス中におけるアルゴンの体積に対する、前記フッ素を含むガス中におけるフッ化物の体積の比が、０．１０～０．７５であることを特徴とする請求項４に記載の半導体装置の製造方法。
PCT/JP2011/078862 2010-12-21 2011-12-14 半導体装置およびその製造方法 WO2012086481A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010284503 2010-12-21
JP2010-284503 2010-12-21

Publications (1)

Publication Number Publication Date
WO2012086481A1 true WO2012086481A1 (ja) 2012-06-28

Family

ID=46313757

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/078862 WO2012086481A1 (ja) 2010-12-21 2011-12-14 半導体装置およびその製造方法

Country Status (1)

Country Link
WO (1) WO2012086481A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000208777A (ja) * 1998-11-02 2000-07-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002141510A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
JP2009071288A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009158947A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 微結晶半導体膜、当該微結晶半導体膜を有する薄膜トランジスタ、及び光電変換装置の作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000208777A (ja) * 1998-11-02 2000-07-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002141510A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
JP2009071288A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009158947A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd 微結晶半導体膜、当該微結晶半導体膜を有する薄膜トランジスタ、及び光電変換装置の作製方法

Similar Documents

Publication Publication Date Title
US7691715B2 (en) Method of fabricating oxide semiconductor device
US8735229B2 (en) Method of manufacturing ZnO-based thin film transistor
JP5116896B2 (ja) 半導体装置及びその作製方法
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
JP5808589B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
JP5347228B2 (ja) 電界効果トランジスタ
US20160329255A1 (en) Semiconductor device, measurement apparatus, and measurement method of relative permittivity
JP6023994B2 (ja) 薄膜デバイス及びその製造方法
KR101880422B1 (ko) 미결정 반도체막의 제작 방법, 및 반도체 장치의 제작 방법
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
KR102212999B1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
KR20110132808A (ko) 실리콘층의 결정화 방법 및 상기 결정화 방법을 이용한 박막 트랜지스터의 형성방법
US20160359047A1 (en) Thin film transistor, array substrate and method of manufacturing the same
WO2012086481A1 (ja) 半導体装置およびその製造方法
Thomasson et al. High mobility tri-layer a-Si: H thin-film transistors with ultrathin active layer
Cheng et al. Nano-Crystalline Silicon-Based Bottom Gate Thin-Film Transistor Grown by LTPECVD With Hydrogen-Free He Diluted ${\hbox {SiH}} _ {4} $
WO2021134422A1 (zh) 一种薄膜晶体管的制作方法
Lee et al. Liquid-phase-deposited SiO2 on AlGaAs and its application
US10748759B2 (en) Methods for improved silicon nitride passivation films
CN116744758A (zh) 一种降低有机场效应晶体管接触电阻的方法
CN112088432A (zh) 含有氧化物半导体层的薄膜晶体管
KR20170080506A (ko) 박막 트랜지스터 및 그의 제조방법
Lee et al. Poly-Si Thin Fim Transistor with Multiple Nanowire Channels Prepared by Excimer Laser Annealing
Juang et al. The formation of polycrystalline-Si thin-film transistors with a thinned channel layer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11852116

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11852116

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP