JP5961391B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5961391B2
JP5961391B2 JP2012011612A JP2012011612A JP5961391B2 JP 5961391 B2 JP5961391 B2 JP 5961391B2 JP 2012011612 A JP2012011612 A JP 2012011612A JP 2012011612 A JP2012011612 A JP 2012011612A JP 5961391 B2 JP5961391 B2 JP 5961391B2
Authority
JP
Japan
Prior art keywords
gas
semiconductor
film
semiconductor film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012011612A
Other languages
English (en)
Other versions
JP2012169601A (ja
Inventor
慎也 笹川
慎也 笹川
寛士 藤木
寛士 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012011612A priority Critical patent/JP5961391B2/ja
Publication of JP2012169601A publication Critical patent/JP2012169601A/ja
Application granted granted Critical
Publication of JP5961391B2 publication Critical patent/JP5961391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置の作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えばトランジスタ(薄膜トランジスタなど)が挙げられる。液晶表示装置などの表示装置も半導体装置に含まれる。
近年、半導体装置は、人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタは、基板上に薄膜を形成し、該薄膜をエッチングなどにより所望の形状に加工することで作製される。このような薄膜素子の作製方法は、例えば、液晶表示装置(例えば、液晶テレビ)に適用されている。
従来の液晶テレビの薄膜トランジスタには、半導体膜として非晶質シリコン膜が用いられることが多い。これは、非晶質シリコン膜により形成された薄膜トランジスタが、比較的作りやすい構造とされているからである。
しかしながら、昨今の動画事情(例えば、3D映画鑑賞や3Dスポーツ観戦など)から、非晶質シリコン膜を用いた液晶テレビでは、動画の鮮明さを表現する事が困難になり、高速に応答する薄膜トランジスタの開発が進められている。そのため、キャリア移動度の高い微結晶シリコン膜の開発が進められている。微結晶シリコン膜を用いた薄膜トランジスタが開示されている先行技術文献として、例えば、特許文献1が挙げられる。
薄膜トランジスタの電気的特性は、チャネル形成領域が形成される半導体層の、チャネル形成領域と逆側の部分(以下、「バックチャネル部」と記す。)の状態に大きく左右される。例えば、特許文献1では、微結晶シリコン膜上に非晶質シリコン膜が設けられたチャネルエッチ型薄膜トランジスタのバックチャネル部を形成した後にレジストマスクを除去し、その後更にバックチャネル部をエッチングすることでオフ電流を小さくする薄膜トランジスタの作製方法が開示されている。
特開2009−081422号公報
本発明の一態様は、バックチャネル部の形成を工夫することで、電気的特性を改善した(特に、オフ電流を小さくした)半導体装置の作製方法を提供することを課題とする。
本発明の一態様は、基板上に設けられたチャネルエッチ型の薄膜トランジスタの作製に際して、ゲート絶縁層上に半導体層を形成し、該半導体層上に導電膜を形成し、該導電膜上にエッチングマスクを形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス(例えば、臭化水素(HBr)ガス及び4フッ化メタン(CF)ガスの一方または双方)を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記エッチングマスクを除去する半導体装置の作製方法である。すなわち、導電膜の加工から半導体エッチング用のガスを用いるエッチングまでを同一チャンバー内で連続して行い、半導体エッチング用のガスで行うエッチングはエッチングマスクを除去する前に行うため、バックチャネル部が、エッチングマスクの除去に用いる剥離液などに曝露することを防止することができる。
本発明の一態様は、基板上のゲート電極層を覆って設けられたゲート絶縁層上に半導体膜を形成し、前記半導体膜上に第1のエッチングマスクを位置選択的に形成し、前記第1のエッチングマスクと重畳していない部分の前記半導体膜を除去して島状に加工することで半導体層を形成し、前記第1のエッチングマスクを除去し、前記半導体層上に導電膜を形成し、前記導電膜上に第2のエッチングマスクを位置選択的に形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス(例えば、臭化水素(HBr)ガスまたは4フッ化メタン(CF)ガス)を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記第2のエッチングマスクを除去する半導体装置の作製方法である。
本発明の一態様は、基板上のゲート電極層を覆って設けられたゲート絶縁層上に結晶性半導体膜を形成し、前記結晶性半導体膜上に非晶質半導体膜を形成し、前記非晶質半導体膜上に不純物半導体膜を形成し、前記不純物半導体膜上に第1のエッチングマスクを位置選択的に形成し、前記第1のエッチングマスクと重畳していない部分の前記結晶性半導体膜、前記非晶質半導体膜及び前記不純物半導体膜を除去して島状に加工することで薄膜積層体を形成し、前記第1のエッチングマスクを除去し、前記薄膜積層体上に導電膜を形成し、前記導電膜上に第2のエッチングマスクを位置選択的に形成し、前記基板を反応室に搬入し、前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極層を形成し、前記反応室に半導体エッチング用のガス(例えば、臭化水素(HBr)ガスまたは4フッ化メタン(CF)ガス)を導入し、前記反応室で半導体エッチング用の前記ガスを用いてエッチングを行い、前記基板を前記反応室から搬出し、その後前記第2のエッチングマスクを除去する半導体装置の作製方法である。
前記構成の半導体装置の作製方法において、前記反応室に導入する半導体エッチング用の前記ガスは、臭化水素ガス及び4フッ化メタンガスの混合ガスであることが好ましい。前記混合ガスには、さらに、酸素ガスが含まれていてもよい。
前記構成の半導体装置の作製方法において、前記第2のエッチングマスクの除去後に保護絶縁層を形成し、前記ソース電極と前記ドレイン電極の間に重畳する前記保護絶縁層上にバックゲート電極を形成することでデュアルゲート型の半導体装置を作製することができる。
前記構成の半導体装置の作製方法において、前記第2のエッチングマスクを除去する直前に、酸素プラズマ処理を行うことが好ましい。
前記構成の半導体装置の作製方法において、前記第2のエッチングマスクを除去した直後に、水素ガスと酸素ガスの混合ガスを用いてプラズマ処理を行うことが好ましい。
前記構成の半導体装置の作製方法において、前記結晶性半導体膜は、微結晶半導体膜であることが好ましい。
前記構成の半導体装置の作製方法において、前記微結晶半導体膜は微結晶シリコン膜であり、前記非晶質半導体膜は非晶質シリコン膜であればよい。
なお、本明細書において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示しているが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよい。
なお、本明細書において、「膜」とは、CVD法(プラズマCVD法などを含む。)またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、「層」とは、「膜」が加工されたもの、または被形成面の全面に形成された状態で加工されないものをいう。ただし、「膜」と「層」を特に区別することなく用いることがあるものとする。
本発明の一態様によれば、オフ電流が小さい半導体装置を作製することができる。好ましくは半導体装置にバックゲート電極を設けてオン電流を向上させ、電界効果移動度を向上させることができる。まそして、導電膜の加工から半導体エッチング用のガスで行うエッチングまでを同一反応室(チャンバー)内で連続して行うため、半導体装置を簡略な工程で作製することができる。
本発明の一態様である半導体装置の作製方法を説明するフローチャート。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 実施例1における実施例のIds−Vgsカーブ。 実施例1における実施例のIds−Vgsカーブ。 実施例1における実施例のIds−Vgsカーブ。 実施例1における比較例のIds−Vgsカーブ。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置の作製方法について図1乃至図3を参照して説明する。
図1は、本実施の形態にて説明する本発明の一態様を説明するフローチャートを示す。
まず、ゲート電極層とゲート絶縁層の形成を行う(第1の工程102)。次に、ゲート絶縁層上に半導体膜の形成を行う(第2の工程104)。次に、半導体膜上に(位置選択的に)第1のエッチングマスクの形成を行う(第3の工程106)。次に、半導体膜を島状に加工して薄膜積層体(または半導体層)の形成を行う(第4の工程108)。次に、第1のエッチングマスクの除去を行う(第5の工程110)。次に、導電膜の形成を行う(第6の工程112)。次に、第2のエッチングマスクの形成を行う(第7の工程114)。次に、基板を反応室に搬入する(第8の工程116)。次に、導電膜を加工してソース電極及びドレイン電極層の形成を行う(第9の工程118)。次に、半導体エッチング用のガスを反応室に導入する(第10の工程120)。次に、半導体エッチング用のガスでエッチングを行う(第11の工程122)。次に、基板を反応室から搬出する(第12の工程124)。次に、第2のエッチングマスクの除去を行う(第13の工程126)。ここで、第8の工程116から第12の工程124までは、同一の反応室にて連続して行う(点線128)。
ここで、エッチングマスクとしては、レジストマスクを用いることが一般的であり、第13の工程126には、レジスト剥離液が用いられることが多い。第11の工程122により、エッチング加工された直後の活性なバックチャネルがレジスト剥離液に暴露されることを防止することができる。
なお、半導体膜は積層膜であることが好ましい。該積層膜では、ゲート絶縁層と接する側に半導体膜が設けられ、導電膜と接する側に不純物半導体膜が設けられているとよい。好ましくは、該積層膜では、ゲート絶縁層と接する側に結晶性半導体膜が設けられ、該結晶性半導体膜上に「非晶質半導体を含む膜」が設けられ、導電膜と接する側に不純物半導体膜が設けられているとよい。または、「非晶質半導体を含む膜」に代えて非晶質半導体膜が設けられていてもよい。
なお、本明細書において「非晶質半導体を含む膜」とは、大部分が非晶質である半導体膜をいう。「非晶質半導体を含む膜」は、好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法(CPM:Constant Photocurrent Method)やフォトルミネッセンス分光測定で測定されるUrbach端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端(移動度端)における準位のテイル(裾)の傾きが急峻である秩序性の高い半導体膜である。
なお、本発明の一態様である半導体装置の作製方法は、第8の工程116から第12の工程124までは、同一の反応室にて連続して行えば、図1に限定されるものではない。
図1を参照して説明した半導体装置の作製方法について、図2及び図3を参照して、より詳細に説明する。本実施の形態にて説明する本発明の一態様は、基板200上の第1の導電層202を覆って設けられた第1の絶縁層204上に第1の半導体膜206を形成し、第1の半導体膜206上に第2の半導体膜208を形成し、第2の半導体膜208上に不純物半導体膜210を形成し、不純物半導体膜210上に第1のエッチングマスク212を位置選択的に形成し、第1のエッチングマスク212と重畳していない部分の第1の半導体膜206、第2の半導体膜208及び不純物半導体膜210を除去して島状に加工することで薄膜積層体214を形成し、第1のエッチングマスク212を除去し、薄膜積層体214上に導電膜216を形成し、導電膜216上に第2のエッチングマスク218を位置選択的に形成し、基板200を反応室に搬入し、少なくとも導電膜216を加工して第2の導電層220を形成し、前記反応室に半導体エッチング用のガスを導入し、前記反応室で半導体エッチング用のガスを用いてエッチングを行い、基板200を前記反応室から搬出し、その後第2のエッチングマスク218を除去する半導体装置の作製方法である。
まず、基板200上に第1の導電層202を形成し、第1の導電層202を覆って第1の絶縁層204を形成する(図2(A))。なお、この工程は、図1における第1の工程102に相当する。
基板200は、絶縁性基板である。基板200として、例えば、ガラス基板、石英基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板200がガラス基板である場合には、第1世代(例えば、320mm×400mm)〜第10世代(例えば、2950mm×3400mm)のものを用いればよいが、これに限定されるものではない。
なお、基板200上に下地層が設けられていてもよい。
第1の導電層202は、例えば、スパッタリング法を用いて導電膜(例えば、金属膜または一導電型の不純物元素が添加された半導体膜など)を形成し、該導電膜上にエッチングマスクを位置選択的に形成してエッチングを行うことで形成すればよい。または、インクジェット法などを用いて位置選択的に形成してもよい。なお、第1の導電層202となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ti層によりAl層を挟持した3層の積層構造とすればよい。なお、第1の導電層202は、少なくとも走査線とゲート電極を構成するため、「ゲート電極層」と呼んでもよい。
第1の絶縁層204は、例えば、プラズマCVD法を用いて絶縁性材料(例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど)膜を形成すればよい。なお、第1の絶縁層204は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された2層の積層構造とする。なお、第1の絶縁層204は、少なくともゲート絶縁層を構成する。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)及び水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合に、組成範囲として酸素が5〜30原子%、窒素が20〜55原子%、シリコンが25〜35原子%、水素が10〜30原子%の範囲で含まれるものをいう。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、組成範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、シリコンが25〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を100原子%としたとき、窒素、酸素、シリコン及び水素の含有比率が前記範囲内に含まれるものとする。
次に、第1の絶縁層204上に第1の半導体膜206と、第2の半導体膜208と、不純物半導体膜210と、第1のエッチングマスク212と、を形成する(図2(B))。なお、この工程は、図1における第2の工程104及び第3の工程106に相当する。なお、第1の半導体膜206を形成する前に第1の絶縁層204に酸素を含むガスによりプラズマ処理を行うことが好ましい。ここで、酸素を含むガスとは、酸素ガスまたは一酸化二窒素ガスなどが含まれるガスが挙げられる。また、第1のエッチングマスク212は、レジスト材料により位置選択的に形成すればよい。
第1の半導体膜206は、大部分が結晶性である半導体膜である。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造(単結晶、多結晶を含む。)の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が2nm以上200nm以下、好ましくは10nm以上80nm以下、より好ましくは20nm以上50nm以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。そして、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。なお、結晶粒は双晶を有する場合もある。
微結晶半導体としては、例えば、微結晶シリコンを用いればよい。微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す520cm−1よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す520cm−1と非晶質シリコンを示す480cm−1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダングリングボンド)を終端するために、水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。さらに、He、Ar、KrまたはNeなどの希ガス元素を含ませて格子歪みを更に助長させると、安定性が増し良好な微結晶半導体が得られる。
なお、結晶性半導体膜に含まれる酸素及び窒素の濃度(二次イオン質量分析法による測定値)を低くし、好ましくは1×1018atoms/cm未満とすると、結晶性を高めることができる。
なお、結晶性半導体膜は、2段階または3段階の形成処理により形成することが好ましく、2段階の形成処理においては、例えば、第1段階では500Pa程度の圧力下で厚さ5nm程度の微結晶シリコン膜を形成し、第2段階では5000Pa程度の圧力下で所望の厚さの微結晶シリコン膜を形成するとよい。第2段階においては、第1段階よりもシランの流量比を小さくし、高希釈な条件とするとよい。3段階の形成処理は、第1段階では初期核を発生させ、第2段階では結晶核間の隙間(「鬆」と呼ばれる部分)を充填し、第3段階では結晶性を向上させるとよい。例えば、第1段階では1000Pa程度の圧力下で厚さ5nm程度の微結晶シリコン膜を形成し、第2段階では10000Pa程度の圧力下で厚さ25nm程度の微結晶シリコン膜を形成し、第3段階では導入する堆積ガスの流量を大小で交互に切り替えつつ堆積とエッチングを行うことで、結晶性の高い部分のみ成長させるとよい。
第2の半導体膜208は、バッファ層として機能し、大部分が非晶質である半導体膜である。好ましくは、前記「非晶質半導体を含む膜」である。
第2の半導体膜208には、ハロゲン及び窒素を含んでいてもよい。第2の半導体膜208に窒素が含まれる場合には、NH基またはNH基として含んでいてもよい。
なお、ここで、第1の半導体膜206と第2の半導体膜208の界面領域は、微結晶半導体領域と当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、第1の半導体膜206から錐形状に伸びた微結晶半導体領域と、第2の半導体膜208と同様の「非晶質半導体を含む膜」と、で構成される。
本発明の一態様である半導体装置においては、第2の半導体膜208によりバッファ層が設けられるため、トランジスタのオフ電流を小さくすることができる。また、前記界面領域において、錐形状に伸びた微結晶半導体領域を有するため、縦方向(厚さ方向)の抵抗、すなわち、第2の半導体膜208と、不純物半導体膜210により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、「非晶質半導体を含む膜」を適用することで従来の非晶質半導体を適用した場合よりも、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
なお、完成したトランジスタにおいて、第1の半導体膜206により形成される第1の半導体層が薄くなるとオン電流が低下し、第1の半導体膜206により形成される第1の半導体層が厚くなると、第1の半導体膜206により形成される第1の半導体層と後に形成される第2の導電層の接触面が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第1の半導体膜206を厚くし、更には後述するように、第1の半導体膜206により形成される第1の半導体層を含む薄膜積層体214の側壁に絶縁化処理を行うことが好ましい。
前記微結晶半導体領域は、第1の半導体膜206から第2の半導体膜208に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第1の半導体膜206から第2の半導体膜208に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
前記界面領域において、微結晶半導体領域が、第1の半導体膜206から第2の半導体膜208に向かって先端が細くなる錐形状に伸びた結晶粒である場合には、第1の半導体膜206側のほうが、第2の半導体膜208側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第1の半導体膜206の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス(例えば、シラン)に対する水素ガスの流量が小さく(すなわち、希釈率が低く)、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
なお、前記界面領域は、窒素、特にNH基またはNH基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にNH基またはNH基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはNH基またはNH基を1×1020atoms/cm乃至1×1021atoms/cmの濃度で含有させると、シリコン原子のダングリングボンド間を架橋しやすくなり、キャリアがより流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、前記界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
なお、前記界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥密度を低減させ、キャリアの移動を阻害する結合を低減させることができる。
不純物半導体膜210は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがn型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、PまたはAsを添加したシリコンが挙げられる。または、トランジスタがp型である場合には、一導電型を付与する不純物元素として、例えば、Bを添加することも可能であるが、トランジスタはn型とすることが好ましい。そのため、ここでは、一例として、Pを添加したシリコンを用いる。なお、不純物半導体膜210は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
不純物半導体膜210を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を1倍以上10倍未満、好ましくは1倍以上5倍以下とすればよい。不純物半導体膜210を結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を10倍以上2000倍以下、好ましくは50倍以上200倍以下とすればよい。
なお、第1の絶縁層204から不純物半導体膜210までは同一反応室(チャンバー)内で連続して形成することが好ましい。第1の絶縁層204から不純物半導体膜210までの各々の層間の界面に大気成分などが含まれてしまうことを防止するためである。
次に、第1のエッチングマスク212を用いて第1の半導体膜206と、第2の半導体膜208と、不純物半導体膜210と、をエッチングする。その後、第1のエッチングマスク212を除去することで、薄膜積層体214を得ることができる(図2(C))。なお、これらの工程は、それぞれ図1における第4の工程108及び第5の工程110に相当する。
なお、ここで、上述したように、薄膜積層体214の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第1の半導体層と第2の導電層(ソース電極及びドレイン電極層)が接するとオフ電流が増大してしまうことが多いからである。ここで絶縁化処理としては、薄膜積層体214の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体214の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板200の表面に垂直な方向にエッチングすることで、薄膜積層体214の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。なお、酸素プラズマは、酸素ガスにより発生させるプラズマに限定されず、酸素を含むガスにより発生させるプラズマであればよい。同様に、窒素プラズマは、窒素ガスにより発生させるプラズマに限定されず、窒素を含むガスにより発生させるプラズマであればよい。
次に、第1の絶縁層204及び薄膜積層体214上に導電膜216を形成する。導電膜216上には第2のエッチングマスク218を形成する(図2(D))。なお、これらの工程は、図1における第6の工程112及び第7の工程114に相当する。
導電膜216は、第1の導電層202と同様に、導電性材料(例えば、金属または一導電型の不純物元素が添加された半導体など)により形成すればよい。なお、導電膜216は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ti層によりAl層を挟持した3層の積層構造とする。
次に、基板200を反応室に搬入する。なお、この工程は、図1における第8の工程116に相当する。
次に、第2のエッチングマスク218を用いて導電膜216をエッチングすることで第2の導電層220を形成しつつ、薄膜積層体214のエッチングを行う(図3(A))。なお、この工程は、図1における第9の工程118に相当する。
なお、第2の導電層220は、少なくとも信号線、ソース電極及びドレイン電極を構成するため、「ソース電極及びドレイン電極層」と呼んでもよい。
ここで、導電膜216及び薄膜積層体214のエッチングには塩素系ガスを用いればよく、例えば、三塩化ホウ素ガスと塩素ガスの混合ガスを用いることが好ましい。ただし、これに限定されず、塩素ガスのみを用いてもよい。または、導電膜216をエッチングすることができる他のガスを用いてもよい。
なお、薄膜積層体214のエッチングによって第1の半導体層222を露出させることが好ましい。
次に、第9の工程118を行った反応室に半導体エッチング用のガスを導入し、半導体エッチング用のガスでエッチングを行う。なお、この工程は、図1における第10の工程120及び第11の工程122に相当する。
ここで、半導体エッチング用のガスとしては、HBrガス及びCFガスが挙げられるが、これらのうち少なくともいずれか一方を反応室に導入して半導体エッチング用のガスでエッチングを行えばよい。好ましくは、HBrガスとCFガスの混合ガスを用いる。
半導体エッチング用のガスでエッチングすることにより、第1の半導体層222のチャネル部が露出される。
次に、基板200を反応室から搬出する。なお、この工程は、図1における第12の工程124に相当する。
次に、第2のエッチングマスク218を除去する(図3(B))。第2のエッチングマスク218は、レジスト剥離液を用いて直接剥離してもよいが、好ましくは酸素プラズマ処理(アッシング)を行った後にレジスト剥離液を用いて剥離する。当該酸素プラズマ処理により、第2のエッチングマスク218は縮小される。なお、この工程は、図1における第13の工程126に相当する。
バックチャネル部が半導体エッチング用のガスでエッチングされると、第2のエッチングマスク218の除去に用いられるレジスト剥離液によるオフ電流の増大とキャリア移動度の低下を抑制することができる。
ただし、第2のエッチングマスク218を除去するに際して、酸素プラズマ処理(アッシング)のみを用いてもよい。
その後、第1の半導体層222は、HOプラズマに曝すとよい。または、HOプラズマに代えて、水素と酸素の混合ガスにより生じさせたプラズマを用いてもよい。
以上説明したように、トランジスタを作製することができる。このようなトランジスタは、表示装置の画素に用いる画素トランジスタに適用することができる。
その後、これらを覆って第2の絶縁層228を形成する。なお、第2の絶縁層228は、少なくとも第1の半導体層222の露出された部分を覆って形成する。その後、第2の絶縁層228に開口部230を形成する(図3(C))。
開口部230は、第2の絶縁層228上にエッチングマスクを形成してエッチングを行うことにより形成する。
次に、開口部230を介して第2の導電層220により形成されるソース電極及びドレイン電極の一方に電気的に接続されるように第3の導電層232を位置選択的に形成する。
第3の導電層232は、画素トランジスタに接続される画素電極を構成することから、透光性を有する材料により形成するとよい。第3の導電層232は、第2の絶縁層228上に導電膜を形成し、この導電膜上にエッチングマスクを形成してエッチングを行うことにより形成する。
第3の導電層232は、透光性を有する導電性高分子(導電性ポリマーともいう。)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した第3の導電層232は、シート抵抗が10000Ω/□以下であり、且つ波長550nmにおける透光率が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が0.1Ω・cm以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの2種以上の共重合体若しくはその誘導体などがあげられる。
第3の導電層232は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと記す。)、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
なお、図示していないが、第2の絶縁層228と第3の導電層232との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。
なお、本実施の形態の薄膜トランジスタは好ましい一形態であり、これに限定されるものではない。例えば、第1の半導体膜206は微結晶半導体膜でなくてもよいし、第2の半導体膜208には微小半導体結晶粒が含まれていなくてもよい。
以上説明したように、電気的特性が良好な(例えば、オフ電流が小さい)薄膜トランジスタを作製することができる。
(実施の形態2)
実施の形態1で説明した薄膜トランジスタには、チャネル形成領域と重畳して第3の導電層232が設けられており、これがバックゲート電極として機能する。本実施の形態では、薄膜トランジスタへのバックゲート電極の配し方について説明する。
図4(A)乃至(D)は、バックゲート電極が設けられた薄膜トランジスタの上面図を示す。なお、断面構造は、実施の形態1で説明したものと同様である。
まず、図4(A)に示すように、バックゲート308Aは、ゲート300Aと電気的に接続させることなく、独立に引き回して形成することができる。図4(A)に示すようにバックゲート308Aを配することで、バックゲート308Aに供給する電位と、ゲート300Aに供給する電位を制御し、各々の電位を独立したものとすることができる。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域が、第1の半導体層により構成されるチャネル形成領域のゲート側及びバックゲート側の双方に形成されるため薄膜トランジスタのオン電流を大きくすることができる。
なお、図4(A)に示すゲート300Aは、ゲート電極とゲート配線であり、実施の形態1における第1の導電層202により構成されるものである。
なお、図4(A)に示す配線302Aは、ソース電極とソース配線であり、実施の形態1における第2の導電層220により構成されるものである。
なお、図4(A)に示す電極304Aは、ドレイン電極であり、実施の形態1における第2の導電層220により構成されるものである。
なお、図4(A)に示す電極306Aは、画素電極であり、実施の形態1における第3の導電層232により構成されるものである。
なお、図4(A)に示すバックゲート308Aは、バックゲート電極とバックゲート配線であり、実施の形態1における第3の導電層232により構成されるものである。
なお、図4(A)に示す開口部310Aは、実施の形態1における開口部230に相当する。
または、図4(B)に示すように、バックゲートは、ゲートと電気的に接続させてもよい。図4(B)では、ゲート300Bとバックゲート308Bが、開口部312で電気的に接続されている。このため、ゲートの電位とバックゲートの電位は、ほぼ等しいものとなる。従って、図4(A)と同様に、キャリアが流れる領域が、第1の半導体層により構成されるチャネル形成領域のゲート側及びバックゲート側の双方に形成されるため薄膜トランジスタのオン電流を大きくすることができる。
なお、図4(B)に示すゲート300Bは、ゲート電極とゲート配線であり、実施の形態1における第1の導電層202により構成されるものである。
なお、図4(B)に示す配線302Bは、ソース電極とソース配線であり、実施の形態1における第2の導電層220により構成されるものである。
なお、図4(B)に示す電極304Bは、ドレイン電極であり、実施の形態1における第2の導電層220により構成されるものである。
なお、図4(B)に示す電極306Bは、画素電極であり、実施の形態1における第3の導電層232により構成されるものである。
なお、図4(B)に示すバックゲート308Bは、バックゲート電極であり、実施の形態1における第3の導電層232により構成されるものである。
なお、図4(B)に示す開口部310Bは、実施の形態1における開口部230に相当する。
なお、図4(B)に示す開口部312は、実施の形態1における開口部230と同一の工程により設けられたものである。開口部312において、ゲート300Bとバックゲート308Bが接続されている。
または、図4(C)に示すように、バックゲートは、ゲート電極と電気的に接続させず、且つ独立に引き回すことなく、フローティングにしてもよい。
なお、図4(C)に示すゲート300Cは、ゲート電極とゲート配線であり、実施の形態1における第1の導電層202により構成されるものである。
なお、図4(C)に示す配線302Cは、ソース電極とソース配線であり、実施の形態1における第2の導電層220により構成されるものである。
なお、図4(C)に示す電極304Cは、ドレイン電極であり、実施の形態1における第2の導電層220により構成されるものである。
なお、図4(C)に示す電極306Cは、画素電極であり、実施の形態1における第3の導電層232により構成されるものである。
なお、図4(C)に示すバックゲート308Cは、バックゲート電極であり、実施の形態1における第3の導電層232により構成されるものである。
なお、図4(C)に示す開口部310Cは、実施の形態1における開口部230に相当する。
または、図4(D)に示すように、バックゲートは、ソース電極及びドレイン電極と重畳して設けられていてもよい。ここでは、図4(A)に示す構造の薄膜トランジスタについて示したが、図4(B)及び図4(C)に示すバックゲートも同様に第2の導電層220により構成されるソース電極及びドレイン電極と重畳していてもよい。
なお、図4(D)に示すゲート300Dは、ゲート電極とゲート配線であり、実施の形態1における第1の導電層202により構成されるものである。
なお、図4(D)に示す配線302Dは、ソース電極とソース配線であり、実施の形態1における第2の導電層220により構成されるものである。
なお、図4(D)に示す電極304Dは、ドレイン電極であり、実施の形態1における第2の導電層220により構成されるものである。
なお、図4(D)に示す電極306Dは、画素電極であり、実施の形態1における第3の導電層232により構成されるものである。
なお、図4(D)に示すバックゲート308Dは、バックゲート電極とバックゲート配線であり、実施の形態1における第3の導電層232により構成されるものである。
なお、図4(D)に示す開口部310Dは、実施の形態1における開口部230に相当する。
(実施の形態3)
実施の形態1及び実施の形態2にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、デジタルサイネージ、PID(Public Information Display)、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。電子機器の一例を図5に示す。
図5は、電子書籍の一例を示している。例えば、電子書籍400は、筐体401及び筐体403の2つの筐体で構成されている。筐体401及び筐体403は、軸部411により一体とされており、該軸部411を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
筐体401には表示部405及び光電変換装置406が組み込まれ、筐体403には表示部407及び光電変換装置408が組み込まれている。表示部405及び表示部407は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図5では表示部405)に文章を表示し、左側の表示部(図5では表示部407)に画像を表示することができる。
また、図5では、筐体401に操作部などを備えた例を示している。例えば、筐体401において、電源421、操作キー423、スピーカ425などを備えている。操作キー423により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍400は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍400は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
(実施の形態4)
実施の形態1及び実施の形態2にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器(遊技機も含む)が挙げられる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図6(A)は、テレビジョン装置の一例を示している。テレビジョン装置500は、筐体501に表示部503が組み込まれている。表示部503により、映像を表示することが可能である。また、ここでは、スタンド505により筐体501を支持した構成を示している。
テレビジョン装置500の操作は、筐体501が備える操作スイッチや、別体のリモコン操作機510により行うことができる。リモコン操作機510が備える操作キー509により、チャンネルや音量の操作を行うことができ、表示部503に表示される映像を操作することができる。また、リモコン操作機510に、当該リモコン操作機510から出力する情報を表示する表示部507を設ける構成としてもよい。
なお、テレビジョン装置500は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図6(B)は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム520は、筐体521に表示部523が組み込まれている。表示部523は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム520は、操作部、外部接続用端子(USB端子、USBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部523に表示させることができる。
また、デジタルフォトフレーム520は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図7は携帯型のコンピュータの一例を示す斜視図である。
図7の携帯型のコンピュータは、上部筐体541と下部筐体542とを接続するヒンジユニットを閉状態として表示部543を有する上部筐体541と、キーボード544を有する下部筐体542とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部543を見て入力操作を行うことができる。
また、下部筐体542はキーボード544の他に入力操作を行うポインティングデバイス546を有する。また、表示部543をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体542はCPUやハードディスクなどの演算機能部を有している。また、下部筐体542は他の機器、例えばUSBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート545を有している。
上部筐体541には更に上部筐体541内部にスライドさせて収納可能な表示部547を有しており、広い表示画面を実現することができる。また、収納可能な表示部547の画面の向きを使用者は調節できる。また、収納可能な表示部547をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部543または収納可能な表示部547は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図7の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体541と下部筐体542とを接続するヒンジユニットを閉状態としたまま、表示部547をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部543を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
本実施例では、実施の形態1にて説明した本発明の一態様である半導体装置(薄膜トランジスタ)の作製方法を適用して作製した電気的特性を比較した結果について説明する。作製したサンプルは、本発明の一態様である半導体装置の作製方法を適用した実施例サンプル1乃至実施例サンプル5と、本発明の一態様である半導体装置の作製方法を適用していない比較例サンプルである。
まず、基板200上に下地層として厚さ200nmのSiON膜をプラズマCVD法により形成した。次に、該下地層上にスパッタリング法により第1の導電層202となる導電膜を形成し、該導電膜を加工して第1の導電層202を形成した。第1の導電層202は、厚さ50nmのTi層、厚さ100nmのAl層、厚さ50nmのTi層が積層された構造とした。
次に、第1の導電層202を覆って厚さ300nmの窒化シリコンからなる第1の絶縁層204をプラズマCVD法により形成した。ここで、プラズマCVD法の詳細な条件は以下の通りである。
モノシラン(SiH)ガス流量=15sccm
アンモニア(NH)ガス流量=500sccm
窒素(N)ガス流量=180sccm
水素(H)ガス流量=200sccm
反応室内圧力=100Pa
上部電極と下部電極の間隔=30mm
高周波電力周波数=13.56MHz
高周波電力=200W
上部電極の温度=250℃
下部電極の温度=290℃
次に、第1の絶縁層204の表面に対してプラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
水素(H)ガス流量=800sccm
酸素(O)ガス流量=200sccm
反応室内圧力=1250Pa
上部電極と下部電極の間隔=15mm
高周波電力周波数=13.56MHz
高周波電力=900W
上部電極の温度=250℃
下部電極の温度=290℃
次に、プラズマ処理後の第1の絶縁層204上に第1の半導体膜206をプラズマCVD法により形成した。なお、本実施例では、第1の半導体膜206は、3段階の形成処理により形成した。3段階の形成処理において、第1段階では厚さ5nmの微結晶シリコン膜を形成し、第2段階では厚さ25nmの微結晶シリコン膜を形成し、第3段階では厚さ40nmの微結晶シリコン膜を形成した。ここで、プラズマCVD法の詳細な条件は以下の通りである。
<第1段階>
モノシラン(SiH)ガス流量=3sccm
アルゴン(Ar)ガス流量=750sccm
水素(H)ガス流量=750sccm
反応室内圧力=1250Pa
上部電極と下部電極の間隔=15mm
高周波電力周波数=13.56MHz
高周波電力=90W
上部電極の温度=250℃
下部電極の温度=290℃
<第2段階>
モノシラン(SiH)ガス流量=2sccm
アルゴン(Ar)ガス流量=1500sccm
水素(H)ガス流量=1500sccm
反応室内圧力=10000Pa
上部電極と下部電極の間隔=7mm
高周波電力周波数=13.56MHz
高周波電力=350W
上部電極の温度=250℃
下部電極の温度=290℃
<第3段階>
モノシラン(SiH)ガス流量=0.1sccm、1sccm
アルゴン(Ar)ガス流量=1500sccm
水素(H)ガス流量=1500sccm
反応室内圧力=10000Pa
上部電極と下部電極の間隔=7mm
高周波電力周波数=13.56MHz
高周波電力=350W
上部電極の温度=250℃
下部電極の温度=290℃
なお、第3段階では導入する堆積ガスの流量を0.1sccmと1sccmで交互に切り替えることで、結晶性の高い部分のみを成長させている。
次に、第1の半導体膜206上に厚さ80nmの第2の半導体膜208を形成した。ここで、プラズマCVD法の詳細な条件は以下の通りである。
モノシラン(SiH)ガス流量=20sccm
水素希釈アンモニアガス流量=50sccm
アルゴン(Ar)ガス流量=750sccm
水素(H)ガス流量=700sccm
反応室内圧力=350Pa
上部電極と下部電極の間隔=25mm
高周波電力周波数=13.56MHz
高周波電力=60W
上部電極の温度=250℃
下部電極の温度=290℃
なお、ここで、水素希釈アンモニアガスとは、アンモニアガスを水素ガスにより体積比で1000ppmまで希釈したガスをいう。
次に、第2の半導体膜208上に厚さ50nmの不純物半導体膜210をプラズマCVD法により形成した。ここで、プラズマCVD法の詳細な条件は以下の通りである。
モノシラン(SiH)ガス流量=99sccm
水素希釈ホスフィンガス流量=180sccm
水素(H)ガス流量=1221sccm
反応室内圧力=1050Pa
上部電極と下部電極の間隔=15mm
高周波電力周波数=13.56MHz
高周波電力=60W
デューティ比=30%
正弦波交流波形の周波数=1kHz
上部電極の温度=250℃
下部電極の温度=290℃
なお、デューティ比とは、パルス周期に対して、上部電極に電圧が掛かっている時間(上部電極に電位が供給されている時間)をいう。すなわち、デューティ比が100%になると連続放電になる。
なお、ここで、水素希釈ホスフィンガスとは、ホスフィンガスを水素ガスにより体積比で0.5パーセントまで希釈したガスをいう。
次に、不純物半導体膜210上にレジスト材料により第1のエッチングマスク212を形成した。そして、第1のエッチングマスク212を用いて、第1の半導体膜206、第2の半導体膜208及び不純物半導体膜210をエッチングして、薄膜積層体214を形成した。ここで、該エッチングはICPにより行った。ここで、エッチングの詳細な条件は以下の通りである。
三塩化ホウ素(BCl)ガス流量=36sccm
四フッ化メタン(CF)ガス流量=36sccm
酸素(O)ガス流量=8sccm
反応室内圧力=2.0Pa
上部電極と下部電極の間隔=122mm
高周波電力周波数=13.56MHz
高周波電力=450W
上部電極と下部電極の間のバイアス電力=100W
上部電極の温度=100℃
下部電極の温度=70℃
次に、薄膜積層体214に対して酸素プラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
酸素(O)ガス流量=100sccm
反応室内圧力=0.67Pa
上部電極と下部電極の間隔=200mm
高周波電力周波数=13.56MHz
高周波電力=2000W
上部電極と下部電極の間のバイアス電力=350W
上部電極と下部電極の間のバイアス電力周波数=3.2MHz
下部電極の温度=−10℃
その後、第1のエッチングマスク212を除去した。
次に、薄膜積層体214を覆って厚さ300nmの導電膜216をスパッタリング法により形成した。導電膜216上には、第2のエッチングマスク218を形成した。導電膜216は、厚さ50nmのTi層、厚さ200nmのAl層、厚さ50nmのTi層が積層された構造とした。
そして、第2のエッチングマスク218を用いて導電膜216をエッチングして、第2の導電層220を形成しつつ、薄膜積層体214の上部もエッチングした。このエッチングは第1の半導体膜206により形成される半導体層を露出させない程度に行った。ここで、エッチングの詳細な条件は以下の通りである。
三塩化ホウ素(BCl)ガス流量=60sccm
塩素(Cl)ガス流量=20sccm
反応室内圧力=1.9Pa
上部電極と下部電極の間隔=122mm
高周波電力周波数=13.56MHz
高周波電力=450W
上部電極と下部電極の間のバイアス電力=100W
上部電極の温度=100℃
下部電極の温度=70℃
ここで、実施例サンプル1乃至実施例サンプル5についてのみ、半導体エッチング用のガスでエッチングを行った。ここで、半導体エッチング用のガスで行ったエッチングの詳細な条件は以下の通りである。
<実施例サンプル1>
臭化水素(HBr)ガス流量=130sccm
反応室内圧力=1.4Pa
上部電極と下部電極の間隔=122mm
高周波電力周波数=13.56MHz
高周波電力=500W
上部電極と下部電極の間のバイアス電力=50W
上部電極の温度=100℃
下部電極の温度=70℃
<実施例サンプル2>
4フッ化メタン(CF)ガス流量=60sccm
反応室内圧力=1.0Pa
上部電極と下部電極の間隔=122mm
高周波電力周波数=13.56MHz
高周波電力=500W
上部電極と下部電極の間のバイアス電力=50W
上部電極の温度=100℃
下部電極の温度=70℃
<実施例サンプル3>
臭化水素(HBr)ガス流量=125sccm
酸素(O)ガス流量=5sccm
反応室内圧力=1.4Pa
上部電極と下部電極の間隔=122mm
高周波電力周波数=13.56MHz
高周波電力=500W
上部電極と下部電極の間のバイアス電力=50W
上部電極の温度=100℃
下部電極の温度=70℃
<実施例サンプル4>
臭化水素(HBr)ガス流量=125sccm
4フッ化メタン(CF)ガス流量=5sccm
反応室内圧力=1.4Pa
上部電極と下部電極の間隔=122mm
高周波電力周波数=13.56MHz
高周波電力=500W
上部電極と下部電極の間のバイアス電力=50W
上部電極の温度=100℃
下部電極の温度=70℃
<実施例サンプル5>
臭化水素(HBr)ガス流量=120sccm
4フッ化メタン(CF)ガス流量=5sccm
酸素(O)ガス流量=5sccm
反応室内圧力=1.4Pa
上部電極と下部電極の間隔=122mm
高周波電力周波数=13.56MHz
高周波電力=500W
上部電極と下部電極の間のバイアス電力=50W
上部電極の温度=100℃
下部電極の温度=70℃
次に、酸素(O)ガス雰囲気中でアッシングを行った後に第2のエッチングマスク218を除去した。ここで、アッシングは反応室内圧力を66.7Paとして行った。
次に、第1の半導体層222の露出された部分にプラズマ処理を行った。ここで、プラズマ処理の詳細な条件は以下の通りである。
水素(H)ガス流量=800sccm
酸素(O)ガス流量=200sccm
反応室内圧力=1250Pa
上部電極と下部電極の間隔=15mm
高周波電力周波数=13.56MHz
高周波電力=600W
上部電極の温度=250℃
下部電極の温度=290℃
次に、第1の半導体層222、第2の半導体層224、不純物半導体層226、第2の導電層220を覆って厚さ300nmの窒化シリコンからなる第2の絶縁層228となる絶縁膜をプラズマCVD法により形成した。ここで、プラズマCVD法の詳細な条件は以下の通りである。
モノシラン(SiH)ガス流量=15sccm
アンモニア(NH)ガス流量=500sccm
窒素(N)ガス流量=180sccm
水素(H)ガス流量=200sccm
反応室内圧力=100Pa
上部電極と下部電極の間隔=30mm
高周波電力周波数=13.56MHz
高周波電力=200W
上部電極の温度=250℃
下部電極の温度=290℃
次に、該絶縁膜上にエッチングマスクを形成し、該エッチングマスクを用いて該絶縁膜をエッチングして開口部230を形成することで、第2の絶縁層228を形成した。開口部230は、第2の導電層220のソース電極またはドレイン電極となる部分と重畳して形成した。
次に、第2の絶縁層228上に厚さ50nmの第3の導電層232となる導電膜をスパッタリング法により形成した。ここでは、導電膜としてITO膜を用いた。その後、該導電膜上にエッチングマスクを形成してエッチングを行い、第3の導電層232を形成した。
以上のように形成した実施例サンプル1乃至実施例サンプル5及び比較例サンプルのIds−Vgsカーブを取得した。図8(A)は、実施例サンプル1について取得したIds−Vgsカーブを示し、図8(B)は、実施例サンプル2について取得したIds−Vgsカーブを示し、図9(A)は、実施例サンプル3について取得したIds−Vgsカーブを示し、図9(B)は、実施例サンプル4について取得したIds−Vgsカーブを示し、図10は、実施例サンプル5について取得したIds−Vgsカーブを示す。図11は、比較例サンプル1について取得したIds−Vgsカーブを示す。
ここで、Idsは、ソース電極とドレイン電極の間を流れる電流(ドレイン電流)であり、Vgsは、ソース電極の電位を基準としたゲート電極の電位との電位差(ゲート電圧)である。
また、実施例サンプル1乃至実施例サンプル5及び比較例サンプルのオン電流、オフ電流、電界効果移動度を表1に示す。
Figure 0005961391
なお、Ion(V=15V)はゲート電圧Vが15Vのときのオン電流であり、Ioff(最小値)はオフ電流の最小値であり、Ioff(V=最小値におけるVg−10V)は、「ゲート電圧Vが、オフ電流の最小値におけるゲート電圧よりも10V小さいとき」のオフ電流であり、μFE_sat.は電界効果移動度である。
以上、本実施の形態にて説明したように、本発明の一態様である半導体装置の作製方法を適用することで、オフ電流を小さくし、電界効果移動度を向上させることができる。
102 第1の工程
104 第2の工程
106 第3の工程
108 第4の工程
110 第5の工程
112 第6の工程
114 第7の工程
116 第8の工程
118 第9の工程
120 第10の工程
122 第11の工程
124 第12の工程
126 第13の工程
128 点線
200 基板
202 第1の導電層
204 第1の絶縁層
206 第1の半導体膜
208 第2の半導体膜
210 不純物半導体膜
212 第1のエッチングマスク
214 薄膜積層体
216 導電膜
218 第2のエッチングマスク
222 第1の半導体層
220 第2の導電層
224 第2の半導体層
226 不純物半導体層
228 第2の絶縁層
230 開口部
232 第3の導電層
300A ゲート
300B ゲート
300C ゲート
300D ゲート
302A 配線
302B 配線
302C 配線
302D 配線
304A 電極
304B 電極
304C 電極
304D 電極
306A 電極
306B 電極
306C 電極
306D 電極
308A バックゲート
308B バックゲート
308C バックゲート
308D バックゲート
310A 開口部
310B 開口部
310C 開口部
310D 開口部
312 開口部
400 電子書籍
401 筐体
403 筐体
405 表示部
406 光電変換装置
407 表示部
408 光電変換装置
411 軸部
421 電源
423 操作キー
425 スピーカ
500 テレビジョン装置
501 筐体
503 表示部
505 スタンド
507 表示部
509 操作キー
510 リモコン操作機
520 デジタルフォトフレーム
521 筐体
523 表示部
541 上部筐体
542 下部筐体
543 表示部
544 キーボード
545 外部接続ポート
546 ポインティングデバイス
547 表示部

Claims (7)

  1. 基板上のゲート電極層を覆って設けられたゲート絶縁層上に結晶性半導体膜を形成し、
    前記結晶性半導体膜上に非晶質半導体膜を形成し、
    前記非晶質半導体膜上に不純物半導体膜を形成し、
    前記不純物半導体膜上に第1のエッチングマスクを位置選択的に形成し、
    前記第1のエッチングマスクと重畳していない部分の前記結晶性半導体膜、前記非晶質半導体膜及び前記不純物半導体膜を除去して島状に加工することで薄膜積層体を形成し、
    前記第1のエッチングマスクを除去し、
    前記薄膜積層体上に導電膜を形成し、
    前記導電膜上に第2のエッチングマスクを位置選択的に形成し、
    前記基板を反応室に搬入し、
    前記導電膜を塩素系ガスにより加工してソース電極及びドレイン電極を形成し、
    前記薄膜積層体を前記塩素系ガスにより加工して前記結晶性半導体膜を露出させ、
    前記反応室に半導体エッチング用のガスとして臭化水素ガス及び4フッ化メタンガスの少なくともいずれか一方を導入し、
    前記反応室で、前記半導体エッチング用のガスでエッチングを行い、前記結晶性半導体膜のチャネル部を露出させ、
    前記基板を前記反応室から搬出し、酸素プラズマ処理により前記第2のエッチングマスクを除去することを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記反応室には前記半導体エッチング用のガスとして臭化水素ガス及び4フッ化メタンガスの双方を導入することを特徴とする半導体装置の作製方法。
  3. 請求項1または請求項において、
    前記第2のエッチングマスクの除去後に保護絶縁層を形成し、
    前記ソース電極と前記ドレイン電極の間と重畳して前記保護絶縁層上にバックゲート電極を形成することを特徴とする半導体装置の作製方法。
  4. 請求項1乃至請求項のいずれか一において、
    前記塩素系ガスは、三塩化ホウ素ガスと塩素ガスの混合ガスであることを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項のいずれか一において、
    前記第2のエッチングマスクを除去した直後に、水素ガスと酸素ガスの混合ガスによるプラズマ処理を行うことを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項のいずれか一において、
    前記結晶性半導体膜は、微結晶半導体膜であることを特徴とする半導体装置の作製方法。
  7. 請求項において、
    前記微結晶半導体膜は微結晶シリコンであり、
    前記非晶質半導体膜は非晶質シリコンであることを特徴とする半導体装置の作製方法。
JP2012011612A 2011-01-26 2012-01-24 半導体装置の作製方法 Expired - Fee Related JP5961391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012011612A JP5961391B2 (ja) 2011-01-26 2012-01-24 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011014086 2011-01-26
JP2011014086 2011-01-26
JP2012011612A JP5961391B2 (ja) 2011-01-26 2012-01-24 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016126258A Division JP6339632B2 (ja) 2011-01-26 2016-06-27 薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP2012169601A JP2012169601A (ja) 2012-09-06
JP5961391B2 true JP5961391B2 (ja) 2016-08-02

Family

ID=46973433

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012011612A Expired - Fee Related JP5961391B2 (ja) 2011-01-26 2012-01-24 半導体装置の作製方法
JP2016126258A Expired - Fee Related JP6339632B2 (ja) 2011-01-26 2016-06-27 薄膜トランジスタの作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016126258A Expired - Fee Related JP6339632B2 (ja) 2011-01-26 2016-06-27 薄膜トランジスタの作製方法

Country Status (1)

Country Link
JP (2) JP5961391B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401396B2 (en) 2011-04-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and plasma oxidation treatment method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139370A (ja) * 1995-09-08 1997-05-27 Semiconductor Energy Lab Co Ltd 半導体装置作製方法及び薄膜半導体装置作製方法
JP3431128B2 (ja) * 1998-08-05 2003-07-28 シャープ株式会社 半導体装置の製造方法
JP2002110992A (ja) * 2000-09-28 2002-04-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置
JP3501793B2 (ja) * 2001-05-16 2004-03-02 Nec液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
WO2009060922A1 (en) * 2007-11-05 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device having the thin film transistor
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
JP5711463B2 (ja) * 2009-01-16 2015-04-30 株式会社半導体エネルギー研究所 薄膜トランジスタ

Also Published As

Publication number Publication date
JP2016197734A (ja) 2016-11-24
JP2012169601A (ja) 2012-09-06
JP6339632B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
JP5700637B2 (ja) トランジスタ
KR102003190B1 (ko) 반도체 장치 및 그 제작 방법
JP5700638B2 (ja) トランジスタ
JP5774410B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5775322B2 (ja) 半導体装置及びその作製方法
JP2012049517A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5759833B2 (ja) 半導体装置及びその作製方法
JP5938179B2 (ja) 半導体装置の作製方法、及び半導体装置
JP5948040B2 (ja) 結晶性半導体膜の作製方法及び半導体装置の作製方法
JP6339632B2 (ja) 薄膜トランジスタの作製方法
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법
JP5752447B2 (ja) 半導体装置
JP5767073B2 (ja) エッチング方法及び半導体装置の作製方法
JP5766022B2 (ja) 半導体装置の作製方法
JP5667868B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5961391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees