KR20150048508A - 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 - Google Patents

표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20150048508A
KR20150048508A KR1020130128661A KR20130128661A KR20150048508A KR 20150048508 A KR20150048508 A KR 20150048508A KR 1020130128661 A KR1020130128661 A KR 1020130128661A KR 20130128661 A KR20130128661 A KR 20130128661A KR 20150048508 A KR20150048508 A KR 20150048508A
Authority
KR
South Korea
Prior art keywords
layer
electrode layer
conductive layer
electrode
lower electrode
Prior art date
Application number
KR1020130128661A
Other languages
English (en)
Other versions
KR102211967B1 (ko
Inventor
최종현
김금남
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130128661A priority Critical patent/KR102211967B1/ko
Publication of KR20150048508A publication Critical patent/KR20150048508A/ko
Application granted granted Critical
Publication of KR102211967B1 publication Critical patent/KR102211967B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/88Terminals, e.g. bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

다양한 실시예들에 따른 표시 장치가 제공된다. 유기 발광 표시 장치는 제1 도전층 및 상기 제1 도전층 바로 위의 제2 도전층을 포함하는 하부 전극층, 및 상기 하부 전극층의 상면과 측면을 직접 덮도록 배치되고, 제3 도전층 및 상기 제3 도전층 바로 위의 제4 도전층을 포함하는 상부 전극층을 포함한다. 상기 상부 전극층은 측방향으로 상기 하부 전극층보다 일정한 거리만큼 더 연장된다.

Description

표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치{Display apparatus, method for manufacturing the same, and organic light emitting display}
본 발명의 실시예들은 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치에 관한 것이다.
액정 디스플레이 장치 또는 유기 발광 표시 장치와 같은 평판 표시 장치는 전자 제품의 휴대를 용이하게 하기 위해 소형화되기에 적합할 뿐만 아니라, 대형 화면이나 고해상도 화면을 구현하기에도 적합하다. 그러나, 55인치 이상의 초대형 화면을 구현함에 있어서 배선이 길어짐에 따라 배선 저항이 커져 RC-딜레이가 커지는 문제가 발생한다. 또한, UD(ultra definition) 이상의 고해상도 화면을 구현함에 있어서 고밀도로 화소 회로들을 배치해야 하기 때문에 공정 마진이 문제된다.
본 발명의 실시예들이 해결하고자 하는 과제는 상술한 문제를 해결할 수 있는 표시 장치, 표시 장치의 제조 방법 및 유기 발광 표시 장치를 제공하는 것이다. 더욱 구체적으로는, 배선 저항을 낮출 수 있을 뿐만 아니라 공정 마진을 줄일 수 있고, 패드 전극의 신뢰성을 높일 수 있는 배선 구조를 갖는 표시 장치, 표시 장치의 제조 방법 및 유기 발광 표시 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 일 측면에 따른 표시 장치는 제1 도전층 및 상기 제1 도전층 바로 위의 제2 도전층을 포함하는 하부 전극층; 및 상기 하부 전극층의 상면과 측면을 직접 덮도록 배치되고, 제3 도전층 및 상기 제3 도전층 바로 위의 제4 도전층을 포함하는 상부 전극층을 포함한다. 상기 상부 전극층은 측방향으로 상기 하부 전극층보다 일정한 거리만큼 더 연장된다.
상기 표시 장치의 일 예에 따르면, 상기 상부 전극층은 상기 하부 전극층의 상기 측면의 기울기보다 큰 기울기를 갖는 측면을 가질 수 있다.
상기 표시 장치의 다른 예에 따르면, 상기 제4 도전층은 티타늄(Ti)을 포함할 수 있다.
상기 표시 장치의 또 다른 예에 따르면, 상기 제1 도전층은 몰리브덴(Mo)을 포함할 수 있다. 상기 제2 도전층 및 상기 제3 도전층은 알루미늄(Al)을 포함할 수 있다.
상기 표시 장치의 또 다른 예에 따르면, 상기 하부 전극층은 상기 제2 도전층 바로 위의 제5 도전층을 더 포함할 수 있다. 상기 제5 도전층은 몰리브덴(Mo)을 포함할 수 있다.
상기 표시 장치의 또 다른 예에 따르면, 상기 제2 도전층의 두께는 상기 제3 도전층의 두께보다 두꺼울 수 있다.
상기 표시 장치의 또 다른 예에 따르면, 상기 제2 도전층의 두께와 상기 제3 도전층의 두께의 합은 1㎛이상일 수 있다.
상기 표시 장치의 또 다른 예에 따르면, 활성층, 상기 활성층 상의 게이트 전극, 및 상기 활성층에 각각 전기적으로 연결된 소스 전극 및 드레인 전극을 포함하는 적어도 하나의 박막 트랜지스터를 포함하는 복수의 화소들; 및 상기 복수의 화소들에 전기적으로 연결되는 패드 전극을 더 포함할 수 있다.
상기 표시 장치의 또 다른 예에 따르면, 상기 하부 전극층 및 상기 상부 전극층을 포함하는 전극층을 더 포함할 수 있다. 상기 전극층은 상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극을 포함할 수 있다.
상기 표시 장치의 또 다른 예에 따르면, 상기 하부 전극층 및 상기 상부 전극층을 포함하는 전극층을 더 포함할 수 있다. 상기 전극층은 상기 게이트 전극, 및 상기 패드 전극을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 일 측면에 따른 표시 장치의 제조 방법에 따르면, 제1 포토 마스크를 사용하여 하부 전극층이 형성된다. 상기 제1 포토 마스크를 재 사용하여, 상기 하부 전극층의 상면과 측면을 직접 덮고 상기 하부 전극층보다 측방향으로 일정한 거리만큼 더 연장되는 상부 전극층이 형성된다.
상기 표시 장치의 제조 방법의 일 예에 따르면, 상기 하부 전극층을 형성하는 단계는, 제1 도전층을 형성하는 단계; 상기 제1 도전층 바로 위에 제2 도전층을 적층하는 단계; 및 상기 제1 포토 마스크를 이용한 제1 포토리소그래피 공정 및 등방성 식각 공정을 이용하여, 상기 제2 도전층 및 상기 제1 도전층을 패터닝하는 단계를 포함할 수 있다. 상기 등방성 식각 공정은 습식 식각일 수 있다.
상기 표시 장치의 제조 방법의 다른 예에 따르면, 상기 상부 전극층을 형성하는 단계는, 상기 하부 전극층의 상면과 측면을 직접 덮도록 제3 도전층을 형성하는 단계; 상기 제3 도전층 바로 위에 제4 도전층을 적층하는 단계; 및 상기 제1 포토 마스크를 이용한 제2 포토리소그래피 공정 및 이방성 식각 공정을 이용하여, 상기 제4 도전층 및 상기 제3 도전층을 패터닝하는 단계를 포함할 수 있다. 상기 이방성 식각 공정은 건식 식각일 수 있다.
상기 기술적 과제를 달성하기 위한 일 측면에 따른 유기 발광 표시 장치는 적어도 하나의 박막 트랜지스터를 포함하는 복수의 화소들 및 상기 복수의 화소들에 전기적으로 연결되는 패드 전극을 포함한다. 상기 유기 발광 표시 장치는, 소스 영역, 드레인 영역, 및 상기 소스 영역 및 상기 드레인 영역 사이의 채널 영역이 정의되는 활성층; 상기 채널 영역과 적어도 일부가 중첩하도록 상기 활성층 상에 배치되는 게이트 전극을 포함하는 제1 전극층; 상기 소스 영역에 전기적으로 연결된 소스 전극, 및 상기 드레인 영역에 전기적으로 연결되는 드레인 전극을 포함하는 제2 전극층; 상기 소스 전극 및 상기 드레인 전극 중 어느 하나에 전기적으로 연결되는 화소 전극; 상기 화소 전극과 대향하는 대향 전극; 및 상기 화소 전극과 상기 대향 전극 사이에 개재되는 유기 발광층을 포함하는 중간층을 포함한다. 상기 제1 전극층 및 상기 제2 전극층 중 적어도 하나는 하부 전극층, 및 상기 하부 전극층의 상면과 측면을 직접 덮도록 배치되고 측방향으로 상기 하부 전극층보다 일정한 거리만큼 더 연장되는 상부 전극층으로 구성된다.
상기 유기 발광 표시 장치의 일 예에 따르면, 상기 제1 전극층 및 상기 제2 전극층 중 상기 적어도 하나는 상기 하부 전극층 및 상기 상부 전극층으로 구성되는 상기 패드 전극을 더 포함할 수 있다.
상기 유기 발광 표시 장치의 다른 예에 따르면, 상기 하부 전극층은 몰리브덴(Mo)을 포함하는 제1 도전층과 알루미늄(Al)을 포함하는 제2 도전층이 순차적으로 직접 적층된 이중층 구조를 가질 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 상부 전극층은 알루미늄(Al)을 포함하는 제3 도전층과 티타늄(Ti)을 포함하는 제4 도전층이 순차적으로 직접 적층된 이중층 구조를 가질 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 하부 전극층은 몰리브덴(Mo)을 포함하는 제1 도전층, 알루미늄(Al)을 포함하는 제2 도전층, 및 몰리브덴(Mo)을 포함하는 제5 도전층이 순차적으로 직접 적층된 삼중층 구조를 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 다양한 실시예들에 따르면 배선을 두껍게 형성할 수 있기 때문에, 배선 저항을 감소시킬 수 있으며, 그 결과 RC-딜레이가 감소될 수 있다. 또한, 예컨대 건식 식각을 이용함으로써, 더 작은 공정 마진으로 설계할 수 있으며, 예컨대 습식 식각과 건식 식각을 함께 사용함으로써 제조 시간을 감소시켜 생산량을 늘릴 수 있다. 뿐만 아니라, 부식 방지 높은 물질을 배리어 물질로 사용할 수 있기 때문에 패드의 신뢰성도 개선될 수 있다.
도 1은 일 실시예에 따른 표시 장치의 전극층의 단면을 개략적으로 도시한다.
도 2a 내지 도 2f는 도 1에 도시된 표시 장치의 전극층을 제조하는 방법을 설명하기 위한 단면도들이다.
도 3은 다른 실시예에 따른 표시 장치의 전극층의 단면을 개략적으로 도시한다.
도 4는 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 평면도이다.
도 5는 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 단면도이다.
도 6은 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 일 실시예에 따른 표시 장치의 전극층의 단면을 개략적으로 도시한다.
도 1을 참조하면, 표시 장치(100)는 하부 구조물(110) 상의 전극층(140)을 포함한다.
하부 구조물(110)은 전극층(140)을 지지하는 하부 구조를 통칭한 것이다. 일 예에 따르면, 하부 구조물(110)은 기판, 활성층, 및 게이트 절연층을 포함한다. 다른 예에 따르면, 하부 구조물(110)은 게이트 전극층 및 층간 절연층을 더 포함할 수 있다.
전극층(140)은 게이트 전극층 또는 소스/드레인 전극층일 수 있다. 본 명세서에서, 게이트 전극층은 표시 장치(100)의 박막 트랜지스터의 게이트 전극, 및 상기 게이트 전극과 함께 동일 패터닝 공정에 의해 형성되는, 예컨대, 패드 전극과 같은 다른 전극 및 예컨대, 스캔 배선과 같은 배선들을 포함하는 층을 의미한다. 소스/드레인 전극층은 상기 박막 트랜지스터의 소스 전극 및 드레인 전극, 및 상기 소스 전극 및 상기 드레인 전극과 함께 동일 패터닝 공정에 의해 형성되는, 예컨대, 패드 전극과 같은 다른 전극, 및 예컨대, 데이터 배선 및 전원 배선과 같은 배선들을 포함하는 층을 의미한다.
전극층(140)은 하부 전극층(120)과 상부 전극층(130)을 포함한다. 도 1에 도시된 바와 같이, 상부 전극층(130)은 하부 전극층(120)의 상면과 측면을 직접 덮는다. 또한, 상부 전극층(130)은 하부 전극층(120)보다 제3 거리(d3)만큼 측방향으로 더 연장된다.
하부 전극층(120)은 등방성 식각 공정에 의해 패터닝되고, 상부 전극층(130)은 이방성 식각 공정에 의해 패터닝될 수 있다. 그 결과, 상부 전극층(130)의 측면의 기울기는 하부 전극층(120)의 측면의 기울기보다 클 수 있다. 예컨대, 상부 전극층(130)의 측면은 하부 구조물(110)의 상부 표면에 대하여 실질적으로 수직할 수 있다. 그에 반하여, 하부 전극층(120)의 측면은 하부 구조물(110)의 상부 표면에 대하여 예각을 이룰 수 있다.
하부 전극층(120)은 제1 도전층(121) 및 제2 도전층(122)을 포함할 수 있다. 제2 도전층(122)은 제1 도전층(121)의 바로 위에 적층될 수 있다.
상부 전극층(130)은 제3 도전층(131) 및 제4 도전층(132)을 포함할 수 있다. 제4 도전층(132)은 제3 도전층(131)의 바로 위에 적층될 수 있으며, 제3 도전층(131)은 하부 전극층(120)의 상면 및 측면을 직접 덮을 수 있다.
일 예에 따르면, 제1 도전층(121)은 몰리브덴(Mo)을 포함할 수 있다. 제1 도전층(121)은 제2 도전층(122)과 하부 구조물(110) 간의 접착력을 높이고 제2 도전층(122)의 물질이 하부 구조물(110)로 확산하는 것을 방지하는 배리어 역할을 할 수 있다.
일 예에 따르면, 제2 도전층(122)은 알루미늄(Al)을 포함할 수 있다. 또한, 제3 도전층(131)은 제2 도전층(122)의 물질과 동일 물질을 포함할 수 있다. 예컨대, 제3 도전층(131)은 알루미늄(Al)을 포함할 수 있다. 제2 도전층(122)과 제3 도전층(131)은 전류가 잘 흐를 수 있는 저저항 배선 및 전극으로 기능할 수 있다.
제2 도전층(122)의 두께(w1)는 제3 도전층(131)의 두께(w2)보다 두꺼울 수 있다. 예컨대, 제2 도전층(122)의 두께(w1)는 약 0.6㎛ 정도일 수 있다. 또한, 제2 도전층(122)의 두께(w1)와 제3 도전층(131)의 두께(w2)의 합은 약 1㎛ 이상일 수 있다. 제2 도전층(122)과 제3 도전층(131)의 총 두께를 1㎛ 이상으로 두껍게 형성함으로써, 배선 저항을 낮출 수 있다. 또한, 예컨대 습식 식각으로 패터닝되는 제2 도전층(122)의 두께(w1)를 예컨대 건식 식각으로 패터닝되는 제3 도전층(1310의 두께(w2)보다 두껍게 형성함으로써, 모두 건식 식각으로 패터닝되는 경우에 비해 제조 시간은 감소될 수 있다.
일 예에 따르면, 제4 도전층(132)은 티타늄(Ti)을 포함할 수 있다. 제4 도전층(132)은 부식을 방지하고 힐락을 방지하는 배러이 역할을 할 수 있다. 티타늄(Ti)은 몰리브덴(Mo)에 비해 고온에서도 부식 방지 성능이 뛰어나다.
도 1에 예시적으로 도시된 바와 같이, 하부 전극층(120)은 제1 하부 전극층 부분(120a) 및 제1 하부 전극층 부분(120a)과 인접하게 배치되는 제2 하부 전극층 부분(120b)을 포함할 수 있다. 상부 전극층(130)도 역시 제1 상부 전극층 부분(130a) 및 제1 상부 전극층 부분(130a)과 인접하게 배치되는 제2 상부 전극층 부분(130b)을 포함할 수 있다.
제1 상부 전극층 부분(130a)은 제1 하부 전극층 부분(120a)에 대응하여 제1 하부 전극층 부분(120a)의 상면 및 측면을 덮고 제1 하부 전극층 부분(120a)에 비해 제3 거리(d3)만큼 측방향으로 연장되도록 형성될 수 있다. 또한, 제2 상부 전극층 부분(130b)은 제2 하부 전극층 부분(120b)에 대응하여 제2 하부 전극층 부분(120b)의 상면 및 측면을 덮고 제2 하부 전극층 부분(120b)에 비해 제3 거리(d3)만큼 측방향으로 연장되도록 형성될 수 있다.
제1 하부 전극층 부분(120a)과 제2 하부 전극층 부분(120b)의 최대 인접 거리는 제1 거리(d1)이고, 제1 상부 전극층 부분(130a)과 제2 상부 전극층 부분(130b)의 최대 인접 거리는 제1 거리(d1)보다 짧은 제2 거리(d2)일 수 있다. 제1 거리(d1)는 예컨대 약 5㎛ 정도이고, 제2 거리(d2)는 예컨대 약 3㎛ 정도일 수 있다.
상술한 바와 같이, 하부 전극층(120)은 등방성 식각에 의해 패터닝되지만, 상부 전극층(130)은 이방성 식각에 의해 패터닝된다. 등방성 식각에 의해 패터닝될 경우, 마스크 패턴보다 패터닝된 패턴의 크기가 크게 감소된다. 이방성 식각에 의해 패터닝될 경우, 마스크 패턴보다 패터닝된 패턴의 크기가 거의 감소하지 않거나 심지어 더 클 수도 있다. 패터닝된 패턴의 크기가 마스크 패턴보다 감소된 정도는 편측 스큐로 나타낼 수 있다. 편측 스큐는 마스크 패턴의 에지와 패터닝된 패턴의 에지의 차이를 의미한다. 등방성 식각의 편측 스큐는 약 2㎛ 이내이고, 이방성 식각의 편측 스큐는 약 0.5㎛ 이내일 수 있다.
도 2a 내지 도 2f는 도 1에 도시된 표시 장치의 전극층을 제조하는 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 하부 구조물(110) 상에 제1 도전성 물질층(121m)과 제2 도전성 물질층(122m)이 순차적으로 적층된다. 제2 도전성 물질층(122m) 상에 제1 포토레지스트 물질층(PR1)이 형성된다. 제1 포토레지스트 물질층(PR1) 상에 제1 포토레지스트 물질층(PR1)의 일부를 노광하기 위한 포토 마스크(PM)이 배치된다. 도 2a에서 예시적으로 제1 포토레지스트 물질층(PR1)이 포지티브 레지스트 물질을 포함하는 것으로 도시되었지만, 이에 한정되지 않는다.
도 2b를 참조하면, 포토 마스크(PM)을 이용한 노광 공정, 베이킹 공정 및 현상 공정이 수행된 후의 구조물이 도시된다. 제2 도전성 물질층(122m) 상에 제1 포토레지스트 패턴(PR1p)이 형성된다. 제1 포토레지스트 패턴(PR1p)은 포토 마스크(PM)의 패턴과 동일한 패턴을 갖는다.
도 2c를 참조하면, 하부 구조물(110) 상의 제1 도전층(121) 및 제2 도전층(122)을 포함하는 하부 전극층(120)이 도시된다.
하부 전극층(120)은 제1 포토레지스트 패턴(PR1p)을 식각 마스크로 이용하여 제1 도전성 물질층(121m)과 제2 도전성 물질층(122m)을 패터닝함으로써 형성된다. 제1 도전성 물질층(121m)과 제2 도전성 물질층(122m)은 등방성 식각, 예컨대, 습식 식각을 이용하여 패터닝될 수 있다.
등방성 식각의 결과로서, 하부 전극층(120)은 제1 포토레지스트 패턴(PR1p)보다 작은 크기를 갖게 된다. 즉, 하부 전극층(120)의 폭과 길이는 제1 포토레지스트 패턴(PR1p)의 폭과 길이보다 짧아지게 된다. 게다가, 하부 전극층(120)의 서로 인접한 부분들을 완벽하게 분리하기 위해, 제1 도전성 물질층(121m)과 제2 도전성 물질층(122m)은 과도 식각될 수 있다. 그 결과, 하부 전극층(120)은 제1 포토레지스트 패턴(PR1p)보다 더욱 더 짧은 폭과 길이를 갖게 된다.
도 2d를 참조하면, 제1 포토레지스트 패턴(PR1p)이 제거된다. 하부 전극층(120)의 상면 및 측면을 덮도록 제3 도전성 물질층(131m)이 적층된다. 제3 도전성 물질층(131m)의 상면을 덮도록 제4 도전성 물질층(132m)이 적층된다. 제4 도전성 물질층(132m) 상에 제2 포토레지스트 물질층(PR2)이 형성된다. 제2 포토레지스트 물질층(PR2) 상에 제2 포토레지스트 물질층(PR2)의 일부를 노광하기 위한 포토 마스크(PM)이 배치된다. 도 2d에 도시된 포토 마스크(PM)는 도 2a에 도시된 포토 마스크(PM)와 동일한 포토 마스크이다. 즉, 도 2d에 도시된 포토 마스크(PM)와 도 2a에 도시된 포토 마스크(PM)는 동일한 패턴을 포함한다. 즉, 상부 전극층(130)을 형성하기 위한 별도의 포토 마스크(PM)가 요구되지 않는다. 따라서, 상당히 비싼 포토 마스크(PM)가 추가되지 않기 때문에 제조 비용을 낮출 수 있다.
도 2e를 참조하면, 포토 마스크(PM)을 이용한 노광 공정, 베이킹 공정 및 현상 공정이 수행된 후의 구조물이 도시된다. 제4 도전성 물질층(132m) 상에 제2 포토레지스트 패턴(PR2p)이 형성된다. 제2 포토레지스트 패턴(PR2p)은 포토 마스크(PM)의 패턴과 동일한 패턴을 갖는다.
도 2f를 참조하면, 하부 전극층(120)의 상면과 측면을 덮고, 제3 도전층(131) 및 제4 도전층(132)을 포함하는 상부 전극층(130) 및 상부 전극층(130) 상의 제2 포토레지스트 패턴(PR2p)이 도시된다.
상부 전극층(130)은 제2 포토레지스트 패턴(PR2p)을 식각 마스크로 이용하여 제3 도전성 물질층(131m)과 제4 도전성 물질층(132m)을 패터닝함으로써 형성된다. 제3 도전성 물질층(131m)과 제4 도전성 물질층(132m)은 이방성 식각, 예컨대, 건식 식각을 이용하여 패터닝될 수 있다.
이방성 식각의 결과로서, 상부 전극층(130)은 제2 포토레지스트 패턴(PR2p)과 실질적으로 동일한 패턴을 갖게 된다. 즉, 상부 전극층(130)의 폭과 길이는 제2 포토레지스트 패턴(PR2p)의 폭과 길이와 실질적으로 동일하게 된다.
제2 포토레지스트 패턴(PR2p)이 제거되면, 도 1에 도시된 바와 같이 전극층(140)을 포함하는 표시 장치(100)이 형성된다.
도 3은 다른 실시예에 따른 표시 장치의 전극층의 단면을 개략적으로 도시한다.
도 3을 참조하면, 표시 장치(100a)의 전극층(140a)는 하부 전극층(120a)이 제5 도전층(123)을 더 포함한다는 점을 제외하고는 도 1에 도시된 표시 장치(100)의 전극층(140)과 실질적으로 동일하다. 동일한 구성 요소에 대해서는 반복하여 설명하지 않는다.
도 3에 도시된 바와 같이, 하부 전극층(120a)은 제2 도전층(122) 바로 위의 제5 도전층(123)을 더 포함한다. 일 예에 따르면, 제5 도전층(123)은 몰리브덴(Mo)을 포함할 수 있다. 제5 도전층(123)은 제2 도전층(122)과 제3 도전층(131) 간의 접착력을 높이고, 제2 도전층(122)이 패터닝될 때 불순물을 발생시키는 것을 방지하는 배리어 역할을 할 수 있다.
제2 도전층(122)의 두께(w1)는 제3 도전층(131)의 두께(w2)보다 클 수 있으며, 제2 도전층(122)의 두께(w1)와 제3 도전층(131)의 두께(w2)의 합은 약 1㎛ 이상일 수 있다.
도 4는 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 평면도이다.
도 4를 참조하면, 유기 발광 표시 장치(200)는 기판(210), 기판(210) 상에 배치되는 복수의 화소들(P)을 이용하여 화상을 표시하는 표시 영역(DA), 및 패드 전극들(PAD)을 포함한다. 표시 영역(DA)은 밀봉 라인(SL) 내부에 형성되고, 밀봉 라인(SL)을 따라 표시 영역(DA)을 봉지하는 봉지 부재(미 도시)가 구비된다. 표시 영역(DA) 외부에는 화소들(P)에 전기적으로 연결되고, 외장 드라이버 IC의 접속단자인 패드 전극들(PAD)이 배치된다.
표시 영역(DA)에는 제1 방향을 따라 연장되는 복수의 스캔 배선들(SL) 및 제2 방향을 따라 연장되는 복수의 데이터 배선들(DL)이 배치된다. 화소(P)에 제1 전원 전압을 공급하기 위한 전원 배선(ELVDD)이 제2 방향을 따라 연장될 수 있다. 화소(P)는 예컨대 2개의 트랜지스터(T1, T2) 및 하나의 커패시터(C)를 포함할 수 있다. 그러나, 이에 한정되지 않으며, 화소(P)는 더 많은 개수의 트랜지스터와 커패시터를 포함할 수도 있다.
도 4에 도시된 바와 같이, 화소(P)는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2), 및 저장 커패시터(C)를 예시적으로 포함할 수 있다. 스위칭 트랜지스터(T1)는 스캔 배선(SL)에 연결된 게이트, 데이터 배선(DL)에 연결된 제1 단자, 및 저장 커패시터(C)의 제1 단자와 구동 트랜지스터(T2)의 게이트에 연결되는 제2 단자를 포함할 수 있다. 저장 커패시터(C)의 제2 단자와 구동 트랜지스터(T2)의 제1 단자는 전원 배선(ELVDD)에 연결될 될 수 있다. 구동 트랜지스터(T2)의 제2 단자는 유기 발광 소자(OLED)의 애노드에 연결되고, 유기 발광 소자(OLED)의 캐소드에는 제2 전원 전압이 인가될 수 있다.
도 5는 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 단면도이다.
도 5를 참조하면, 유기 발광 표시 장치(200)는 기판(210), 기판(210) 상의 적어도 하나의 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)에 연결되는 유기 발광 소자(OLED), 적어도 하나의 커패시터(CAP) 및 패드 전극(PAD)를 포함한다.
기판(210)은 유리 기판일 수 있다. 다른 예에 따르면, 기판(210)은 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판일 수 있다.
기판(210)의 상부에 평활한 면을 형성하고 불순물이 침투하는 것을 차단하기 위한 버퍼층(215)이 더 배치될 수 있다. 버퍼층(215)은 실리콘 나이트라이드 및/또는 실리콘 옥사이드 등과 같은 무기 절연 물질을 포함하는 단일 층 또는 복수 층으로 형성될 수 있다.
기판(210) 상에 적어도 하나의 박막 트랜지스터(TFT)가 배치된다. 박막 트랜지스터(TFT)는 활성층(220), 게이트 전극(230g), 소스 전극(240s) 및 드레인 전극(240d)을 포함한다.
활성층(220)은 이온 불순물이 도핑된 소스 영역(220s)과 드레인 영역(220d), 및 소스 영역(220s)과 드레인 영역(220d) 사이의 채널 영역(220c)을 포함할 수 있다. 일 예에 따르면, 활성층(220)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 포함할 수 있다. 다른 예에 따르면, 활성층(220)은 산화물 반도체를 포함할 수 있다. 또 다른 예에 따르면, 활성층(220)은 유기 반도체 물질을 포함할 수 있다.
활성층(220) 상에는 게이트 절연막으로 기능하는 제1 절연층(225)이 배치된다. 제1 절연층(225) 상에는 채널 영역(220c)과 적어도 일부가 중첩하는 게이트 전극(230g), 및 커패시터 하부 전극(230c)이 배치된다. 본 명세서에서 게이트 전극(230g) 및 커패시터 하부 전극(230c)은 통칭하여 게이트 전극층 또는 제1 전극층으로 지칭될 수 있다.
상기 게이트 전극층은, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속이 단일 층 또는 복수 층으로 형성될 수 있다.
상기 게이트 전극층 상에는 제2 절연층(235)이 형성된다. 제2 절연층(235) 상에는 제2 전극층으로도 지칭되는 소스/드레인 전극층(240)이 배치된다. 제2 절연층(235)은 게이트 전극(230g)과 소스/드레인 전극층(240) 사이에서 층간 절연막으로 기능하고, 커패시터 하부 전극(230c)과 커패시터 상부 전극(240c) 사이에서 커패시터 유전막으로 기능한다.
소스/드레인 전극층(240)은 드레인 전극(240d), 소스 전극(240s), 커패시터 상부 전극(240c), 소스 전극(240s)과 커패시터 상부 전극(240c)을 연결하는 배선(240w) 및 패드 전극(240p)을 포함할 수 있다. 도시되지는 않았지만, 소스/드레인 전극층(240)은 데이터 배선 및/또는 전원 배선을 더 포함할 수 있다.
소스/드레인 전극층(240)은 도 1에 도시된 전극층(140)에 대응될 수 있다. 소스/드레인 전극층(240)은 하부 전극층(240b) 및 상부 전극층(240t)을 포함한다. 하부 전극층(240b)의 상면과 측면은 상부 전극층(240t)에 의해 직접 덮일 수 있다. 상부 전극층(240t)은 하부 전극층(240b)보다 일정한 거리만큼 측방향으로 더 연장될 수 있다.
하부 전극층(240b)은 제1 도전층(241) 및 제1 도전층(241)의 바로 위에 적층된 제2 도전층(242)을 포함할 수 있다. 상부 전극층(240t)은 하부 전극층(240b)의 상면 및 측면을 직접 덮는 제3 도전층(243) 및 제3 도전층(243)의 바로 위에 적층된 제4 도전층(244)을 포함할 수 있다. 도 3에 도시된 전극층(140a)와 같이, 하부 전극층(240b)은 제2 도전층(242) 상에 제5 도전층을 더 포함할 수도 있다.
제1 도전층(241)은 몰리브덴(Mo)을 포함하고, 제2 도전층(242)은 알루미늄(Al)을 포함할 수 있다. 제3 도전층(243)은 알루미늄(Al)을 포함하고, 제4 도전층(244)은 티타늄(Ti)을 포함할 수 있다. 상기 제5 도전층은 몰리브덴(Mo)을 포함할 수 있다.
제2 도전층(242)의 두께는 제3 도전층(243)의 두께보다 두꺼울 수 있으며, 제2 도전층(242)의 두께와 제3 도전층(243)의 두께의 합은 약 1㎛ 이상일 수 있다.
하부 전극층(240b)과 상부 전극층(240t)은 동일한 포토 마스크를 이용하지만 다른 식각 공정에 의해 형성될 수 있다. 구체적으로, 하부 전극층(240b)은 등방성 식각 공정에 의해 패터닝되고, 상부 전극층(240t)은 이방성 식각 공정에 의해 패터닝될 수 있다. 소스/드레인 전극층(240)은 도 2a 내지 도 2f을 참조하여 앞에서 설명된 제조 방법을 이용하여 형성될 수 있다.
소스 전극(240s)과 드레인 전극(240d)은 제2 절연층(235)에 형성된 콘택 홀들을 통하여 활성층(220)의 소스 영역(220s)과 드레인 영역(220d)에 각각 전기적으로 연결된다. 커패시터 상부 전극(240c)은 커패시터 하부 전극(230c)에 대응하여 배치되고, 배선(240w)을 통해 드레인 전극(240d)에 연결된다.
패드 전극(240p)은 제2 절연층(235) 상에 배치되고, 적어도 일부가 외부에 노출된다. 패드 전극(240p)의 최상층은 제4 도전층(244)이다. 제4 도전층(244)은 패드 전극을 외부의 수분, 열, 및 산소로부터 보호하기에 적합한 물질, 예컨대 티타늄(Ti)으로 형성될 수 있다. 패드 전극(240p)이 상부 전극층(240t) 없이 하부 전극층(240b)으로만 이루어지는 경우, 하부 전극층(240b)의 최상층은 알루미늄(Al)이거나 몰리브덴(Mo)을 포함한다. 그러나, 알루미늄(Al)은 힐락 문제가 야기될 수 있으며, 몰리브덴(Mo)은 열에 의해 부식될 수 있다는 문제가 있다. 하부 전극층(240b)의 최상층을 티타늄(Ti)으로 형성할 경우, 티타늄(Ti)은 습식 식각이 안되기 때문에, 하부 전극층(240b) 전체를 건식 식각으로 패터닝해야 하므로, 제조 시간이 크게 증가하는 문제가 발생한다.
본 실시예에 따르면, 습식 식각으로 패터닝될 수 있는 하부 전극층(240b)을 먼저 형성한 후, 하부 전극층(240b) 상에 상부 전극층(240t)을 건식 식각으로 형성함으로써, 패드 전극(240p)의 최상층을 티타늄(Ti)과 같은 패드 전극에 적합한 물질로 형성할 수 있고, 패드 전극(240p) 외에 소스 전극(240s), 드레인 전극(240d), 배선(240w), 커패시터 상부 전극(240c), 및 데이터 배선이나 전원 배선과 같은 다른 배선들을 모두 하부 전극층(240b)과 상부 전극층(240t)으로 형성함으로써 소스/드레인 전극층(240)을 두껍게 형성할 수 있다. 그 결과, 배선 저항이 낮아지게 되고, RC-딜레이와 IR 드롭이 감소된다.
또한, 본 실시예에 따르면, 하나의 포토 마스크로 하부 전극층(240b)과 상부 전극층(240t)을 제조할 수 있기 때문에, 제조 비용이 절감될 수 있고, 건식 식각을 이용하여 상부 전극층(240t)을 하부 전극층(240b)의 상면과 측면을 덮도록 형성함으로써, 공정 마진을 줄일 수 있다. 따라서, 화소들이 고밀도로 형성될 수 있다.
제1 절연층(225) 및 제2 절연층(235)은 무기 절연막으로 형성될 수 있다. 제1 절연층(225) 및 제2 절연층(235)을 형성하는 무기 절연막으로는 실리콘 디옥사이드(SiO2), 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiON), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 탄탈 옥사이드(Ta2O5), 하프늄 옥사이드(HfO2), 지르코늄 옥사이드(ZrO2), BST(Barium Strontium Titanate), PZT(Lead Zirconium Titanate) 등이 포함될 수 있다.
제2 절연층(235) 상에는 패드 전극(240p)을 노출하고 패드 전극(240p)을 제외한 나머지 소스/드레인 전극층(240)을 덮도록 제3 절연층(245)이 배치된다. 제3 절연층(245)은 무기 절연막 또는 유기 절연막으로 형성될 수 있다. 제3 절연층(245)에는 드레인 전극(240d)의 적어도 일부를 노출하는 비아 홀, 및 패드 전극(240p)의 적어도 일부를 노출하는 개구가 형성된다.
제3 절연층(245) 상에는 박막 트랜지스터(TFT)의 드레인 전극(240d)에 연결된 화소 전극(250), 화소 전극(250)에 대향하는 대향 전극(265), 및 화소 전극(250)과 대향 전극(265) 사이의 중간층(260)을 포함하는 유기 발광 소자(OLED)가 배치된다.
배면 발광 타입의 유기 발광 표시 장치에서는 화소 전극(250)이 광투과 전극으로 형성되고 대향 전극(265)은 반사 전극으로 형성된다. 전면 발광 타입의 유기 발광 표시 장치에서는 화소 전극(250)이 반사 전극으로 형성되고 대향 전극(265)이 반투과 전극으로 형성된다. 아래의 설명에서는, 유기 발광 소자(OLED)가 기판(210)의 반대 방향으로 발광하는 전면 발광 타입을 기준으로 설명한다.
화소 전극(250)은 반사 전극일 수 있다. 화소 전극(250)은 반사층과 일함수가 높은 투명 또는 반투명 전극층의 적층 구조를 포함할 수 있다. 예컨대, 화소 전극(250)은 제1 투명 도전성 산화물 층, 금속층, 및 제2 투명 도전성 산화물 층이 적층된 적층 구조를 가질 수 있다. 상기 제1 투명 도전성 산화물 층은 화소 전극(250)과 드레인 전극(240d)의 부착력을 높이기 위해 제공될 수 있다. 상기 금속층은 반사층으로 기능할 수 있으며, 상기 제2 투명 도전성 산화물 층은 상기 금속층의 산화를 방지하는 배리어층으로 기능할 수 있다.
상기 반사층은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 또는 이들의 합금을 포함할 수 있다. 투명 또는 반투명 전극층은 인듐 주석 옥사이드(ITO; indium tin oxide), 인듐 아연 옥사이드(IZO; indium zinc oxide), 아연 옥사이드(ZnO; zinc oxide), 인듐 옥사이드(In2O3; indium oxide), 인듐 갈륨 옥사이드(IGO; indium gallium oxide) 및 알루미늄 아연 옥사이드(AZO; aluminum zinc oxide) 등과 같은 투명 도전성 산화물 물질들 중에서 선택된 적어도 하나의 물질을 포함할 수 있다. 화소 전극(250)은 애노드(anode) 전극으로 기능할 수 있다.
화소 전극(250) 상에는 화소 전극(250)의 가장자리를 덮고 화소 전극(250)의 중앙부를 노출하는 소정의 개구부를 포함하는 제4 절연막(255)이 배치될 수 있다. 제4 절연막(255)은 화소 정의막으로 기능할 수 있다. 상기 개구부에 의해 한정되는 영역 상에 빛을 발광하는 유기 발광층을 포함하는 중간층(260)이 배치될 수 있다. 제4 절연막(255)은 유기 절연 물질로 형성될 수 있으며, 패드 전극(240p)의 적어도 일부를 노출하는 개구를 포함할 수 있다.
대향 전극(265)은 투과형 전극으로 형성될 수 있다. 대향 전극(265)은 일함수가 낮은 금속을 얇게 형성한 반투과막일 수 있다. 얇은 금속 반투과막의 높은 저항 문제를 보완하기 위해, 금속 반투과막 상에 투명 도전성 산화물로 이루어진 투명 도전막이 적층될 수 있다. 대향 전극(265)은 공통 전극의 형태로 기판(210) 전면에 걸쳐 형성될 수 있으며, 캐소드(cathode) 전극으로 기능할 수 있다. 다른 예에 따르면, 화소 전극(250)과 대향 전극(265)은 그 극성이 서로 반대가 될 수도 있다.
화소 전극(250)과 대향 전극(265) 사이에 전압이 인가되면, 중간층(260)은 빛을 방출할 수 있다. 중간층(260)은 빛을 발광하는 유기 발광층을 포함하며, 유기 발광층은 저분자 유기물 또는 고분자 유기물을 사용할 수 있다. 유기 발광층이 저분자 유기물로 형성된 저분자 유기층인 경우에는 유기 발광층을 중심으로 화소 전극(250)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer: HIL)이 배치되고, 대향 전극(265)의 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL)이 배치될 수 있다. 한편, 유기 발광층이 고분자 유기물로 형성된 고분자 유기층의 경우에는 유기 발광층을 중심으로 화소 전극(250)의 방향으로 홀 수송층이 구비될 수 있다.
중간층(260)은 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다. 중간층(260)이 백색광을 방출할 경우, 컬러 이미지를 표현하기 위해, 유기 발광 표시 장치는 청색, 녹색, 및 적색 컬러 필터를 더 포함할 수 있다.
유기 발광 소자(OLED)는 유기물로 구성되어 외부의 수분이나 산소에 의해 쉽게 열화될 수 있기 때문에, 유기 발광 소자(OLED)를 보호하기 위해 대향 전극(265) 상에 밀봉재(미 도시)가 배치될 수 있다. 상기 밀봉재는 봉지 기판 또는 박막 봉지층을 포함할 수 있다.
도 5에 도시된 박막 트랜지스터(TFT)는 유기 발광 소자(OLED)를 구동시키는 구동 트랜지스터를 도시한 것이다. 도 5에는 구동 트랜지스터만이 도시되어 있지만, 유기 발광 표시 장치(200)는 스위칭 트랜지스터(미 도시) 또는 보상 트랜지스터(미 도시)를 더 포함할 수 있다.
한편, 도 5에 도시된 박막 트랜지스터(TFT)의 구조는 일 실시예에 따른 유기 발광 표시 장치(200)가 적용될 수 있는 하나의 예시이며, 본 발명은 도 5에 도시된 박막 트랜지스터(TFT)의 구조에 한정되지 않는다. 구체적으로, 도 5에서 유기 발광 소자(OLED)가 박막 트랜지스터(TFT)의 상부에 배치되는 구조가 예시적으로 제시되지만, 유기 발광 소자(OLED)의 화소 전극(250)은 박막 트랜지스터(TFT)의 게이트 전극(230g)과 동일층에 형성되거나, 소스/드레인 전극층(240)에 형성될 수도 있다.
도 5에서 박막 트랜지스터(TFT)의 게이트 전극(230g)이 활성층(220) 상에 배치되는 것으로 도시되지만, 본 발명은 이에 제한되지 않으며, 게이트 전극(230g)이 활성층(220)의 하부에 배치될 수도 있다.
도 6은 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 단면도이다.
도 6을 참조하면, 유기 발광 표시 장치(300)는 기판(310), 기판(310) 상의 적어도 하나의 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)에 연결되는 유기 발광 소자(OLED), 적어도 하나의 커패시터(CAP) 및 패드 전극(PAD)를 포함한다.
유기 발광 표시 장치(300)는 게이트 전극층(330) 및 소스/드레인 전극층(340)을 제외하고는 도 5에 도시된 유기 발광 표시 장치(200)와 실질적으로 유사하며, 대응되는 구성요소들에 대해서는 간단히 설명한다.
기판(310)은 도 5에 도시된 기판(210)과 같이, 유리 기판 또는 플라스틱 기판일 수 있다. 기판(310)의 상부에는 버퍼층(315)이 더 배치될 수 있다. 기판(310) 상에 적어도 하나의 박막 트랜지스터(TFT)가 배치되며, 박막 트랜지스터(TFT)는 활성층(320), 게이트 전극(330g), 소스 전극(340s) 및 드레인 전극(340d)을 포함한다.
활성층(320)은 이온 불순물이 도핑된 소스 영역(320s)과 드레인 영역(320d), 및 소스 영역(320s)과 드레인 영역(320d) 사이의 채널 영역(320c)을 포함할 수 있다. 활성층(320) 상에는 게이트 절연막으로도 지칭되는 제1 절연층(325)이 배치된다.
제1 절연층(325) 상에는 게이트 전극층(330)이 배치된다. 게이트 전극층(330)은 채널 영역(320c)과 적어도 일부가 중첩하는 게이트 전극(330g), 커패시터 하부 전극(330c), 및 패드 전극(330p)을 포함한다. 도시되지는 않았지만, 게이트 전극층(330)은 스캔 배선을 더 포함할 수 있다.
도 6에 도시된 바와 같이, 게이트 전극층(330)은 도 3에 도시된 전극층(140a)에 대응될 수 있다. 그러나, 본 발명은 이에 한정되지 않으면, 게이트 전극층(330)에서 제3 도전층(333)이 생략되어, 게이트 전극층(330)이 도 1에 도시된 전극층(140)에 대응될 수 있다. 게이트 전극층(330)은 하부 전극층(330b) 및 상부 전극층(330t)을 포함한다. 하부 전극층(330b)의 상면과 측면은 상부 전극층(330t)에 의해 직접 덮일 수 있다. 상부 전극층(330t)은 하부 전극층(330b)보다 일정한 거리만큼 측방향으로 더 연장될 수 있다.
하부 전극층(330b)은 제1 도전층(331), 제1 도전층(331)의 바로 위에 적층된 제2 도전층(332), 및 제2 도전층(332)의 바로 위에 적층된 제3 도전층(333)을 포함할 수 있다. 상술한 바와 같이, 제3 도전층(333)은 생략될 수 있다. 상부 전극층(330t)은 하부 전극층(330b)의 상면 및 측면을 직접 덮는 제4 도전층(334) 및 제4 도전층(334)의 바로 위에 적층된 제5 도전층(335)을 포함할 수 있다.
제1 도전층(331)은 몰리브덴(Mo)을 포함하고, 제2 도전층(332)은 알루미늄(Al)을 포함하고, 제3 도전층(333)은 몰리브덴(Mo)을 포함할 수 있다. 제4 도전층(334)은 알루미늄(Al)을 포함하고, 제5 도전층(335)은 티타늄(Ti)을 포함할 수 있다.
제2 도전층(332)의 두께는 제4 도전층(334)의 두께보다 두꺼울 수 있으며, 제2 도전층(332)의 두께와 제4 도전층(334)의 두께의 합은 약 1㎛ 이상일 수 있다.
하부 전극층(330b)과 상부 전극층(330t)은 동일한 포토 마스크를 이용하지만 다른 식각 공정에 의해 형성될 수 있다. 구체적으로, 하부 전극층(330b)은 등방성 식각 공정에 의해 패터닝되고, 상부 전극층(330t)은 이방성 식각 공정에 의해 패터닝될 수 있다. 게이트 전극층(330)은 도 2a 내지 도 2f을 참조하여 앞에서 설명된 제조 방법을 이용하여 형성될 수 있다.
패드 전극(330p)은 제1 절연층(325) 상에 배치되고, 적어도 일부가 외부에 노출된다. 패드 전극(330p)의 최상층은 제5 도전층(335)이다. 제5 도전층(335)은 패드 전극을 외부의 수분, 열, 및 산소로부터 하부의 도전층들을 보호하기에 적합한 물질, 예컨대 티타늄(Ti)으로 형성될 수 있다. 패드 전극(330p)이 상부 전극층(330t) 없이 하부 전극층(330b)으로만 이루어지는 경우, 하부 전극층(330b)의 최상층은 알루미늄(Al)이거나 몰리브덴(Mo)을 포함할 수 있다. 그러나, 알루미늄(Al)은 힐락 문제를 야기할 수 있으며, 몰리브덴(Mo)은 열에 의해 부식될 수 있다는 문제가 있다. 하부 전극층(330b)의 최상층을 티타늄(Ti)으로 형성할 경우, 티타늄(Ti)은 습식 식각이 안되기 때문에, 하부 전극층(330b) 전체를 건식 식각으로 패터닝해야 하므로, 제조 시간이 크게 증가하는 문제가 발생한다.
본 실시예에 따르면, 습식 식각으로 패터닝될 수 있는 하부 전극층(330b)을 먼저 형성한 후, 하부 전극층(330b) 상에 상부 전극층(330t)을 건식 식각으로 형성함으로써, 패드 전극(330p)의 최상층을 티타늄(Ti)과 같은 패드 전극에 적합한 물질로 형성할 수 있다. 또한, 패드 전극(330p) 외에 게이트 전극(330g), 커패시터 상부 전극(330c) 및 동일 층에 위치하는 예컨대, 스캔 배선들과 같은 다른 배선들을 모두 하부 전극층(330b)과 상부 전극층(330t)으로 형성함으로써 게이트 전극층(330)을 두껍게 형성할 수 있다. 따라서, 게이트 전극층(330)의 배선 저항이 감소되고, RC-딜레이 및 IR 드롭이 감소된다.
또한, 본 실시예에 따르면, 하나의 포토 마스크로 하부 전극층(330b)과 상부 전극층(330t)을 제조할 수 있기 때문에, 제조 비용이 절감될 수 있고, 건식 식각을 이용하여 상부 전극층(330t)을 하부 전극층(330b)의 상면과 측면을 덮도록 형성함으로써, 공정 마진을 줄일 수 있다. 따라서, 화소들이 고밀도로 형성될 수 있다.
게이트 전극층(330) 상에는 제2 절연층(336)이 형성된다. 제2 절연층(336) 상에는 제2 전극층으로도 지칭되는 소스/드레인 전극층(340)이 배치된다. 제2 절연층(336)은 게이트 전극(330g)과 소스/드레인 전극층(340) 사이에서 층간 절연막으로 기능하고, 커패시터 하부 전극(330c)과 커패시터 상부 전극(340c) 사이에서 커패시터 유전막으로 기능한다. 제2 절연층(336)은 패드 전극(330p)을 노출하는 개구를 포함할 수 있다.
소스 전극(340s)과 드레인 전극(340d)은 제2 절연층(336)에 형성된 콘택 홀들을 통하여 활성층(320)의 소스 영역(320s)과 드레인 영역(320d)에 각각 전기적으로 연결된다. 커패시터 상부 전극(340c)은 커패시터 하부 전극(330c)에 대응하여 배치되고, 배선(340w)을 통해 드레인 전극(340d)에 연결된다.
소스/드레인 전극층(340)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속이 단일 층 또는 복수 층으로 형성될 수 있다.
예시적으로 도 6에 도시된 바와 같이, 소스/드레인 전극층(340)은 제1 도전층(341), 제2 도전층(342) 및 제3 도전층(343)으로 이루어진 삼중 적층 구조를 가질 수 있다. 제1 도전층(341) 및 제3 도전층(343)은 몰리브덴(Mo)을 포함할 수 있으며, 제2 도전층(342)은 알루미늄(Al)을 포함할 수 있다. 소스/드레인 전극층(340)은 습식 식각을 이용하여 한 번에 패터닝될 수 있다.
소스/드레인 전극층(340)은 드레인 전극(340d), 소스 전극(340s), 커패시터 상부 전극(340c), 및 소스 전극(340s)과 커패시터 상부 전극(340c)을 연결하는 배선(340w)을 포함할 수 있다. 도시되지는 않았지만, 소스/드레인 전극층(340)은 데이터 배선 및/또는 전원 배선을 더 포함할 수 있다.
제1 절연층(325) 및 제2 절연층(336)은 무기 절연막으로 형성될 수 있다. 제2 절연층(336) 상에는 소스/드레인 전극층(340)을 덮도록 제3 절연층(345)이 배치된다. 제3 절연층(345)은 무기 절연막 또는 유기 절연막으로 형성될 수 있다. 제3 절연층(345)에는 드레인 전극(340d)의 적어도 일부를 노출하는 비아 홀, 및 패드 전극(330p)의 적어도 일부를 노출하는 개구가 형성된다.
제3 절연층(345) 상에는 박막 트랜지스터(TFT)의 드레인 전극(340d)에 연결된 화소 전극(350), 화소 전극(350)에 대향하는 대향 전극(365), 및 화소 전극(350)과 대향 전극(365) 사이의 중간층(360)을 포함하는 유기 발광 소자(OLED)가 배치된다.
화소 전극(350), 중간층(360) 및 대향 전극(365)은 각각 도 5를 참조로 설명된 화소 전극(250), 중간층(260) 및 대향 전극(265)에 대응되며, 반복하여 설명하지 않는다. 화소 전극(350) 상에는 화소 전극(350)의 적어도 일부의 중앙 부분을 노출하는 소정의 개구부를 포함하는 제4 절연막(355)이 배치될 수 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
100: 표시 장치 110: 하부 구조물
120: 하부 전극층 121: 제1 도전층
122: 제2 도전층 130: 상부 전극층
131: 제3 도전층 132: 제4 도전층
140: 전극층

Claims (20)

  1. 제1 도전층 및 상기 제1 도전층 바로 위의 제2 도전층을 포함하는 하부 전극층; 및
    상기 하부 전극층의 상면과 측면을 직접 덮도록 배치되고, 제3 도전층 및 상기 제3 도전층 바로 위의 제4 도전층을 포함하는 상부 전극층을 포함하며,
    상기 상부 전극층은 측방향으로 상기 하부 전극층보다 일정한 거리만큼 더 연장되는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 상부 전극층은 상기 하부 전극층의 상기 측면의 기울기보다 큰 기울기를 갖는 측면을 갖는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제4 도전층은 티타늄(Ti)을 포함하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 도전층은 몰리브덴(Mo)을 포함하고,
    상기 제2 도전층 및 상기 제3 도전층은 알루미늄(Al)을 포함하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 하부 전극층은 상기 제2 도전층 바로 위의 제5 도전층을 더 포함하고,
    상기 제5 도전층은 몰리브덴(Mo)을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제2 도전층의 두께는 상기 제3 도전층의 두께보다 두꺼운 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 도전층의 두께와 상기 제3 도전층의 두께의 합은 1㎛이상인 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    활성층, 상기 활성층 상의 게이트 전극, 및 상기 활성층에 각각 전기적으로 연결된 소스 전극 및 드레인 전극을 포함하는 적어도 하나의 박막 트랜지스터를 포함하는 복수의 화소들; 및
    상기 복수의 화소들에 전기적으로 연결되는 패드 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 하부 전극층 및 상기 상부 전극층을 포함하는 전극층을 더 포함하며,
    상기 전극층은 상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제8 항에 있어서,
    상기 하부 전극층 및 상기 상부 전극층을 포함하는 전극층을 더 포함하며,
    상기 전극층은 상기 게이트 전극, 및 상기 패드 전극을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제1 포토 마스크를 사용하여 하부 전극층을 형성하는 단계; 및
    상기 제1 포토 마스크를 재 사용하여, 상기 하부 전극층의 상면과 측면을 직접 덮고 상기 하부 전극층보다 측방향으로 일정한 거리만큼 더 연장되는 상부 전극층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 하부 전극층을 형성하는 단계는,
    제1 도전층을 형성하는 단계;
    상기 제1 도전층 바로 위에 제2 도전층을 적층하는 단계; 및
    상기 제1 포토 마스크를 이용한 제1 포토리소그래피 공정 및 등방성 식각 공정을 이용하여, 상기 제2 도전층 및 상기 제1 도전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 등방성 식각 공정은 습식 식각인 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제11 항에 있어서,
    상기 상부 전극층을 형성하는 단계는,
    상기 하부 전극층의 상면과 측면을 직접 덮도록 제3 도전층을 형성하는 단계;
    상기 제3 도전층 바로 위에 제4 도전층을 적층하는 단계; 및
    상기 제1 포토 마스크를 이용한 제2 포토리소그래피 공정 및 이방성 식각 공정을 이용하여, 상기 제4 도전층 및 상기 제3 도전층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 이방성 식각 공정은 건식 식각인 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 적어도 하나의 박막 트랜지스터를 포함하는 복수의 화소들 및 상기 복수의 화소들에 전기적으로 연결되는 패드 전극을 포함하는 유기 발광 표시 장치로서,
    소스 영역, 드레인 영역, 및 상기 소스 영역 및 상기 드레인 영역 사이의 채널 영역이 정의되는 활성층;
    상기 채널 영역과 적어도 일부가 중첩하도록 상기 활성층 상에 배치되는 게이트 전극을 포함하는 제1 전극층;
    상기 소스 영역에 전기적으로 연결된 소스 전극, 및 상기 드레인 영역에 전기적으로 연결되는 드레인 전극을 포함하는 제2 전극층;
    상기 소스 전극 및 상기 드레인 전극 중 어느 하나에 전기적으로 연결되는 화소 전극;
    상기 화소 전극과 대향하는 대향 전극; 및
    상기 화소 전극과 상기 대향 전극 사이에 개재되는 유기 발광층을 포함하는 중간층을 포함하며,
    상기 제1 전극층 및 상기 제2 전극층 중 적어도 하나는 하부 전극층, 및 상기 하부 전극층의 상면과 측면을 직접 덮도록 배치되고 측방향으로 상기 하부 전극층보다 일정한 거리만큼 더 연장되는 상부 전극층으로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층 중 상기 적어도 하나는 상기 하부 전극층 및 상기 상부 전극층으로 구성되는 상기 패드 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제16 항에 있어서,
    상기 하부 전극층은 몰리브덴(Mo)을 포함하는 제1 도전층과 알루미늄(Al)을 포함하는 제2 도전층이 순차적으로 직접 적층된 이중층 구조를 갖는 것을 특징으로 하는 표시 장치.
  19. 제16 항에 있어서,
    상기 상부 전극층은 알루미늄(Al)을 포함하는 제3 도전층과 티타늄(Ti)을 포함하는 제4 도전층이 순차적으로 직접 적층된 이중층 구조를 갖는 것을 특징으로 하는 표시 장치.
  20. 제16 항에 있어서,
    상기 하부 전극층은 몰리브덴(Mo)을 포함하는 제1 도전층, 알루미늄(Al)을 포함하는 제2 도전층, 및 몰리브덴(Mo)을 포함하는 제5 도전층이 순차적으로 직접 적층된 삼중층 구조를 갖는 것을 특징으로 하는 표시 장치.
KR1020130128661A 2013-10-28 2013-10-28 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치 KR102211967B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130128661A KR102211967B1 (ko) 2013-10-28 2013-10-28 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130128661A KR102211967B1 (ko) 2013-10-28 2013-10-28 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20150048508A true KR20150048508A (ko) 2015-05-07
KR102211967B1 KR102211967B1 (ko) 2021-02-05

Family

ID=53386987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130128661A KR102211967B1 (ko) 2013-10-28 2013-10-28 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR102211967B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022189883A1 (ja) * 2021-03-12 2022-09-15 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2022189882A1 (ja) * 2021-03-12 2022-09-15 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2023002297A1 (ja) * 2021-07-21 2023-01-26 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040082987A (ko) * 2003-03-20 2004-09-30 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 배선, 표시 장치 및 그 제조 방법
JP3913689B2 (ja) * 1998-11-25 2007-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR20070050763A (ko) * 2006-06-29 2007-05-16 주식회사 대우일렉트로닉스 오엘이디 디스플레이 소자의 제조방법
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4267242B2 (ja) * 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR20130102028A (ko) * 2005-11-17 2013-09-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3913689B2 (ja) * 1998-11-25 2007-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4267242B2 (ja) * 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR20040082987A (ko) * 2003-03-20 2004-09-30 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 배선, 표시 장치 및 그 제조 방법
KR20130102028A (ko) * 2005-11-17 2013-09-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR20070050763A (ko) * 2006-06-29 2007-05-16 주식회사 대우일렉트로닉스 오엘이디 디스플레이 소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022189883A1 (ja) * 2021-03-12 2022-09-15 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2022189882A1 (ja) * 2021-03-12 2022-09-15 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
WO2023002297A1 (ja) * 2021-07-21 2023-01-26 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法

Also Published As

Publication number Publication date
KR102211967B1 (ko) 2021-02-05

Similar Documents

Publication Publication Date Title
TWI737625B (zh) 有機發光二極體顯示器及其製造方法
TWI624038B (zh) 有機發光二極體(oled)顯示器
US10937838B2 (en) Organic light emitting display device
US9178003B2 (en) Organic light-emitting diode (OLED) display
KR102077144B1 (ko) 유기발광표시장치 및 그 제조 방법
US9941341B2 (en) Transparent display apparatus
TWI629767B (zh) 有機發光顯示設備
KR20140104263A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102126380B1 (ko) 유기발광표시장치
KR102273052B1 (ko) 디스플레이 제조 방법
TW201444079A (zh) 有機發光顯示裝置及其製造方法
KR102098742B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150095147A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9437665B2 (en) Organic light-emitting display apparatus
KR102113177B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102211967B1 (ko) 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
CN112151575A (zh) 显示装置
KR102512724B1 (ko) 표시장치 및 이의 제조방법
US11329120B2 (en) Organic light emitting diode display device
US10861880B2 (en) Electronic device and manufacturing method therefor
KR102707562B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20240079417A1 (en) Display device and method of manufacturing the same
KR102100373B1 (ko) 유기 발광 표시 장치
KR20160009771A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)