KR102512724B1 - 표시장치 및 이의 제조방법 - Google Patents

표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR102512724B1
KR102512724B1 KR1020180045740A KR20180045740A KR102512724B1 KR 102512724 B1 KR102512724 B1 KR 102512724B1 KR 1020180045740 A KR1020180045740 A KR 1020180045740A KR 20180045740 A KR20180045740 A KR 20180045740A KR 102512724 B1 KR102512724 B1 KR 102512724B1
Authority
KR
South Korea
Prior art keywords
electrode
pads
display area
insulating layer
layer
Prior art date
Application number
KR1020180045740A
Other languages
English (en)
Other versions
KR20190122284A (ko
Inventor
서진아
이윤호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180045740A priority Critical patent/KR102512724B1/ko
Priority to US16/253,412 priority patent/US20190326326A1/en
Publication of KR20190122284A publication Critical patent/KR20190122284A/ko
Application granted granted Critical
Publication of KR102512724B1 publication Critical patent/KR102512724B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 표시장치 및 그의 제조 방법을 개시한다.
본 발명의 일 실시예에 따른 표시장치는, 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는 기판; 상기 기판의 비표시영역에 배치되고, 상기 표시영역의 신호선들과 연결된 복수의 패드들; 및 상기 패드들 사이에 배치된 격벽들;을 포함한다.

Description

표시장치 및 이의 제조방법{Display and method of manufacturing thereof}
본 발명은 표시장치 및 그의 제조 방법에 관한 것이다.
표시 장치 등의 전자 장치는 복수의 회로 배선들 및 이들에 연결된 복수의 전자 소자들을 포함하고, 전기적 신호를 인가받아 동작한다. 이러한 복수의 회로 배선들과 전자 소자들을 전기적으로 연결시키기 위하여 도전성 접착제 또는 도전성 필름이 사용되고 있다.
본 발명의 실시예들은 스파이더 배선 간 단락으로 인한 화면의 세로선 불량을 방지할 수 있는 표시장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 표시장치는, 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는 기판; 상기 기판의 비표시영역에 배치되고, 상기 표시영역의 신호선들과 연결된 복수의 패드들; 및 상기 패드들 사이에 배치된 격벽들;을 포함한다.
상기 표시장치는, 상기 복수의 패드들과 연결되는 복수의 범프들을 포함하는 집적회로;를 더 포함할 수 있다.
상기 표시장치는, 상기 복수의 패드들 및 상기 복수의 범프들을 전기적으로 연결하는 도전성 접착부재;를 더 포함할 수 있다.
상기 도전성 접착부재는 도전입자를 포함할 수 있다.
상기 격벽은 상기 도전입자의 지름보다 큰 높이를 가질 수 있다.
상기 격벽은 상기 도전성 접착부재와 접촉할 수 있다.
상기 표시장치는, 상기 신호선들과 상기 패드들을 연결하는 복수의 팬아웃선들;을 더 포함할 수 있다.
상기 격벽들은 상기 표시영역의 복수의 절연층들 중 하나와 동일한 물질을 포함할 수 있다.
상기 패드들은 상기 표시영역의 박막 트랜지스터의 일 전극과 동일한 물질을 포함할 수 있다.
상기 격벽의 폭은 상기 패드들의 간격보다 작을 수 있다.
상기 표시장치는, 상기 표시영역에 배치된 박막 트랜지스터; 상기 박막 트랜지스터를 덮는 제1 절연층; 및 상기 제1 절연층 상부의 제1 전극의 일부를 노출하는 개구를 갖고 상기 제1 전극의 가장자리를 덮는 제2 절연층;을 더 포함하고, 상기 격벽은 상기 제1 절연층 또는 상기 제2 절연층과 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치 제조방법은, 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는 기판을 제공하는 단계; 상기 기판의 비표시영역에 상기 표시영역의 신호선들과 연결된 복수의 패드들을 형성하는 단계; 및 상기 패드들 사이에 격벽들을 형성하는 단계;를 포함한다.
상기 제조방법은, 상기 복수의 패드들에 대응하는 복수의 범프들을 포함하는 집적회로를 상기 복수의 패드들과 연결하는 단계;를 더 포함할 수 있다.
상기 제조방법은, 상기 복수의 패드들 및 상기 집적회로 사이에 도전성 접착부재를 제공하는 단계;를 포함할 수 있다.
상기 도전성 접착부재는 도전입자를 포함할 수 있다.
상기 격벽은 상기 도전입자의 지름보다 큰 높이를 가질 수 있다.
상기 격벽은 상기 도전성 접착부재와 접촉할 수 있다.
상기 격벽의 폭은 상기 패드들의 간격보다 작을 수 있다.
상기 격벽들은 상기 표시영역의 복수의 절연층들 중 하나와 동시에 형성될 수 있다.
상기 패드들은 상기 표시영역의 박막 트랜지스터의 일 전극과 동시에 형성될 수 있다.
본 발명의 실시예들은 스파이더 배선 간의 단락을 방지하여 화면의 세로선 불량을 방지할 수 있는 표시장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개념도이다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 3은 도 1에 도시된 표시장치의 I-I'를 따라 자른 부분 단면도이다.
도 4는 도 1에 도시된 표시장치의 격벽 배치를 설명하는 평면도이다.
도 5는 본 발명의 실시예에 따른 패드들 간의 단락을 설명하는 예이다.
도 6은 비교예에 따른 패드들 간의 단락을 설명하는 예이다.
도 7은 도 1에 도시된 표시장치의 표시 영역 및 비표시 영역의 일부를 개략적으로 도시한 단면도이다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 표시장치를 제조하는 공정을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 개념도이다.
도 1을 참조하면, 표시장치(10)는 기판(100), 기판(100)의 표시 영역(DA)에 배열된 복수의 화소(PX)들, 표시 영역(DA) 주변의 비표시 영역(NA)에 배치된 실장영역(140)을 포함한다.
표시 영역(DA)에는 복수의 화소(PX)들 각각이 대응 데이터선(DL) 및 대응 주사선(SL)에 연결되고, 대응 주사선(SL)으로부터의 주사신호 및 대응 데이터선(DL)으로부터의 데이터신호를 인가받아, 소정 색의 빛을 방출한다. 표시 영역(DA)에는 복수의 주사선(SL)들이 제1 방향 또는 제1 방향에 교차하는 제2 방향으로 연장되고, 복수의 데이터선(DL)들이 제2 방향 또는 제1 방향으로 연장될 수 있다.
실장영역(140)에는 팬아웃부(120)의 팬아웃선(40)들과 연결되고, 서로 이격되게 배치된 신호 패드(70)가 형성된다. 팬아웃선(40)들은 표시 영역(DA)에 배치된 복수의 신호선(20)들과 연결될 수 있다. 팬아웃선(40)들은 신호선(20)들로부터 연장되거나, 별도의 연결 부재를 통해 신호선(20)들과 전기적으로 연결될 수 있다. 신호선(20)은 주사선(SL) 및 데이터선(DL)을 포함할 수 있다. 신호 패드(70)는 주사선(SL)과 연결되는 게이트 패드 및 데이터선(DL)과 연결되는 데이터 패드를 포함할 수 있다.
실장영역(140)에는 복수의 주사선들로 주사신호를 생성하여 출력하는 주사 구동부 및/또는 복수의 데이터선들로 데이터신호를 생성하여 출력하는 데이터 구동부를 포함하는 구동부(200, 도 3 참조)가 집적 회로 칩의 형태로 구성되어 COG(Chip on Glass) 방식으로 실장될 수 있다. 구동부(200)는 신호 패드(70)와 연결될 수 있는 컨택 패드(예를 들어, 범프, 도전볼, 도전핀 등)를 구비할 수 있다.
신호 패드(70)는 ITO 또는 IZO와 같은 투명 도전막이나, 알루미늄, 은 등의 금속 또는 합금을 포함할 수 있다. 그러나, 신호 패드(70)의 물질은 이에 한정되지 않고, 내부식성을 갖는 다양한 도전성 물질을 포함할 수 있다.
도 1에서 신호 패드(70)와 표시장치(10) 내의 각 구성부를 연결하는 라인의 위치와 수는 편의상 도시된 것으로, 다수의 라인들이 다른 위치에 배치될 수 있다. 도 1에서 패드(70)는 1열로 배열되어 있으나, 본 발명의 실시예들은 이에 한정되지 않는다. 예를 들어, 일부 패드는 지그재그 형상으로 배열될 수 있다.
기판(100) 상에는 격벽(Hill)(90)이 배치될 수 있다. 격벽(90)은 신호 패드(70) 사이에 배치될 수 있다. 격벽(90)은 신호 패드(70)와 구동부(200)를 전기적으로 연결시키기 위한 도전 입자에 의해 신호 패드(70)들이 서로 단락되는 것을 방지할 수 있다. 이에 따라 본 발명의 실시예는 표시 영역(DA)의 채널들의 단락으로 세로선 불량이 발생하는 것을 방지할 수 있다.
표시장치(10)는 유기발광표시장치, 액정표시장치, FED(field emission display) 장치 등 다양한 종류의 표시장치를 포함할 수 있음은 물론이다. 이하에서는 유기발광표시장치를 예로서 설명하며, 다른 표시장치에도 적용 가능하다.
도 2는 본 발명의 일 실시예에 따른 화소의 회로도이다.
도 2를 참조하면, 일 실시예에 따른 표시장치(10)의 화소(PX)는 화소회로 및 화소회로에 연결된 발광소자(ED)를 포함할 수 있다. 화소회로는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 주사선(SL)에 연결된 게이트 전극, 데이터선(DL)에 연결된 제1 전극, 및 제2 전극을 포함한다.
제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 제2 전극에 연결된 게이트 전극, 제1 전원전압(ELVDD)을 입력받는 제1 전극, 및 발광소자(ED)에 연결된 제2 전극을 포함한다.
커패시터(Cst)는 제1 트랜지스터(T1)의 제2 전극 및 제2 트랜지스터(T2)의 게이트 전극에 연결된 제1 전극, 및 제1 전원전압(ELVDD)을 입력받는 제2 전극을 포함한다.
발광소자(ED)는 제2 트랜지스터(T2)를 통해 화소회로에 연결될 수 있다. 발광소자(ED)는 유기발광소자(OLED)일 수 있다. 유기발광소자(OLED)는 제2 트랜지스터(T2)의 제2 전극에 연결된 제1 전극, 제2 전원전압(ELVSS)을 입력받는 제2 전극, 및 제1 전극과 제2 전극 사이의 발광층을 포함한다.
제1 전원전압(ELVDD)은 제2 전원전압(ELVSS)보다 높은 전압일 수 있다.
도 2에서는, 하나의 화소에 두 개의 트랜지스터와 하나의 커패시터를 구비하는 예를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 하나의 화소에 둘 이상의 복수의 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다.
전술된 실시예에서 P형 트랜지스터로 구현된 화소를 도시하였으나, 본 발명의 실시예의 화소는 N형 트랜지스터로 구현될 수 있음은 물론이다.
도 3은 도 1에 도시된 표시장치의 I-I'를 따라 자른 부분 단면도이고, 도 4는 도 1에 도시된 표시장치의 격벽 배치를 설명하는 평면도이다.
도 3 및 도 4를 참조하면, 기판(100) 상에 복수의 신호 패드(70)들이 이격 배치될 수 있다.
복수의 신호 패드(70)들은 도전성 접착부재(AM)에 의해 구동부(200)와 전기적으로 연결될 수 있다. 복수의 신호 패드(70)들 각각은 구동부(200)의 대응하는 범프(210)와 연결될 수 있다. 도전성 접착부재(AM)는 도전입자(CP)를 포함하는 도전막일 수 있다. 도전성 접착부재(AM)는 복수의 신호 패드(70)들과 구동부(200) 사이의 공간을 채울 수 있다.
도전성 접착부재(AM)는 고분자 수지와 고분자 수지에 분산된 도전입자(CP)를 포함할 수 있다. 도전입자(CP)는 은, 구리, 비스무스, 아연 및 인듐으로 이루어진 군에서 선택되는 적어도 하나와 주석을 합금하여 형성된 주석 합금의 도전 입자일 수 있다. 또는 도전입자(CP)는 은, 구리, 비스무스, 아연 및 주석으로 이루어진 군에서 선택되는 적어도 하나와 인듐을 합금하여 형성된 인듐 합금의 도전 입자일 수 있다. 도전입자(CP)는 저온의 용융 온도를 갖는 도전입자일 수 있다. 예를 들어, 주석 및 인듐 중 적어도 하나를 포함하는 도전입자(CP)의 용융 온도는 60℃ 이상 200℃ 이하일 수 있다.
도전성 접착부재(AM)는 열가소성 수지를 더 포함할 수 있다. 열가소성 수지는 비닐 아세테이트(vinyl acetate) 수지, 스틸렌(styrene) 수지, 에틸렌-비닐 아세테이트(ethylene-vinyl acetate) 공중합 수지 또는 스틸렌-부타디엔(styrene-butadiene) 공중합 수지일 수 있다. 또는 열가소성 수지는 폴리에스테르(polyester) 수지일 수 있다.
복수의 신호 패드(70)들 사이에는 격벽(90)이 배치될 수 있다. 격벽(90)은 도전성 접착부재(AM)의 도전입자(CP)가 신호 패드(70)들에 인접하게 배치되도록 도전입자(CP)를 유도할 수 있다. 도전입자(CP)가 신호 패드(70)들에 인접 배치됨에 따라 신호 패드(70)들 간의 단락 발생이 감소할 수 있다.
격벽(90)은 절연 물질로 형성될 수 있다. 격벽(90)은 표시 영역(DA)에 형성된 다양한 절연층 중 적어도 하나와 동일한 물질로 형성될 수 있다. 격벽(90)은 표시 영역(DA)에 형성된 다양한 절연층이 형성될 때 동시에 형성될 수 있다. 격벽(90)은 하부에서 상부로 갈수록 폭이 좁아지도록 형성될 수 있다.
격벽(90)은 도전입자(CP)가 격벽(90)의 상부에 위치하지 않고 격벽(90)의 측면에 위치하여 신호 패드(70)에 가까이 위치할 수 있는 높이(T) 및 폭(W1)을 가질 수 있다. 예를 들어, 격벽(90)의 높이(두께)(T)는 도전입자(CP)의 지름 이상일 수 있다. 격벽(90)의 높이(T)는 도전입자(CP)의 지름보다 크고 기판(100)과 구동부(200)의 간격보다 낮을 수 있다. 격벽(90)의 높이(T)는 대략 4 내지 10㎛ 일수 있다. 격벽(90)의 폭(W1)은 신호 패드(70)들 간의 간격(W2)보다 작다. 신호 패드(70)들 간의 간격(W2)은 대략 10 내지 15㎛ 일수 있다. 격벽(90)의 폭(W1)은 대략 5 내지 10㎛ 일수 있다.
격벽(90)은 신호 패드(70)의 길이(L2)를 따라 배치될 수 있다. 격벽(90)의 길이(L1)는 신호 패드들(70)의 길이(L2)와 동일할 수 있다. 다른 실시예에서 격벽(90)의 길이(L1)는 신호 패드들(70)의 길이(L2)보다 길게 형성될 수 있다.
도전성 접착부재(AM)에 포함된 도전입자(CP)는 일정한 배열 또는 간격을 가지고 있는 것이 아니라 불규칙적으로 배치되어 있다. 따라서, 도전입자(CP)의 밀도는 제어할 수 있으나, 도전입자(CP)들 사이의 간격은 제어하기 어렵다. 또한 도전입자(CP)의 밀도가 높으면 신호 패드들(70)의 단락 발생이 높고, 밀도가 낮으면 구동이 되지 않을 수 있다. 또한, 구동 전압에 따른 유전 파괴(Dielectric Breakdown, DB) 현상으로 신호 패드(70)들의 단락이 발생할 수 있다.
본 발명의 실시예에 따른 격벽(90)은 DB 방지를 위한 신호 패드(70)들 간의 최소 거리를 확보하면서, 도전입자(CP)의 흐름을 제어할 수 있다.
도 5는 본 발명의 실시예에 따른 패드들 간의 단락을 설명하는 예이고, 도 6은 비교예에 따른 패드들 간의 단락을 설명하는 예이다.
도 6에 도시된 바와 같이, 격벽이 없는 경우, 적은 개수의 도전입자(CP')들(도 6의 예에서는 신호 패드(70')들 사이의 공간에 위치한 5개의 도전입자(CP')들)에 의해 인접한 신호 패드(70')들 간에 단락이 발생할 수 있다.
반면, 도 5에 도시된 바와 같이, 본 발명의 실시예에 따른 격벽(90)이 있는 경우, 도 6에 도시된 비교예에 비해 많은 개수의 도전입자(CP)들(도 5의 예에서는 신호 패드(70)들 사이의 공간에 위치한 15개의 도전입자(CP)들)이 존재하는 경우 인접한 신호 패드(70)들 간에 단락이 발생할 수 있다.
즉, 본 발명의 실시예에 따른 격벽(90)은 도전입자(CP)가 신호 패드(70)들 사이에서 흐르는 경로를 길게 형성함으로써, 도전입자(CP)의 개수가 증가하더라도 인접한 신호 패드(70)들 간의 단락 발생이 감소할 수 있다.
본 발명의 실시예는 표시장치(10)의 모델에 따라 격벽(90)의 높이 및/또는 길이를 변형함으로써, 모델 변경에 따라 도전성 접착부재(AM)의 도전입자(CP) 사이즈를 변형할 필요가 없다.
도 7은 도 1에 도시된 표시장치의 표시 영역 및 비표시 영역의 일부를 개략적으로 도시한 단면도이다.
도 7을 참조하면, 일 실시예에 따른 표시장치(10)는 표시 영역(DA)에 배치된 화소(PX), 비표시 영역(NA)에 배치된 팬아웃선(40) 및 신호 패드(70)와 격벽(90)을 포함할 수 있다.
기판(100)의 표시 영역(DA)에는 박막 트랜지스터(TFT)를 포함하는 화소회로 및 박막 트랜지스터(TFT)에 연결된 발광소자(ED)가 구비될 수 있다.
박막 트랜지스터(TFT)는 도 2에 도시된 제1 트랜지스터(T1) 또는 제2 트랜지스터(T2)일 수 있다. 도 7에 도시된 박막 트랜지스터(TFT)는 제1 트랜지스터(T1)의 예이나, 제2 트랜지스터(T2) 또한 동일한 구조로 형성될 수 있다.
박막 트랜지스터(TFT)는 활성층(151), 게이트 전극(152), 소스 전극(153) 및 드레인 전극(154)을 포함할 수 있다. 활성층(151)과 게이트 전극(152) 사이에 제1 절연층(102)이 배치될 수 있다. 게이트 전극(152)과 소스 전극(153) 및 드레인 전극(154) 사이에는 제2 절연층(103) 및 제3 절연층(104)이 배치될 수 있다. 소스 전극(153) 및 드레인 전극(154)은 전도성이 좋은 도전 물질로 이루어진 단층 또는 복수층일 수 있다. 예를 들어, 소스 전극(153) 및 드레인 전극(154)은 게이트 전극(152)과 동일한 물질로 구성될 수 있다. 소스 전극(153) 및 드레인 전극(154)은 제1 절연층(102), 제2 절연층(103) 및 제3 절연층(104)에 형성된 콘택홀을 통해 활성층(151)의 소스 영역 및 드레인 영역과 각각 연결될 수 있다.
발광소자(ED)는 제4 절연층(105)을 사이에 두고 박막 트랜지스터(TFT)와 연결될 수 있다. 발광소자(ED)는 제1 전극(161), 제1 전극(161)에 대향하는 제2 전극(163) 및 제1 전극(161)과 제2 전극(163) 사이의 중간층(162)을 포함할 수 있다.
제1 전극(161)은 제4 절연층(105)에 형성된 비아홀(VIA)을 통해 박막 트랜지스터(TFT)의 소스 전극(153) 또는 드레인 전극(154)(도 7의 실시예에서는 드레인 전극(154))과 전기적으로 연결될 수 있다.
제1 전극(161)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 및 이들의 화합물 등의 반사 도전 물질을 포함하는 반사막일 수 있다. 일 실시예에서 제1 전극(161)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 및 알루미늄징크옥사이드(AZO; aluminium zinc oxide)를 포함하는 그룹에서 선택된 적어도 어느 하나 이상의 투명 도전성 산화물을 포함하는 투명 도전막일 수 있다. 일 실시예에서 제1 전극(161)은 상기 반사막과 상기 투명 도전막의 적층 구조일 수 있다.
제2 전극(163)은 다양한 도전성 재료로 구성될 수 있다. 예를 들어, 제2 전극(163)은 리튬(Li), 칼슘(Ca), 불화리튬(LiF), 알루미늄(Al), 마그네슘(Mg) 및 은(Ag)을 포함하는 그룹에서 선택된 적어도 어느 하나를 포함하는 반투과 반사막을 포함하거나, ITO, IZO, ZnO 등의 광투과성 금속 산화물을 포함할 수 있으며, 단층 또는 복수층으로 형성될 수 있다.
비표시 영역(NA)의 팬아웃부(120)에는 복수의 팬아웃선(40)들이 형성될 수 있다. 팬아웃선(40)들은 제1 절연층(102)과 제2 절연층(103) 사이에 형성된 제1 팬아웃선(40a)과 제2 절연층(103)과 제3 절연층(104) 사이에 형성된 제2 팬아웃선(40b)을 포함할 수 있다. 제1 팬아웃선(40a)과 제2 팬아웃선(40b)은 동일한 물질로 형성되거나, 상이한 물질로 형성될 수 있다. 예를 들어, 제1 팬아웃선(40a)과 제2 팬아웃선(40b)은 박막 트랜지스터(TFT)의 게이트 전극(152)과 동일한 물질로 형성될 수 있다. 제1 팬아웃선(40a)과 제2 팬아웃선(40b)을 제2 절연층(103)을 사이에 두고 서로 다른 층에 배치함으로써, 서로 다른 층에 위치하는 이웃하는 팬아웃선들 간의 거리(간격)를 좁게 할 수 있기 때문에, 동일 면적에 보다 많은 팬아웃선(40)들을 형성하면서, 팬아웃선(40)들 간의 쇼트를 방지할 수 있다. 다른 실시예에서, 팬아웃선(40)들은 동일 층에 형성될 수 있다.
복수의 팬아웃선(40)들은 제2 절연층(103), 제3 절연층(104), 제4 절연층(105) 및 제5 절연층(106)에 의해 덮일 수 있다.
비표시 영역(NA)의 실장영역(140)에는 복수의 신호 패드(70)들 및 신호 패드(70)들 사이의 격벽(90)이 형성될 수 있다.
신호 패드(70)들은 제1 절연층(102) 상부에 형성될 수 있다. 신호 패드(70)들은 박막 트랜지스터(TFT)의 일 전극과 동일한 물질로 형성될 수 있다. 도 7의 실시예에서, 신호 패드(70)들은 게이트 전극(152)과 동일한 물질로 형성되고 있으나, 다른 실시예에서, 신호 패드(70)들은 제3 절연층(104) 상부에 소스 전극(153) 및 드레인 전극(154)과 동일한 물질로 형성될 수 있다.
격벽(90)들은 신호 패드(70)들 사이에 형성될 수 있다. 격벽(90)들은 제4 절연층(105) 및/또는 제5 절연층(106)과 동일한 물질로 형성될 수 있다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 표시장치를 제조하는 공정을 개략적으로 도시한 단면도들이다.
도 8을 참조하면, 기판(100) 상부의 표시 영역(DA)에 화소(PX)의 화소회로가 형성되고, 비표시 영역(NA)의 팬아웃부(120)에 팬아웃선(40) 및 실장영역(140)에 신호 패드(70)가 형성될 수 있다.
기판(100) 상부에 버퍼층(101)이 배치될 수 있다.
기판(100)은 유리, 금속 또는 플라스틱 등 다양한 소재로 구성될 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 소재의 기판을 포함할 수 있다. 여기서, 플렉서블 소재의 기판이란 잘 휘어지고 구부러지며 접거나 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판은 초박형 유리, 금속 또는 플라스틱으로 구성될 수 있다.
버퍼층(101)은 기판(100)을 통해 불순 원소가 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있다. 버퍼층(101)은 생략될 수 있다.
버퍼층(101) 상부에 반도체층을 형성한 후, 반도체층을 패터닝하여 박막 트랜지스터(TFT)의 활성층(151)을 형성할 수 있다. 반도체층은 다양한 물질을 함유할 수 있다. 예를 들면, 반도체층은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 함유할 수 있다. 다른 예로서 반도체층은 산화물 반도체를 함유하거나 유기 반도체 물질을 함유할 수 있다.
기판(100) 상부에 활성층(151)을 덮으며 제1 절연층(102)이 형성될 수 있다. 제1 절연층(102)은 무기 절연막일 수 있다. 제1 절연층(102)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연막이 단층 또는 복수층으로 형성될 수 있다.
제1 절연층(102) 상부에 게이트 전극(152), 제1 팬아웃선(40a) 및 신호 패드(70)가 형성될 수 있다.
게이트 전극(152)은 다양한 도전성 물질로 형성할 수 있다. 예컨대, 게이트 전극(152)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 게이트 전극(152)은 활성층(151)의 적어도 일부와 중첩될 수 있다.
제1 팬아웃선(40a) 및 신호 패드(70)는 박막 트랜지스터(TFT)의 게이트 전극(152)과 동일한 물질로 형성될 수 있다.
일 실시예에서, 게이트 전극(152)을 마스크로 하여 B 또는 P 이온 불순물을 활성층(151)에 도핑할 수 있다. 이에 따라 활성층(151)은 이온 불순물이 도핑된 소스 영역 및 드레인 영역과, 그 사이의 채널 영역을 구비할 수 있다.
기판(100) 상부에 게이트 전극(152), 제1 팬아웃선(40a) 및 신호 패드(70)를 덮으며 제2 절연층(103)을 형성할 수 있다. 제2 절연층(103)은 무기 절연막일 수 있다. 제2 절연층(103)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연막이 단층 또는 복수층으로 형성될 수 있다. 다른 실시예에서, 제2 절연층(103)은 유기 절연막일 수 있다.
제2 절연층(103) 상부에 제2 팬아웃선(40b)이 형성될 수 있다.
제2 팬아웃선(40b)은 박막 트랜지스터(TFT)의 게이트 전극(152)과 동일한 물질로 형성될 수 있다.
기판(100) 상부에 제2 절연층(103) 및 제2 팬아웃선(40b)을 덮으며 제3 절연층(104)이 형성될 수 있다. 제3 절연층(104)은 무기 물질로 구성된 단층 또는 복수층일 수 있다. 예를 들면, 제3 절연층(104)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 아연산화물(ZrO2) 등을 포함할 수 있다. 다른 실시예에서, 제3 절연층(104)은 유기 물질을 포함할 수도 있다.
제3 절연층(104)에는 제1 절연층(102) 및 제2 절연층(103)과 함께 패터닝되어 활성층(151)의 소스 영역 및 드레인 영역의 일부를 노출하는 컨택홀이 형성될 수 있다. 이때 실장영역(140)의 제1 절연층(102), 제2 절연층(103) 및 제3 절연층(104)이 패터닝되어 제거될 수 있다.
제3 절연층(104) 상부에 소스 전극(153) 및 드레인 전극(154)이 형성될 수 있다. 소스 전극(153) 및 드레인 전극(154)은 게이트 전극(152)과 동일한 물질로 형성될 수 있다. 소스 전극(153) 및 드레인 전극(154)은 활성층(151)의 소스 영역 및 드레인 영역과 각각 컨택할 수 있다.
도 9를 참조하면, 기판(100) 상부에는 박막 트랜지스터(TFT)를 완전히 덮는 제4 절연층(105)이 형성될 수 있다.
제4 절연층(105)은 유기 물질로 구성된 단층 또는 복수층일 수 있다. 제4 절연층(105)은 일반 범용고분자(PMMA, PS), phenol 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 예를 들어, 제4 절연층(105)은 폴리이미드, 폴리아마이드, 아크릴 수지 등을 포함할 수 있다.
제4 절연층(105)에는 제4 절연층(105)의 패터닝에 의해 박막 트랜지스터(TFT)의 소스 전극(153) 또는 드레인 전극(154)의 일부를 노출하는 비아홀(VIA)이 형성될 수 있다. 이때 제4 절연층(105)의 패터닝에 의해 실장영역(140)의 격벽(90)이 형성될 수 있다.
도 9의 실시예에서는 격벽(90)이 제4 절연층(105)의 패터닝에 의해 형성되고 있으나, 다른 실시예에서, 격벽(90)은 제5 절연층(106)의 패터닝에 의해 형성될 수 있다. 또는, 격벽(90)은 제4 절연층(105) 및 제5 절연층(106)의 패터닝에 2층 구조로 형성될 수 있다.
예를 들어, 일 실시예에서, 기판(100) 상부에 제4 절연층(105)을 적층한 후 포토 공정에 의해 표시 영역(DA)의 비아홀(VIA) 및 비표시 영역(NA)의 격벽(90)이 형성될 수 있다. 다른 실시예에서, 기판(100) 상부에 제5 절연층(106)을 적층한 후 포토 공정에 의해 표시 영역(DA)의 제1 전극(161)을 노출하는 개구 및 비표시 영역(NA)의 격벽(90)이 형성될 수 있다. 다른 실시예에서, 기판(100) 상부에 제4 절연층(105)을 적층한 후 포토 공정에 의해 표시 영역(DA)의 비아홀(VIA) 및 비표시 영역(NA)의 격벽(90)의 하부층이 형성되고, 기판(100) 상부에 제5 절연층(106)을 적층한 후 포토 공정에 의해 표시 영역(DA)의 제1 전극(161)을 노출하는 개구 및 비표시 영역(NA)의 격벽(90)의 상부층이 형성될 수 있다.
본 발명의 실시예는 절연층의 패터닝을 위한 마스크 설계 변경으로 격벽(90)을 형성함 따라 격벽(90) 형성을 위한 추가 공정이 불필요하다.
도 10을 참조하면, 제4 절연층(105) 상부에 발광소자(ED)를 형성할 수 있다.
제4 절연층(105) 상부에는 발광소자(ED)의 제1 전극(161)이 형성되고, 제1 전극(161)은 제4 절연층(105)에 형성된 비아홀(VIA)에 의해 노출된 박막 트랜지스터(TFT)의 소스 전극(153) 또는 드레인 전극(154)과 전기적으로 연결될 수 있다.
제1 전극(161) 상부에는 제1 전극(161)의 가장자리를 덮으며 제1 전극(161)의 일부를 노출하는 개구를 갖는 제5 절연층(106)이 형성될 수 있다. 제5 절연층(106)은 제4 절연층(105)과 유사하게 유기 물질로 구성된 단층 또는 복수층일 수 있다.
제5 절연층(106)에 의해 노출된 제1 전극(161)의 상부에는 발광층을 포함하는 중간층(162)이 형성될 수 있다. 발광층은 저분자 유기물 또는 고분자 유기물로 구성될 수 있다. 발광층의 종류에 따라 발광소자(ED)는 적색, 녹색 및 청색의 광을 각각 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 복수의 유기 발광층이 하나의 발광소자(ED)에 배치될 수 있다. 예를 들어, 적색, 녹색, 및 청색의 광을 방출하는 복수의 유기 발광층이 수직으로 적층되거나 혼합 형성되어 백색광을 방출할 수 있다. 이 경우 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나 컬러 필터가 더 구비될 수 있다. 상기 적색, 녹색, 및 청색은 예시적인 것으로, 백색광을 방출하기 위한 색의 조합은 이에 한정되지 않는다.
중간층(162)은 제1 전극(161)과 발광층 사이 및/또는 발광층과 제2 전극(163) 사이에 정공 주입층(hole injection layer), 정공 수송층(hole transport layer), 전자 수송층(electron transport layer) 및 전자 주입층(electron injection layer) 중 적어도 하나의 기능층을 포함할 수 있다. 일 실시예에 따르면, 중간층(162)은 상술한 층들 외에 기타 다양한 기능층을 더 포함할 수 있다.
도 10에서는 중간층(162)이 제1 전극(161)에만 대응되도록 패터닝된 것으로 도시되어 있으나 이는 편의상 그와 같이 도시한 것이며, 중간층(162)은 인접한 화소의 중간층(162)과 일체로 형성될 수도 있음은 물론이다. 또한 중간층(162) 중 일부의 층은 화소별로 형성되고, 다른 층은 인접한 화소의 중간층(162)과 일체로 형성될 수도 있는 등 다양한 변형이 가능하다.
중간층(162) 상부에 제2 전극(163)이 기판(100)의 표시 영역(DA)의 전면에 형성될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는 기판;
    상기 표시영역에 배치된 박막 트랜지스터;
    상기 박막 트랜지스터를 덮는 제1 절연층;
    상기 제1 절연층 상부의 제1 전극, 상기 제1 전극에 대향하는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이의 발광층을 포함하는 발광소자;
    상기 발광소자의 제1 전극의 일부에 대응하는 개구를 갖고 상기 제1 전극의 가장자리를 덮는 제2 절연층;
    상기 기판의 비표시영역에 배치되고, 상기 표시영역의 신호선들과 연결된 복수의 패드들; 및
    상기 패드들 사이에 배치된 격벽들;을 포함하고,
    상기 격벽은 상기 제1 절연층과 동일한 물질을 포함하는 제1층 및 상기 제2 절연층과 동일한 물질을 포함하고 상기 제1층 상부에 배치된 제2층을 포함하는, 표시장치.
  2. 제1항에 있어서,
    상기 복수의 패드들과 연결되는 복수의 범프들을 포함하는 집적회로;를 더 포함하는 표시장치.
  3. 제2항에 있어서,
    상기 복수의 패드들 및 상기 복수의 범프들을 전기적으로 연결하는 도전성 접착부재;를 더 포함하는 표시장치.
  4. 제3항에 있어서,
    상기 도전성 접착부재는 도전입자를 포함하는, 표시장치.
  5. 제4항에 있어서,
    상기 격벽은 상기 도전입자의 지름보다 큰 높이를 갖는, 표시장치.
  6. 제3항에 있어서,
    상기 격벽은 상기 도전성 접착부재와 접촉하는, 표시장치.
  7. 제1항에 있어서,
    상기 신호선들과 상기 패드들을 연결하는 복수의 팬아웃선들;을 더 포함하는 표시장치.
  8. 삭제
  9. 제1항에 있어서,
    상기 패드들은 상기 표시영역의 박막 트랜지스터의 일 전극과 동일한 물질을 포함하는, 표시장치.
  10. 제1항에 있어서,
    상기 격벽의 폭은 상기 패드들의 간격보다 작은, 표시장치.
  11. 삭제
  12. 표시영역 및 상기 표시영역 주변의 비표시영역을 포함하는 기판을 제공하는 단계;
    상기 기판의 표시영역에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 덮는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상부에 발광소자의 제1 전극을 형성하는 단계;
    상기 발광소자의 제1 전극의 일부에 대응하는 개구를 갖고 상기 제1 전극의 가장자리를 덮는 제2 절연층을 형성하는 단계;
    상기 개구 내에 발광층을 배치하는 단계;
    상기 제1 전극에 대향하는 제2 전극을 형성하는 단계;
    상기 기판의 비표시영역에 상기 표시영역의 신호선들과 연결된 복수의 패드들을 형성하는 단계; 및
    상기 패드들 사이에 격벽들을 형성하는 단계;를 포함하고,
    상기 격벽은 상기 제1 절연층과 동일한 물질을 포함하는 제1층 및 상기 제2 절연층과 동일한 물질을 포함하고 상기 제1층 상부에 배치된 제2층을 포함하는, 표시장치 제조방법.
  13. 제12항에 있어서,
    상기 복수의 패드들에 대응하는 복수의 범프들을 포함하는 집적회로를 상기 복수의 패드들과 연결하는 단계;를 더 포함하는 표시장치 제조방법.
  14. 제13항에 있어서,
    상기 복수의 패드들 및 상기 집적회로 사이에 도전성 접착부재를 제공하는 단계;를 포함하는 표시장치 제조방법.
  15. 제14항에 있어서,
    상기 도전성 접착부재는 도전입자를 포함하는, 표시장치 제조방법.
  16. 제15항에 있어서,
    상기 격벽은 상기 도전입자의 지름보다 큰 높이를 갖는, 표시장치 제조방법.
  17. 제14항에 있어서,
    상기 격벽은 상기 도전성 접착부재와 접촉하는, 표시장치 제조방법.
  18. 제12항에 있어서,
    상기 격벽의 폭은 상기 패드들의 간격보다 작은, 표시장치 제조방법.
  19. 삭제
  20. 제12항에 있어서,
    상기 패드들은 상기 표시영역의 박막 트랜지스터의 일 전극과 동시에 형성되는, 표시장치 제조방법.
KR1020180045740A 2018-04-19 2018-04-19 표시장치 및 이의 제조방법 KR102512724B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180045740A KR102512724B1 (ko) 2018-04-19 2018-04-19 표시장치 및 이의 제조방법
US16/253,412 US20190326326A1 (en) 2018-04-19 2019-01-22 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180045740A KR102512724B1 (ko) 2018-04-19 2018-04-19 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20190122284A KR20190122284A (ko) 2019-10-30
KR102512724B1 true KR102512724B1 (ko) 2023-03-23

Family

ID=68236040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180045740A KR102512724B1 (ko) 2018-04-19 2018-04-19 표시장치 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20190326326A1 (ko)
KR (1) KR102512724B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065580A (ko) * 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치
KR20240086666A (ko) * 2021-10-22 2024-06-18 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 패널, 디스플레이 장치 및 접합 디스플레이 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
TWI412107B (zh) * 2009-10-02 2013-10-11 Ind Tech Res Inst 凸塊結構、晶片封裝結構及該凸塊結構之製備方法
KR20130007053A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20130013515A (ko) * 2011-07-28 2013-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102421771B1 (ko) * 2015-07-06 2022-07-18 삼성디스플레이 주식회사 이방성 도전 필름 및 그 제조방법

Also Published As

Publication number Publication date
KR20190122284A (ko) 2019-10-30
US20190326326A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
US10381592B2 (en) Display apparatus including overlapping conductive lines
EP3757737B1 (en) Display device
KR102516054B1 (ko) 유기발광표시장치 및 유기발광표시장치의 제조 방법
KR20240028379A (ko) 유기발광 표시장치
KR20170023268A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6715708B2 (ja) 表示装置
KR20230004367A (ko) 표시 장치
US9299759B2 (en) Organic light-emitting display device and method of manufacturing the same
US11201199B2 (en) Chip on film package including a protection layer and display device including the chip on film package
KR20170104086A (ko) 표시 장치
KR20160017276A (ko) 표시장치 및 그 제조방법
CN110828422A (zh) 显示装置及制造其的方法
KR20190118221A (ko) 유기 발광 표시 장치
WO2019156024A1 (ja) 表示装置
KR102512724B1 (ko) 표시장치 및 이의 제조방법
KR101996438B1 (ko) 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
KR102638314B1 (ko) 유기발광 표시장치
KR20210002285A (ko) 표시장치 및 그 제조방법
KR102211967B1 (ko) 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
US11557614B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
KR20220063863A (ko) 디스플레이 장치
JP2012073371A (ja) 発光装置及び電子機器
KR102593332B1 (ko) 유기발광표시장치 및 그의 제조방법
US12041830B2 (en) Method of fabricating conductive pattern, display device, and method of fabricating display device
KR102528305B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right