TWI412107B - 凸塊結構、晶片封裝結構及該凸塊結構之製備方法 - Google Patents

凸塊結構、晶片封裝結構及該凸塊結構之製備方法 Download PDF

Info

Publication number
TWI412107B
TWI412107B TW098133500A TW98133500A TWI412107B TW I412107 B TWI412107 B TW I412107B TW 098133500 A TW098133500 A TW 098133500A TW 98133500 A TW98133500 A TW 98133500A TW I412107 B TWI412107 B TW I412107B
Authority
TW
Taiwan
Prior art keywords
insulating
bump
bumps
substrate
metal
Prior art date
Application number
TW098133500A
Other languages
English (en)
Other versions
TW201113990A (en
Inventor
Su Tsai Lu
Yu Wei Huang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW098133500A priority Critical patent/TWI412107B/zh
Priority to US12/647,068 priority patent/US8227915B2/en
Publication of TW201113990A publication Critical patent/TW201113990A/zh
Application granted granted Critical
Publication of TWI412107B publication Critical patent/TWI412107B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Description

凸塊結構、晶片封裝結構及該凸塊結構之製備方法
本揭露係關於一種細間距晶片封裝結構及其凸塊結構之製備方法。
當顯示面板朝向高解析度、高畫質的方向發展時，用於驅動像素的電極數量也不可避免地也要隨之而增加，然而在既定的驅動晶片尺寸或在更小的驅動晶片尺寸下增加電極數目時，目前在液晶模組(Liquid Crystal Module，LCM)的驅動晶片構裝中，不管是晶粒玻璃(Chip On Glass，COG)亦或是晶粒軟膜(Chip On Flex，COF)皆朝向細間距(fine pitch)構裝的研究方向。
通常，在液晶模組中，驅動晶片係使用接合膠材作為中間層以將驅動晶片接合於顯示面板上，其中接合膠材可區分為異方性導電膠(Anisotropic Conductive Adhesive，ACA)和非導電膠(Non-Conductive Adhesive，NCA)。然而，當驅動晶片採用細間距構裝技術及使用異方性導電膠為接合架構中間層時，由於凸塊間的間距小於10μm，因此凸塊間導電顆粒容易聚集而產生橋接的問題(bridging issue)，從而導致電極短路。為解決橋接問題，不同的技術被發展出來。
美國專利申請號US 2007/0,063,347揭露一種導電顆粒，該導電顆粒外包覆一層絕緣層，藉此使位在凸塊間群聚之導電顆粒彼此電隔離。然而，由於導電顆粒上之絕緣層相當薄，因此在熱壓製程中容易因膠材流動使導電顆粒受到摩擦，而使絕緣層破裂而導致失效。
美國專利申請號US 2005/0,227,475揭示一種利用外加電壓控制導電顆粒在晶片電極上之分佈之方法。此方法雖可解決細間距接合時之橋接問題，但是會大幅提高構裝成本。
美國專利公告號US 7,109,058公開一種無凸塊之半導體裝置及其製備方法，該方法係將導電粒子以超音波熔接的方式固定在電極上。此方法雖可避免產生橋接問題，但是製程步驟繁複，且當電極間之間隙縮小時，因凸塊被移除而可能導致電極的可靠度降低。
除了前述的橋接問題外，當電極密度越來越高時，與電極相接之凸塊也會越做越小。當凸塊變得越來越小時，其能捕捉的導電顆粒數量也隨之降低，而可能影響到凸塊與電極間接合品質。
綜上所述，現有的構裝技術在面臨細間距構裝之挑戰時，仍待開發一種可克服上述種種不足之電極接合之結構及方法。
本揭露一實施範例揭示一種凸塊結構，其包含一第一基板、複數個第一電極、複數個絕緣凸塊、複數個金屬延伸層以及複數個金屬層。複數個第一電極配置於該第一基板。複數個絕緣凸塊相對應於該些第一電極設置，其中該些絕緣凸塊將該些第一電極相互隔離。各金屬延伸層形成於相對應之該第一電極與該絕緣凸塊之間，且延伸出該絕緣凸塊之一側面，並於相對應之兩相鄰之該些絕緣凸塊間形成一延伸部，其中各該延伸部在其延伸方向上之長度小於相對應之兩相鄰之該絕緣凸塊之間距。各金屬層形成於相對應之該絕緣凸塊之該側面與相對應之該延伸部之上方。
本揭露另一實施範例揭示一種凸塊結構，其包含一第一基板、複數個絕緣凸塊、複數個第一電極以及複數個金屬層。複數個絕緣凸塊間隔地排列在該第一基板，各該絕緣凸塊包含兩相對之側面，其中至少一該側面面對一相鄰之該絕緣凸塊。各第一電極相對應地設置於相鄰之該些凸塊之間。各該金屬層形成於相對應之該第一電極和相鄰於該第一電極之該些絕緣凸塊之該些側面上。
本揭露一實施範例揭示一種晶片封裝結構，其包含一第一基板、複數個第一電極、複數個絕緣凸塊、複數個金屬延伸層、複數個金屬層、一第二基板、複數個第二電極、及一導電膠。複數個第一電極配置於第一基板上。複數個絕緣凸塊相對應於該些第一電極設置，並將該些第一電極相互隔離。各金屬延伸層形成於相對應之該第一電極與該絕緣凸塊之間，且延伸出該絕緣凸塊之一側面，並於相對應之兩相鄰之該些絕緣凸塊間形成一延伸部，其中各該延伸部在其延伸方向上之長度小於相對應之兩相鄰之該絕緣凸塊之間距。各金屬層形成於相對應之該絕緣凸塊之該側面與相對應之該延伸部。複數個第二電極係與該些第一電極相對應設置於該第二基板，其中各該第二電極相對應地凸伸於兩相鄰之該絕緣凸塊之間。導電膠包含複數個導電顆粒，該導電膠設於該第一基板與該第二基板之間，其中部分之該些導電顆粒捕捉於各該第二電極與相對應之該金屬層之間。
本揭露另一實施範例揭示一種晶片封裝結構，其包含一第一基板、複數個絕緣凸塊、複數個第一電極、複數個金屬層、一第二基板、複數個第二電極、及一導電膠。複數個絕緣凸塊間隔地排列在該第一基板，各該絕緣凸塊包含兩相對之側面，其中至少一該側面面對一相鄰之該絕緣凸塊。各第一電極相對應地設置於相鄰之該些絕緣凸塊之間。各金屬層形成於相對應之該第一電極和相鄰於該第一電極之該些絕緣凸塊之該些側面上。複數個第二電極係與該些第一電極相對應地設置於該第二基板，其中各該第二電極相對應地凸伸於兩相鄰之該絕緣凸塊之間。導電膠包含複數個導電顆粒，該導電膠設於該第一基板與該第二基板之間，其中部分之該些導電顆粒捕捉於各該第二電極與相對應之該金屬層之間。
本揭露一實施範例揭示一種凸塊結構之製備方法，其包含下列步驟：提供一第一基板；形成複數個配置於該第一基板上之第一電極；形成一金屬延伸層於該第一基板上；相對應於該些第一電極，形成複數個絕緣凸塊於該金屬延伸層上；形成一金屬層於該金屬延伸層與該些絕緣凸塊上；相對應地形成複數個遮罩層於相鄰之該些絕緣凸塊之間，其中各該遮罩層覆蓋一該絕緣凸塊之一側面上之該金屬層及相鄰之該絕緣凸塊間之部分之該金屬層，其中該部分之該金屬層在該第一電極排列方向上之長度小於相鄰之該絕緣凸塊間之間距；以及移除未遮罩之該金屬層與該金屬延伸層。
本揭露另一實施範例揭示一種凸塊結構之製備方法，其包含下列步驟：提供一第一基板；形成複數個配置於該第一基板上之第一電極；相對應地形成複數個金屬延伸層於該些第一電極上，其中該些金屬延伸層係彼此電性隔離；相對應地形成複數個絕緣凸塊於該些金屬延伸層上，其中部分之各該金屬延伸層位於相鄰之該絕緣凸塊間；形成一金屬層於該些絕緣凸塊與該些部分之各該金屬延伸層；以及移除該些絕緣凸塊頂部之該金屬層。
本揭露又一實施範例揭示一種凸塊結構之製備方法，其包含下列步驟：提供一第一基板；形成複數個配置於該第一基板上之第一電極；形成複數個絕緣凸塊於該第一基板，其中該些第一電極相對應地位於該些絕緣凸塊之間；形成一金屬層於該些絕緣凸塊與該些第一電極之上；以及移除該些絕緣凸塊頂部之該金屬層。
圖1顯示本揭露第一實施範例之晶片封裝結構10a之剖面示意圖。本實施範例揭示一種晶片封裝結構10a，其包含一具複數個凸出之第二電極2之第二基板3與一凸塊結構1a，凸塊結構1a包含一第一基板11、複數個第一電極12、一保護層(passive layer)13、複數個金屬延伸層14a、複數個絕緣凸塊15a、以及複數個金屬層16a。複數個第一電極12配置於第一基板11，且在本實施範例中，第一電極12可以以超細間距排列。保護層13形成於第一電極12之周圍。複數個金屬延伸層14a相對應地形成於該些第一電極12上，其中各金屬延伸層14a朝反向於相對應之第一電極12之一電極側邊121之方向上延伸。
複數個絕緣凸塊15a相對應地形成於該些第一電極12之上方，各絕緣凸塊15a覆蓋相對應第一電極12之電極側邊121，而各相對應之金屬延伸層14a延伸通過絕緣凸塊15a之一略微朝上傾斜之側面151，並於相對應之兩相鄰之絕緣凸塊15a間形成一延伸部141a，其中各延伸部141a在延伸方向上之長度L小於相對應之兩相鄰之絕緣凸塊15a之間距D。相對地，在金屬延伸層14a上，於延伸部141a相對之延伸層側邊142則可為絕緣凸塊15a覆蓋。由於延伸部141a未延伸至下個鄰接之絕緣凸塊15a，因此金屬延伸層14a間可彼此電性隔離。
各絕緣凸塊15a上有兩相對之側面151，側面151均略微朝上傾斜。複數個金屬層16a係與絕緣凸塊15a相對應設置，各金屬層16a設置於絕緣凸塊15a上、金屬延伸層14a穿過之側面151上，以及位於絕緣凸塊15a間之相對應之延伸部141a上。
本揭露之凸塊結構1a可用於接合具凸塊形態之第二電極2之一第二基板3，第二電極2具一截面外形，該截面外形可與兩絕緣凸塊15a間之凹陷輪廓相配合。因此當第二電極2相對應地插置於兩絕緣凸塊15a間時，第二電極2之側面可將異方性導電膠4之導電顆粒5緊壓並固著於絕緣凸塊15a之側面151，而第二電極2之頂面則可將導電顆粒緊壓於延伸部141a上。絕緣凸塊15a具有足夠之高度，因此當第二基板3與第一基板11接合時，絕緣凸塊15a可阻隔兩相鄰第二電極2接合處間導電顆粒群聚的現象，故可避免產生橋接的問題。又，在絕緣凸塊15a之一側面151及絕緣凸塊15a間之表面設置電性連接於第一電極12之金屬層16a，可因金屬層16a具較大之面積而捕捉到更多的導電粒子，從而降低接點的電阻值。
圖2顯示本揭露第二實施範例之晶片封裝結構10b之剖面示意圖。本實施範例之晶片封裝結構10b，其包含一具複數個凸出之第二電極2之第二基板3及一用於夾接第二電極2之凸塊結構1b，凸塊結構1b包含一第一基板11、複數個配置於第一基板11之第一電極12、一設置於第一電極12周邊之保護層13、複數個金屬延伸層14b、複數個絕緣凸塊15a、以及複數個金屬層16b。各絕緣凸塊15a覆蓋相對應之第一電極12之一電極側邊121，使各第一電極12間形成電性隔離。金屬延伸層14b形成於相對應之第一電極12與相對應之絕緣凸塊15a之間，金屬延伸層14b朝第一電極12之電極側邊121之相反方向延伸。金屬延伸層14b延伸出絕緣凸塊15a之一側面151，並相對應地於兩相鄰之絕緣凸塊15a之間形成一延伸部141b。於本實施範例中，由於各絕緣凸塊15a偏置於相對應之第一電極12上，使延伸部141b可延伸至下個鄰近之絕緣凸塊15a而不會發生相鄰第一電極12間導通的情形。各金屬層16b則相對應地設置於相鄰之絕緣凸塊15a上、相互面對之側面151及延伸部141b上，如此可有效地提高導電顆粒之捕捉率。
圖3顯示本揭露第三實施範例之晶片封裝結構10c之剖面示意圖。本實施範例之晶片封裝結構10c，其包含一具複數個凸出之第二電極2之第二基板3及一用於夾接第二電極2之凸塊結構1c，凸塊結構1c包含一第一基板11、複數個配置於第一基板11之第一電極12、一設置於第一電極12周邊之保護層13、複數個金屬延伸層14c、複數個絕緣凸塊15a、以及複數個金屬層16b。各絕緣凸塊15a覆蓋相對應之第一電極12之一電極側邊121，使各第一電極12間形成電性隔離。金屬延伸層14c形成於相對應之第一電極12與相對應之絕緣凸塊15a之間，金屬延伸層14c朝第一電極12之電極側邊121之相反方向延伸。金屬延伸層14c延伸出絕緣凸塊15a之一側面151，並相對應地於兩相鄰之絕緣凸塊15a之間形成一延伸部141c。於本實施範例中，各金屬延伸層14c上相對於延伸部141c之側邊143係位於相對應之絕緣凸塊15a下方，因此各延伸部141c可延伸至下個鄰近之絕緣凸塊15a而不會發生相鄰金屬延伸層14c間導通的情形。各金屬層16b則相對應地設置於相鄰之絕緣凸塊15a上、相互面對之側面151及延伸部141c上，如此可有效地提高導電顆粒之捕捉率。
圖4顯示本揭露第四實施範例之晶片封裝結構10d之剖面示意圖。本實施範例之晶片封裝結構10d，其包含一具複數個凸出之第二電極2之第二基板3及一用於夾接第二電極2之凸塊結構1d，凸塊結構1d包含一第一基板11、複數個配置於第一基板11之第一電極12、一設置於第一電極12周邊之保護層13、複數個絕緣凸塊15a、以及複數個金屬層16b。複數個絕緣凸塊15a配置於第一基板11上，各絕緣凸塊15a具有兩相對且表面略微朝上傾斜之側面151，而各側面151可面對一相鄰之絕緣凸塊15a。複數個第一電極12相對應地設置於相鄰之絕緣凸塊15a之間，而複數個金屬層16b則相對應地設置於相鄰之絕緣凸塊15a間、相互面對之側面151及相對應之第一電極12上。
圖5至圖8顯示本揭露其他實施範例之晶片封裝結構10e至10h之剖面示意圖。圖5至圖8顯示之實施範例係與前述之第一至第四實施範例間相對應地具有類似之結構。惟前述第一至第四實施範例中之絕緣凸塊15a具有平的頂部，而在圖5至圖8之實施範例中，絕緣凸塊15b之頂部截面形狀為圓形。當絕緣凸塊15a具平頂時，接合後部分導電粒子可能會被緊壓在絕緣凸塊15a之平頂與第二基板3之間；而圓頂之絕緣凸塊15b在接合時，則可將導電顆粒完全地推擠至兩側，而有效地分隔導電粒子。
圖9至圖14顯示本揭露一實施範例之凸塊結構1a之製程流程示意圖。如圖9所示，首先提供一第一基板11，接著在第一基板11上形成複數個間隔排列之第一電極12，然後在各第一電極12之周圍形成保護層13。參照圖10所示，接著在第一基板11上形成一層覆蓋第一電極12與保護層13之金屬延伸層17。參照圖11與圖12所示，接著在金屬延伸層17上塗佈一高分子層20，接著圖案化高分子層20，以形成複數個絕緣凸塊15a。參照圖13所示，之後形成一金屬層18於絕緣凸塊15a之表面及絕緣凸塊15a間之金屬延伸層17上。接著，形成複數個遮罩層19於相鄰之絕緣凸塊15a之間，其中各遮罩層19覆蓋相對應之絕緣凸塊15a之一側面與部分介於絕緣凸塊15a間之金屬層18。在絕緣凸塊15a間，被遮蔽之金屬層18之在第一電極12排列方向上之長度小於絕緣凸塊15a間之間距。參照圖14所示，最後將未被遮罩層19遮罩之金屬層18與金屬延伸層17移除。
圖15至圖18顯示本揭露另一實施範例之凸塊結構1c之製程流程示意圖。如圖15所示，首先提供一第一基板11，接著在第一基板11上形成複數個間隔排列之第一電極12，然後在各第一電極12之周圍形成保護層13。參照圖16所示，接著相對應於第一電極12形成複數個金屬延伸層14c，其中金屬延伸層14c係彼此電性隔離。參照圖17所示，之後相對應地形成複數個絕緣凸塊15a於該些金屬延伸層14c上，其中部分之金屬延伸層14c位於絕緣凸塊15a之間，而另一部份之金屬延伸層14c則為相對應絕緣凸塊15a所覆蓋。參照圖18所示，接著形成一金屬層於絕緣凸塊15a與金屬延伸層14c上，然後將絕緣凸塊15a頂部之金屬層移除，以形成最後之金屬層16b。
圖19至圖21顯示本揭露又一實施範例之凸塊結構1d之製程流程示意圖。如圖19所示，首先提供一第一基板11，接著在第一基板11上形成複數個間隔排列之第一電極12，然後在各第一電極12之周圍形成保護層13。參照圖20所示，接著形成複數個絕緣凸塊15a於第一基板11上，其中該些第一電極12相對應地位於相鄰之絕緣凸塊15a之間。參照圖21所示，接著形成一金屬層於絕緣凸塊15a與第一電極12上，然後將絕緣凸塊15a頂部之金屬層移除，以形成最後之金屬層16b。
圖22顯示本揭露一實施範例之絕緣凸塊15c之剖面示意圖；圖23與圖24係圖23之絕緣凸塊15c之接合示意圖。參照圖22至圖24，絕緣凸塊15c可分割成兩個部分，使絕緣凸塊15c更易於變形，如此當第二電極2進行接合時，第二電極2與金屬層16b間更可緊密接合。各絕緣凸塊15c係沿垂直於第一電極12排列方向之方向上，分割成兩個部分，其分割之方式包含蝕刻方法。經分割後之絕緣凸塊15c具彈性，可運用在使用異方性導電膠之接合，如圖23所示；或者運用在非導電膠之接合，如圖24所示。
在前述諸實施範例中，絕緣凸塊15a、15b可為一高分子凸塊，例如聚醯亞胺(Polyimide)凸塊。絕緣凸塊15a、15b之形狀可包含六面體、圓柱體及多角柱體。第一基板11可為矽基板。第二電極2和12之材料係金、銅或鋁。金屬層16a、16b和18之材質係金。第二基板3之材質可包含玻璃基板、高分子基板、矽基板及陶瓷基板。
本揭露之技術內容及技術特點已揭示如上，然而熟悉本項技術之人士仍可能基於本揭露之教示及揭示而作種種不背離本揭露精神之替換及修飾。因此，本揭露之保護範圍應不限於實施範例所揭示者，而應包括各種不背離本揭露之替換及修飾，並為以下之申請專利範圍所涵蓋。
1a~1h．．．凸塊結構
2．．．第二電極
3．．．第二基板
4．．．異方性導電膠
5．．．導電顆粒
10a~10h．．．晶片封裝結構
11．．．第一基板
12．．．第一電極
13．．．保護層
14a~14c．．．金屬延伸層
15a~15c．．．絕緣凸塊
16a、16b．．．金屬層
17．．．金屬延伸層
18．．．金屬層
19．．．遮罩層
20．．．高分子層
121．．．電極側邊
141a~141c．．．延伸部
142、143．．．延伸層側邊
151．．．側面
圖1顯示本揭露第一實施範例之晶片封裝結構之剖面示意圖；圖2顯示本揭露第二實施範例之晶片封裝結構之剖面示意圖；圖3顯示本揭露第三實施範例之晶片封裝結構之剖面示意圖；圖4顯示本揭露第四實施範例之晶片封裝結構之剖面示意圖；圖5至圖8顯示本揭露其他實施範例之晶片封裝結構之剖面示意圖；圖9至圖14顯示本揭露一實施範例之凸塊結構之製程流程示意圖；圖15至圖18顯示本揭露另一實施範例之凸塊結構之製程流程示意圖；圖19至圖21顯示本揭露又一實施範例之凸塊結構之製程流程示意圖；圖22顯示本揭露一實施範例之絕緣凸塊之剖面示意圖；及圖23與圖24係圖22之絕緣凸塊之接合示意圖。
1a．．．凸塊結構
2．．．第二電極
3．．．第二基板
4．．．異方性導電膠
5．．．導電顆粒
10a．．．晶片封裝結構
11．．．第一基板
12．．．下電極
13．．．保護層
14a．．．金屬延伸層
15a．．．絕緣凸塊
16a．．．金屬層
121．．．電極側邊
141a．．．延伸部
142．．．延伸層側邊
151．．．側面

Claims (50)

  1. 一種凸塊結構，包含：一第一基板；複數個第一電極，配置於該第一基板上；複數個絕緣凸塊，相對應於該些第一電極設置，其中該些絕緣凸塊位於第一電極之上方；複數個金屬延伸層，各該金屬延伸層形成於相對應之該第一電極與該絕緣凸塊之間，且延伸出該絕緣凸塊之一側面，並於相對應之兩相鄰之該些絕緣凸塊間形成一延伸部，其中各該延伸部在其延伸方向上之長度小於相對應之兩相鄰之該絕緣凸塊之間距；以及複數個金屬層，各該金屬層形成於相對應之該絕緣凸塊之該側面與相對應之該延伸部之上方。
  2. 根據請求項1之凸塊結構，其中各該絕緣凸塊包含相對於該側面之另一側面，其中各該金屬層形成於相鄰之該些絕緣凸塊間相互面對之兩該側面上。
  3. 根據請求項1之凸塊結構，其中各該絕緣凸塊位於相對應之該第一電極之正上方。
  4. 根據請求項3之凸塊結構，其中各該金屬延伸層延伸至相鄰之該絕緣凸塊。
  5. 根據請求項1之凸塊結構，其中各該絕緣凸塊設置於相對應之該第一電極，且相對應之各該金屬延伸層延伸至相鄰之該絕緣凸塊。
  6. 根據請求項1之凸塊結構，其中該絕緣凸塊係一高分子凸塊。
  7. 根據請求項6之凸塊結構，其中各該絕緣凸塊沿垂直於該些第一電極排列方向上分割成兩部分，每一該複數個絕緣凸塊分別具有一開口，且每一該複數個開口曝露出每一該複數個絕緣凸塊。
  8. 根據請求項1之凸塊結構，其中該絕緣凸塊之形狀包含六面體、圓柱體及多角柱體。
  9. 根據請求項1之凸塊結構，其中該絕緣凸塊之頂部截面形狀為一圓弧。
  10. 根據請求項1之凸塊結構，其中該第一基板為一矽基板。
  11. 根據請求項1之凸塊結構，其中該第一電極之材料係金、銅或鋁。
  12. 根據請求項1之凸塊結構，其中該金屬層之材質係金。
  13. 一種凸塊結構，包含：一第一基板；複數個絕緣凸塊，配置於該第一基板，各該絕緣凸塊包含兩相對之側面，其中至少一該側面面對一相鄰之該絕緣凸塊；複數個第一電極，各該第一電極相對應地設置於相鄰之該些絕緣凸塊之間；以及複數個金屬層，各該金屬層形成於相對應之該第一電極和相鄰於該第一電極之該些絕緣凸塊之該些側面上。
  14. 根據請求項13之凸塊結構，其中該絕緣凸塊係一高分子凸塊。
  15. 根據請求項13之凸塊結構，其中各該絕緣凸塊沿垂直於該些第一電極排列方向上分割成兩部分，每一該複數個絕緣 凸塊分別具有一開口，且每一該複數個開口曝露出每一該複數個絕緣凸塊。
  16. 根據請求項13之凸塊結構，其中該絕緣凸塊之形狀包含六面體、圓柱體及多角柱體。
  17. 根據請求項13之凸塊結構，其中該絕緣凸塊之頂部截面形狀為一圓弧。
  18. 根據請求項13之凸塊結構，其中該第一基板為一矽基板。
  19. 根據請求項13之凸塊結構，其中該第一電極之材料係金、銅或鋁。
  20. 根據請求項13之凸塊結構，其中該金屬層之材質係金。
  21. 一種晶片封裝結構，包含：一第一基板；複數個第一電極，配置於該第一基板上；複數個絕緣凸塊，相對應於該些第一電極設置，其中該些絕緣凸塊位於第一電極之上方；複數個金屬延伸層，各該金屬延伸層形成於相對應之該第一電極與該絕緣凸塊之間，且延伸出該絕緣凸塊之一側面，並於相對應之兩相鄰之該些絕緣凸塊間形成一延伸部，其中各該延伸部在其延伸方向上之長度小於相對應之兩相鄰之該絕緣凸塊之間距；複數個金屬層，各該金屬層形成於相對應之該絕緣凸塊之該側面與相對應之該延伸部之上方；一第二基板；複數個第二電極，係與該些第一電極相對應設置於該第二基板，其中各該第二電極相對應地凸伸於兩相鄰之該 絕緣凸塊之間；以及一導電膠，包含複數個導電顆粒，該導電膠設於該第一基板與該第二基板之間，其中部分之該些導電顆粒捕捉於各該第二電極與相對應之該金屬層之間。
  22. 根據請求項21之晶片封裝結構，其中各該絕緣凸塊包含相對於該側面之另一側面，其中各該金屬層形成於相鄰之該些絕緣凸塊間相互面對之兩該側面上。
  23. 根據請求項21之晶片封裝結構，其中各該絕緣凸塊位於相對應之該第一電極之正上方。
  24. 根據請求項23之晶片封裝結構，其中各該金屬延伸層延伸至相鄰之該絕緣凸塊。
  25. 根據請求項21之晶片封裝結構，其中各該絕緣凸塊設置於相對應之該第一電極，且相對應之各該金屬延伸層延伸至相鄰之該絕緣凸塊。
  26. 根據請求項21之晶片封裝結構，其中該絕緣凸塊係一高分子凸塊。
  27. 根據請求項26之晶片封裝結構，其中各該絕緣凸塊沿垂直於該些第一電極排列方向上分割成兩部分，每一該複數個絕緣凸塊分別具有一開口，且每一該複數個開口曝露出每一該複數個絕緣凸塊。
  28. 根據請求項21之晶片封裝結構，其中該絕緣凸塊之形狀包含六面體、圓柱體及多角柱體。
  29. 根據請求項21之晶片封裝結構，其中該絕緣凸塊之頂部截面形狀為一圓弧。
  30. 根據請求項21之晶片封裝結構，其中該第一基板為一矽基 板。
  31. 根據請求項21之晶片封裝結構，其中該第一電極之材料係金、銅或鋁。
  32. 根據請求項21之晶片封裝結構，其中該金屬層之材質係金。
  33. 一種晶片封裝結構，包含：一第一基板；複數個絕緣凸塊，配置於該第一基板，各該絕緣凸塊包含兩相對之側面，其中至少一該側面面對一相鄰之該絕緣凸塊；複數個第一電極，各該第一電極相對應地設置於相鄰之該些絕緣凸塊之間；複數個金屬層，各該金屬層形成於相對應之該第一電極和相鄰於該第一電極之該些絕緣凸塊之該些側面上；一第二基板；複數個第二電極，係與該些第一電極相對應設置於該第二基板，其中各該第二電極相對應地凸伸於兩相鄰之該絕緣凸塊之間；以及一導電膠，包含複數個導電顆粒，該導電膠設於該第一基板與該第二基板之間，其中部分之該些導電顆粒捕捉於各該第二電極與相對應之該金屬層之間。
  34. 根據請求項33之晶片封裝結構，其中該絕緣凸塊係一高分子凸塊。
  35. 根據請求項33之晶片封裝結構，其中各該絕緣凸塊沿垂直於該些第一電極排列方向上分割成兩部分，每一該複數個 絕緣凸塊分別具有一開口，且每一該複數個開口曝露出每一該複數個絕緣凸塊。
  36. 根據請求項33之晶片封裝結構，其中該絕緣凸塊之形狀包含六面體、圓柱體及多角柱體。
  37. 根據請求項33之晶片封裝結構，其中該絕緣凸塊之頂部截面形狀為一圓弧。
  38. 根據請求項33之晶片封裝結構，其中該第一基板為一矽基板。
  39. 根據請求項33之晶片封裝結構，其中該第一電極之材料係金、銅或鋁。
  40. 根據請求項33之晶片封裝結構，其中該金屬層之材質係金。
  41. 一種凸塊結構之製備方法，包含下列步驟：提供一第一基板；形成複數個在該第一基板上之第一電極；形成一金屬延伸層於該第一基板上；相對應於該些第一電極，形成複數個絕緣凸塊於該金屬延伸層上；形成一金屬層於該金屬延伸層與該些絕緣凸塊上；相對應地形成複數個遮罩層於相鄰之該些絕緣凸塊之間，其中各該遮罩層覆蓋該絕緣凸塊之一側面上之該金屬層及相鄰之該絕緣凸塊間部分之該金屬層，其中部分之該金屬層在該第一電極排列方向上之長度小於相鄰之該絕緣凸塊間之間距；以及移除未遮罩之該金屬層與該金屬延伸層。
  42. 一種凸塊結構之製備方法，包含下列步驟提供一第一基板；形成複數個配置於該第一基板上之第一電極；相對應地形成複數個金屬延伸層於該些第一電極上，其中該些金屬延伸層係彼此電性隔離；相對應地形成複數個絕緣凸塊於該些金屬延伸層上，其中部分之各該金屬延伸層位於相鄰之該絕緣凸塊間；形成一金屬層於該些絕緣凸塊與該些部分之各該金屬延伸層；以及移除該些絕緣凸塊頂部之該金屬層。
  43. 一種凸塊結構之製備方法，包含下列步驟：提供一第一基板；形成複數個配置於該第一基板上之第一電極；形成複數個絕緣凸塊於該第一基板，其中該些第一電極相對應地位於該些絕緣凸塊之間；形成一金屬層於該些絕緣凸塊與該些第一電極之上；以及移除該些絕緣凸塊頂部之該金屬層。
  44. 根據請求項41至43之任一項之凸塊結構之製備方法，其更包含形成一保護層於該些第一電極之周圍之步驟，其中形成一保護層於該些第一電極之間之步驟早於形成一金屬延伸層於該第一基板上之步驟。
  45. 根據請求項41至43之任一項之凸塊結構之製備方法，其中該絕緣凸塊係一高分子凸塊。
  46. 根據請求項41至43之任一項之凸塊結構之製備方法，其更 包含將各該絕緣凸塊沿垂直於該些第一電極排列方向上蝕刻成兩部分之步驟，每一該複數個絕緣凸塊分別具有一開口，且每一該複數個開口曝露出每一該複數個絕緣凸塊。
  47. 根據請求項41至43之任一項之凸塊結構之製備方法，其中該絕緣凸塊之形狀包含六面體、圓柱體及多角柱體。
  48. 根據請求項41至43之任一項之凸塊結構之製備方法，其中該第一基板為一矽基板。
  49. 根據請求項41至43之任一項之凸塊結構之製備方法，其中該第一電極之材料係金、銅或鋁。
  50. 根據請求項41至43之任一項之凸塊結構之製備方法，其中該金屬層之材質係金。
TW098133500A 2009-10-02 2009-10-02 凸塊結構、晶片封裝結構及該凸塊結構之製備方法 TWI412107B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098133500A TWI412107B (zh) 2009-10-02 2009-10-02 凸塊結構、晶片封裝結構及該凸塊結構之製備方法
US12/647,068 US8227915B2 (en) 2009-10-02 2009-12-24 Bump structure, chip package structure including the same and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098133500A TWI412107B (zh) 2009-10-02 2009-10-02 凸塊結構、晶片封裝結構及該凸塊結構之製備方法

Publications (2)

Publication Number Publication Date
TW201113990A TW201113990A (en) 2011-04-16
TWI412107B true TWI412107B (zh) 2013-10-11

Family

ID=43822567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133500A TWI412107B (zh) 2009-10-02 2009-10-02 凸塊結構、晶片封裝結構及該凸塊結構之製備方法

Country Status (2)

Country Link
US (1) US8227915B2 (zh)
TW (1) TWI412107B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169076B2 (en) * 2009-06-16 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structures having lead-free solder bumps
JP5682496B2 (ja) 2011-07-28 2015-03-11 富士通セミコンダクター株式会社 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
TWI415237B (zh) * 2011-08-15 2013-11-11 Chipbond Technology Corp 具有彈性凸塊之基板結構及其製造方法
CN104238784B (zh) * 2013-06-08 2018-03-02 宸鸿科技(厦门)有限公司 触控面板
KR102512724B1 (ko) * 2018-04-19 2023-03-23 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586843B2 (en) * 2001-11-08 2003-07-01 Intel Corporation Integrated circuit device with covalently bonded connection structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3711873B2 (ja) 2001-02-19 2005-11-02 ソニーケミカル株式会社 バンプレスｉｃチップの製造方法
US7098518B1 (en) * 2003-08-27 2006-08-29 National Semiconductor Corporation Die-level opto-electronic device and method of making same
TWI239574B (en) 2004-03-18 2005-09-11 Ind Tech Res Inst The method of conductive particles dispersing
JP4327657B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
US20070063347A1 (en) 2005-09-19 2007-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages, anisotropic conductive films, and conductive particles utilized therein
US8017515B2 (en) * 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586843B2 (en) * 2001-11-08 2003-07-01 Intel Corporation Integrated circuit device with covalently bonded connection structure

Also Published As

Publication number Publication date
US8227915B2 (en) 2012-07-24
US20110079895A1 (en) 2011-04-07
TW201113990A (en) 2011-04-16

Similar Documents

Publication Publication Date Title
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US7576430B2 (en) Bonding structure
TWI412107B (zh) 凸塊結構、晶片封裝結構及該凸塊結構之製備方法
JP4115832B2 (ja) 半導体素子及び液晶表示パネル
TWI262347B (en) Electrical conducting structure and liquid crystal display device comprising the same
TWI434383B (zh) 電性連接墊結構及包含有複數個電性連接墊結構的積體電路
US7932600B2 (en) Electrical connecting structure and bonding structure
JP2000340611A (ja) 半導体装置およびその製造方法
JP2009049155A (ja) 電子デバイス及び電子機器
JP4167443B2 (ja) 固体撮像素子
TW201241978A (en) Flip chip device
JP2001358165A (ja) 半導体素子及びその半導体素子が実装された液晶表示装置
TW200529436A (en) TFT substrate and its fabricating method
CN101567348A (zh) 具有凸块的晶片结构及形成方法
JP5075569B2 (ja) 配線基板及びｉｃチップの実装方法
JP4990711B2 (ja) Ｉｃチップの製造方法及びｉｃチップの実装方法
JP4648294B2 (ja) 電極接合方法及び電極接合構造体
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP2007067134A (ja) 実装部品、実装構造、及び実装構造の製造方法
TWI383460B (zh) Metal bump structure and its application in package structure
JP2003273163A (ja) 半導体素子実装用基板及び半導体素子並びにその半導体素子実装用基板又は半導体素子を用いた液晶表示パネル
JP2009032948A (ja) Ｉｃチップ及びｉｃチップの実装方法
JPH11326935A (ja) 異方導電性フィルムおよびその接続方法
US20070241435A1 (en) Optical display package and the method thereof
TWI818248B (zh) 顯示裝置及其製造方法