CN110828422A - 显示装置及制造其的方法 - Google Patents

显示装置及制造其的方法 Download PDF

Info

Publication number
CN110828422A
CN110828422A CN201910716292.1A CN201910716292A CN110828422A CN 110828422 A CN110828422 A CN 110828422A CN 201910716292 A CN201910716292 A CN 201910716292A CN 110828422 A CN110828422 A CN 110828422A
Authority
CN
China
Prior art keywords
electrode
insulating layer
forming
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910716292.1A
Other languages
English (en)
Inventor
许义康
金次东
金铉厓
张宗燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110828422A publication Critical patent/CN110828422A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示装置及制造其的方法。所述显示装置包括：像素电路；第一绝缘层，覆盖像素电路；第一电极，设置在第一绝缘层上；第二电极，设置在第一绝缘层上，并在第一方向上与第一电极间隔开；以及发光元件，电连接到第一电极和第二电极，并设置在第一电极与第二电极之间。当在平面图中观看时，凹槽设置在第一绝缘层的位于第一电极与第二电极之间的第一区域中，并且凹槽的在第一方向上的宽度大于发光元件的在第一方向上的长度。当在平面图中观看时，第一电极和第二电极与凹槽不叠置。

Description

显示装置及制造其的方法
本专利申请要求于2018年8月7日提交的第10-2018-0091721号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开在此涉及一种具有改善的可靠性的显示装置和一种制造该显示装置的方法。
背景技术
显示装置可以包括多个发光元件。每个发光元件可以电连接到电极，并且可以根据施加到电极的电压而发光。发光元件可以直接形成在电极上，或者与电极分开形成的发光元件可以在显示装置的制造工艺中电连接到电极。当分开形成发光元件然后将发光元件连接到电极时，可能需要使发光元件与电极精确对准。与电极未对准且超出可容许范围的发光元件可能无法适当地发光，并且这种发光元件可能作为缺陷而可见，同时使显示装置的显示质量劣化。
发明内容
本公开可以提供一种具有改善的可靠性的显示装置和一种制造该显示装置的方法。
在发明构思的实施例中，显示装置可以包括：像素电路；第一绝缘层，覆盖像素电路；第一电极，设置在第一绝缘层上；第二电极，设置在第一绝缘层上，并在第一方向上与第一电极间隔开；以及发光元件，电连接到第一电极和第二电极，并设置在第一电极与第二电极之间。凹槽可以设置在第一绝缘层的位于第一电极与第二电极之间的第一区域中，并且凹槽的在第一方向上的宽度可以大于发光元件的在第一方向上的长度。当在平面图中观看时，第一电极和第二电极可以与凹槽不叠置。
在实施例中，发光元件可以设置并安置在凹槽中。
在实施例中，显示装置还可以包括覆盖凹槽并设置在发光元件与凹槽之间的第二绝缘层。
在实施例中，凹陷部分可以限定在第二绝缘层的覆盖凹槽的区域中，并且发光元件可以设置并安置在凹陷部分中。
在实施例中，第一绝缘层可以包括有机材料。
在实施例中，显示装置还可以包括：第一分隔件，设置在第一电极与第一绝缘层之间；以及第二分隔件，设置在第二电极与第一绝缘层之间。在平面图中，发光元件可以设置在第一分隔件与第二分隔件之间。
在实施例中，第一绝缘层的除了具有凹槽的第一区域之外的第二区域可以提供平坦的顶表面，并且当在剖视图中观看时，发光元件的至少一部分可以设置在包括平坦的顶表面的平面下方。
在实施例中，第一电极与第二电极之间的在第一方向上的距离可以等于或大于凹槽的在第一方向上的宽度。
在实施例中，第一电极可以电连接到像素电路，并且可以包括包含反射材料的第一反射电极和覆盖第一反射电极的第一覆盖电极。第二电极可以被构造为接收电源电压，并且可以包括包含反射材料的第二反射电极和覆盖第二反射电极的第二覆盖电极。
在发明构思的实施例中，制造显示装置的方法可以包括：在基体层上形成像素电路；形成覆盖像素电路的第一绝缘层；通过光刻工艺在第一绝缘层上形成彼此间隔开的第一电极和第二电极，并且在形成第一电极和第二电极之后，光致抗蚀剂图案留在第一电极和第二电极上；通过沿显示装置的厚度方向去除第一绝缘层的在第一电极与第二电极之间被光致抗蚀剂图案暴露的第一部分来形成凹槽；将发光元件提供到凹槽中；以及使发光元件在第一电极与第二电极之间对准。
在实施例中，第一电极可以包括包含反射材料的第一反射电极和覆盖第一反射电极的第一覆盖电极。第二电极可以被构造为接收电源电压，并且可以包括包含反射材料的第二反射电极和覆盖第二反射电极的第二覆盖电极。形成第一电极和第二电极的步骤可以包括：在第一绝缘层上形成第一导电层；在第一导电层上形成第一光致抗蚀剂图案；通过去除第一导电层的被第一光致抗蚀剂图案暴露的第二部分来形成第一反射电极和第二反射电极；在去除第一光致抗蚀剂图案之后，形成覆盖第一反射电极和第二反射电极的第二导电层；在第二导电层上形成第二光致抗蚀剂图案；以及通过去除第二导电层的被第二光致抗蚀剂图案暴露的第三部分来形成第一覆盖电极和第二覆盖电极，其中，第二光致抗蚀剂图案为在形成第一电极和第二电极之后留在第一电极和第二电极上的光致抗蚀剂图案。
在实施例中，形成凹槽的步骤可以包括：在去除第二光致抗蚀剂图案之前，沿厚度方向对第一绝缘层的暴露在第一覆盖电极与第二覆盖电极之间的第一部分进行干蚀刻。
在实施例中，形成第一反射电极和第二反射电极的步骤可以包括对第一导电层进行湿蚀刻，并且形成第一覆盖电极和第二覆盖电极的步骤可以包括对第二导电层进行湿蚀刻。
在实施例中，形成第一反射电极和第二反射电极的步骤可以包括对第一导电层进行湿蚀刻，并且形成第一覆盖电极和第二覆盖电极的步骤可以包括对第二导电层进行干蚀刻。
在实施例中，形成第一电极和第二电极的步骤可以包括：形成第一导电层；形成第二导电层；在第二导电层上形成光致抗蚀剂图案；以及对被光致抗蚀剂图案暴露的第一导电层和第二导电层进行湿蚀刻，以形成第一电极和第二电极。
在实施例中，形成凹槽的步骤可以包括：在去除光致抗蚀剂图案之前，沿厚度方向对第一绝缘层的暴露在第一电极与第二电极之间的第一部分进行干蚀刻。
在实施例中，所述方法还可以包括：形成覆盖第一电极、第二电极和凹槽的第二绝缘层。可以在第二绝缘层的与凹槽对应的区域中限定凹陷部分，并且可以将发光元件设置到凹陷部分中。
在发明构思的实施例中，显示装置可以包括：像素电路；绝缘层，覆盖像素电路，在绝缘层的第一区域中具有沿厚度方向凹陷的凹槽，并且在绝缘层的除了具有凹槽的第一区域之外的第二区域中提供平坦的顶表面；第一电极，电连接到像素电路；第二电极，与第一电极设置在同一层上，并且在第一方向上与第一电极间隔开，且凹槽置于第一电极与第二电极之间；以及发光元件，在平面图中与凹槽叠置，并且电连接到第一电极和第二电极。当在平面图中观看时，发光元件可以在第一方向上与绝缘层叠置，并且第一电极和第二电极可以与凹槽不叠置。
在实施例中，凹槽的在第一方向上的宽度可以大于发光元件的在第一方向上的长度。
附图说明
附图被包括以提供对本公开的发明构思的进一步理解，并且被并入本说明书中并构成本说明书的一部分。附图示出了发明构思的示例性实施例，并且与详细描述一起用于解释发明构思的原理。在附图中：
图1是示出根据发明构思的实施例的显示装置的透视图；
图2是示出根据发明构思的实施例的显示装置的框图；
图3是根据发明构思的实施例的像素的等效电路图；
图4A是示出根据发明构思的实施例的显示面板的平面图；
图4B是示出根据发明构思的实施例的显示面板的剖视图；
图5A是示出根据发明构思的实施例的发光元件的剖视图；
图5B是示出根据发明构思的另一实施例的发光元件的剖视图；
图5C是示出根据发明构思的另一实施例的发光元件的剖视图；
图5D是示出根据发明构思的另一实施例的发光元件的剖视图；
图6是图4B的一部分的放大剖视图；
图7A至图7L是示出根据发明构思的实施例的制造显示装置的一些工艺的剖视图；以及
图8A至图8C是示出根据发明构思的另一实施例的制造显示装置的一些工艺的剖视图。
具体实施方式
现在，将在下文中参照附图更加充分地描述本公开的发明构思，在附图中示出了各种实施例。然而，发明构思可以以许多不同的形式和构造来实施，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将发明构思的范围充分传达给本领域的技术人员。同样的附图标记始终表示同样的元件。
将理解的是，当诸如层、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者可以存在一个或更多个中间元件。相反地，术语“直接”意味着在所述的两个元件之间不会有中间元件。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和全部组合。
在此使用的术语仅是出于描述特定实施例的目的，而不意图进行限制。如在此所使用的，除非上下文另外清楚地指出，否则单数形式的“一”、“一个(种/者)”和“所述(该)”意图包括复数形式(包括至少一个(种/者))。“或”可以意味着“和/或”。还将理解的是，术语“包含”和/或“包括”以及它们的变型用在本说明书中时，说明存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
为了易于描述，可以在此使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等的空间相对术语来描述如附图中示出的一个元件或特征与另一(其它)元件或特征的关系。将理解的是，空间相对术语意图包括装置在使用或操作中除了附图中描绘的方位之外的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件或特征随后将被定位为“在”所述其它元件或特征“上方”。因此，示例性空间相对术语“在……下方”可以包括上方和下方两种方位。装置可以被另外定位(旋转90度或者在其它方位处)，可以相应地解释在此使用的空间相对述语。
将理解的是，虽然在此可以使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离这里的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分。
考虑到测量和与测量特定量有关的误差(即，测量系统的局限性)，如在此所使用的“大约”或“近似”包括所述的值，并表示在特定值或特定值的范围的如由本领域普通技术人员所确定的偏差的可接收的范围内。
在此，参照作为理想化示例性示图的剖视图和/或平面图来描述示例性实施例。在附图中，为了清楚，夸大了层和区域的厚度。因此，将预期出现例如由制造技术和/或公差引起的图示的形状的变化。因此，示例性实施例不应被解释为局限于在此示出的区域的形状，而是将包括可能由例如制造导致的形状上的偏差。例如，示为矩形的蚀刻区域通常将具有倒圆的特征或弯曲的特征。因此，附图中示出的区域本质上是示意性的，并且它们的形状不意在示出装置的区域的实际形状而且不限制示例性实施例的范围。
在下文中，将参照附图详细描述发明构思的示例性实施例。
图1是示出根据发明构思的实施例的显示装置的透视图。
参照图1，显示装置DD可以通过显示区域DA显示图像。在图1中，显示区域DA设置为由第一方向DR1和与第一方向DR1交叉的第二方向DR2限定的平面。然而，发明构思的实施例不限于此。在另一实施例中，显示装置DD的显示区域DA可以设置为弯曲平面。
显示装置DD的厚度方向可以由与第一方向DR1和第二方向DR2垂直的第三方向DR3表示。然而，由第一方向DR1、第二方向DR2和第三方向DR3表示的方向可以是相对的，并且可以改变为其它方向。在此使用的从句“当在平面图中观看时”可以表示“当在第三方向DR3上观看时”。此外，术语“厚度方向”可以对应于第三方向DR3。
在图1中，电视机被示出为显示装置DD的示例。然而，在其它实施例中，显示装置DD还可以应用于其它大尺寸电子设备(例如，监视器和外部广告牌)以及中小尺寸电子设备(例如，个人计算机、笔记本计算机、个人数字助理(PDA)、汽车导航单元、游戏机、智能电话、平板计算机和相机)。然而，这些仅作为发明构思的示例提供，并且在不脱离发明构思的精神和范围的情况下，根据发明构思的显示装置DD也可以应用于其它电子设备。
图2是示出根据发明构思的实施例的显示装置的框图。
参照图2，显示装置DD可以包括显示面板DP、信号控制器(或时序控制器)TC、数据驱动器DDV和扫描驱动器GDV。信号控制器TC、数据驱动器DDV和扫描驱动器GDV中的每个可以包括电路。
根据一个实施例，显示面板DP可以是包括多个微尺寸发光元件的微尺寸发光元件显示面板。例如，显示面板DP可以包括微发光二极管(微LED)显示面板。
显示面板DP可以包括多条数据线DL1至DLm、多条扫描线SL1至SLn和多个像素PX。
多条数据线DL1至DLm可以在第二方向DR2上延伸，并且可以在与第二方向DR2交叉的第一方向DR1上布置。多条扫描线SL1至SLn可以在第一方向DR1上延伸，并且可以在第二方向DR2上布置。
像素PX中的每个可以包括发光元件和电连接到发光元件的像素电路。像素电路可以包括多个晶体管。可以将第一电源电压ELVDD和第二电源电压ELVSS提供到像素PX中的每个。
像素PX可以在显示面板DP的平面上布置，且像素PX之间穿插有均匀的间隔。像素PX中的每个可以显示原色中的一种或混色中的一种。原色可以包括红色、绿色和蓝色，混色可以包括诸如黄色、青色、品红色和白色的各种颜色。然而，由像素PX显示的颜色不限于此。
信号控制器TC可以从外部系统接收图像数据RGB。信号控制器TC可以将图像数据RGB转换为适合于显示面板DP的操作的转换图像数据R'G'B'，并且可以将转换图像数据R'G'B'输出或提供到数据驱动器DDV。
此外，信号控制器TC可以从外部系统接收控制信号CS。控制信号CS可以包括垂直同步信号、水平同步信号、主时钟信号和数据使能信号。信号控制器TC可以将第一控制信号CONT1提供到数据驱动器DDV，并且可以将第二控制信号CONT2提供到扫描驱动器GDV。第一控制信号CONT1可以包括用于控制数据驱动器DDV的信号，并且第二控制信号CONT2可以包括用于控制扫描驱动器GDV的信号。
数据驱动器DDV可以响应于从信号控制器TC接收的第一控制信号CONT1而驱动多条数据线DL1至DLm。数据驱动器DDV可以实现为独立的集成电路(IC)芯片，以电连接到显示面板DP的一侧或者直接安装在显示面板DP上。在一些实施例中，数据驱动器DDV可以实现为单个芯片或者可以包括多个芯片。
扫描驱动器GDV可以响应于从信号控制器TC接收的第二控制信号CONT2而驱动扫描线SL1至SLn。扫描驱动器GDV可以被集成在显示面板DP的预定区域中。例如，扫描驱动器GDV可以包括与像素PX的像素电路通过相同的工艺(例如，低温多晶硅(LTPS)工艺或低温多晶氧化物(LTPO)工艺)形成的多个薄膜晶体管。可选地，扫描驱动器GDV可以实现为独立的集成电路(IC)芯片，以电连接到显示面板DP的一侧。
当将栅极导通电压施加到多条扫描线SL1至SLn中的一条时，可以导通像素行中的连接到所述一条扫描线的像素PX的一个或更多个开关晶体管。此时，数据驱动器DDV可以向数据线DL1至DLm提供数据驱动信号。供应到数据线DL1至DLm的数据驱动信号可以通过像素PX的导通的开关晶体管施加到像素PX。数据驱动信号可以是与同像素PX中的每个对应的图像数据的灰度值对应的模拟电压。
图3是根据发明构思的实施例的像素的等效电路图。图3示出了图2中示出的多个像素PX中的一个像素PX的等效电路图。
参照图3，像素PX可以连接到多条信号线。在本实施例中，信号线可以包括扫描线SL、数据线DL、第一电源线PL1和第二电源线PL2。然而，发明构思的实施例不限于此。在另一实施例中，除了扫描线SL、数据线DL、第一电源线PL1和第二电源线PL2之外，像素PX可以另外连接到至少一条或更多条附加信号线。
像素PX可以包括发光元件ED、第一电极E1、第二电极E2和像素电路PXC。像素电路PXC可以包括第一薄膜晶体管TR1、电容器CAP和第二薄膜晶体管TR2。然而，包括在像素电路PXC中的薄膜晶体管和电容器的数量不限于图3中的数量。在另一实施例中，像素电路PXC可以包括七个薄膜晶体管和一个电容器。
第一薄膜晶体管TR1可以是被构造为控制像素PX的导通/截止的开关晶体管。第一薄膜晶体管TR1可以响应于通过扫描线SL提供的扫描信号而传输或阻止通过数据线DL提供的数据信号。
电容器CAP可以连接到第一薄膜晶体管TR1和第一电源线PL1。电容器CAP可以充入与通过第一薄膜晶体管TR1传输的数据信号和通过第一电源线PL1提供的第一电源电压ELVDD之间的差对应的电荷。
第二薄膜晶体管TR2可以连接到第一薄膜晶体管TR1、电容器CAP和发光元件ED。第二薄膜晶体管TR2可以响应于存储在电容器CAP中的电荷量来控制流过发光元件ED的驱动电流。可以根据存储在电容器CAP中的电荷量来确定第二薄膜晶体管TR2的导通时间。
根据一个实施例，第一薄膜晶体管TR1和第二薄膜晶体管TR2可以为N型薄膜晶体管或P型薄膜晶体管。可选地，在另一实施例中，第一薄膜晶体管TR1和第二薄膜晶体管TR2中的一者可以为N型薄膜晶体管，并且第一薄膜晶体管TR1和第二薄膜晶体管TR2中的另一者可以为P型薄膜晶体管。
发光元件ED可以连接到第二薄膜晶体管TR2和第二电源线PL2。例如，发光元件ED可以连接到第一电极E1和第二电极E2，第一电极E1电连接到第二薄膜晶体管TR2，第二电极E2电连接到第二电源线PL2。换句话说，第一电极E1可以电连接到像素电路PXC，并且第二电极E2可以通过第二电源线PL2接收电源电压(例如，第二电源电压ELVSS)。
发光元件ED可以根据通过第二薄膜晶体管TR2传输的信号与通过第二电源线PL2接收的第二电源电压ELVSS之间的电压差来发光。
根据一个实施例，发光元件ED可以是微尺寸LED元件。微尺寸LED元件可以指具有几纳米至几百微米长度的LED元件。然而，微尺寸LED元件的长度不限于示例性的数字范围，并且微尺寸LED元件可以具有不同的长度。
在图3中，作为示例示出了连接在第二薄膜晶体管TR2与第二电源线PL2之间的一个发光元件ED。在另一实施例中，发光元件ED可以设置成多个。多个发光元件ED可以彼此并联连接。在下面的描述中，发光元件ED可以表示一个发光元件，也可以表示多个发光元件。
图4A是示出根据发明构思的实施例的显示面板的平面图。图4B是示出根据发明构思的实施例的显示面板的剖视图。为了易于且便于描述和说明的目的，图4A和图4B示出了对应于一个像素的区域，并且在图4A和图4B中省略了一些组件。
参照图4A和图4B，第一基体层BL1和第二基体层BL2可以彼此面对。第一基体层BL1和第二基体层BL2中的每个可以是硅基底、塑料基底、玻璃基底、绝缘膜或包括多个绝缘层的堆叠结构。
缓冲层BFL可以设置在第一基体层BL1上。第一薄膜晶体管TR1和第二薄膜晶体管TR2可以设置在缓冲层BFL上。
第一薄膜晶体管TR1可以包括第一控制电极CE1、第一输入电极IE1、第一输出电极OE1和第一半导体图案SP1。第二薄膜晶体管TR2可以包括第二控制电极CE2、第二输入电极IE2、第二输出电极OE2和第二半导体图案SP2。
第一半导体图案SP1和第二半导体图案SP2可以设置在缓冲层BFL上。缓冲层BFL可以向第一半导体图案SP1和第二半导体图案SP2提供重整或修改的表面。在这种情况下，与其中第一半导体图案SP1和第二半导体图案SP2直接形成在第一基体层BL1上的情况相比，可以改善缓冲层BFL与第一半导体图案SP1和第二半导体图案SP2之间的粘合强度。可选地，缓冲层BFL可以用作用于保护第一半导体图案SP1和第二半导体图案SP2的底表面的阻挡层。在这种情况下，缓冲层BFL可以抑制或防止污染物或湿气从第一基体层BL1或通过第一基体层BL1渗透到第一半导体图案SP1和第二半导体图案SP2。
第一绝缘层L1可以设置在缓冲层BFL上，并且可以覆盖第一半导体图案SP1和第二半导体图案SP2。第一绝缘层L1可以包括无机材料。无机材料的示例可以包括氮化硅、氮氧化硅、氧化硅、氧化钛和氧化铝，但不限于此。
第一控制电极CE1和第二控制电极CE2可以设置在第一绝缘层L1上。第二绝缘层L2可以设置在第一绝缘层L1上，并且可以覆盖第一控制电极CE1和第二控制电极CE2。第二绝缘层L2可以包括无机材料。
电容器CAP(见图3)可以包括第一电容器电极(未示出)和第二电容器电极CPa。例如，第一电容器电极可以从第二控制电极CE2分支，并且第二电容器电极CPa可以设置在第二绝缘层L2上。
第三绝缘层L3可以设置在第二绝缘层L2上，并且可以覆盖第二电容器电极CPa。第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2可以设置在第三绝缘层L3上。第一输入电极IE1和第一输出电极OE1可以通过穿透第一绝缘层L1、第二绝缘层L2和第三绝缘层L3的相应通孔连接到第一半导体图案SP1。类似地，第二输入电极IE2和第二输出电极OE2可以通过穿透第一绝缘层L1、第二绝缘层L2和第三绝缘层L3的相应通孔连接到第二半导体图案SP2。每条信号线(例如，扫描线或数据线)中的至少一部分以及第一输入电极IE1和第一输出电极OE1以及第二输入电极IE2和第二输出电极OE2可以设置在第三绝缘层L3上。
第四绝缘层L4可以设置在第三绝缘层L3上，并且可以覆盖第一输入电极IE1、第一输出电极OE1、第二输入电极IE2和第二输出电极OE2。第四绝缘层L4可以是单层或包括多个层的多层。第四绝缘层L4可以包括有机材料和/或无机材料。
连接电极CNE可以设置在第四绝缘层L4上。除了连接电极CNE之外，每条信号线(例如，扫描线或数据线)中的至少另一部分可以设置在第四绝缘层L4上。连接电极CNE可以连接到第二输出电极OE2。
第五绝缘层L5可以设置在第四绝缘层L4上，并且可以覆盖连接电极CNE。第五绝缘层L5可以包括有机材料。第五绝缘层L5可以覆盖设置在其下的像素电路PXC(见图3)。第五绝缘层L5的至少一部分可以提供平坦的顶表面。例如，第五绝缘层L5可以具有其中限定凹槽HM的区域，并且第五绝缘层L5的除了具有凹槽HM的区域之外的剩余区域可以提供平坦的顶表面。
第一分隔件BR1和第二分隔件BR2可以设置在第五绝缘层L5上。第一分隔件BR1和第二分隔件BR2可以在第一方向DR1上彼此间隔开。例如，第一分隔件BR1和第二分隔件BR2中的每个可以包括有机材料。
第一电极E1可以覆盖第一分隔件BR1，并且第二电极E2可以覆盖第二分隔件BR2。换言之，第一分隔件BR1可以设置在第一电极E1与第五绝缘层L5之间，并且第二分隔件BR2可以设置在第二电极E2与第五绝缘层L5之间。
通孔可以设置在第五绝缘层L5中，并且连接电极CNE的顶表面的至少一部分可以被通孔暴露。第一电极E1可以电连接到连接电极CNE的暴露部分。虽然未在附图中示出，但第二电极E2可以电连接到第二电源线PL2(见图3)。换言之，可以将第二电源电压ELVSS(见图3)提供到第二电极E2。
第一电极E1可以包括第一反射电极RFE1和第一覆盖电极CPE1，并且第二电极E2可以包括第二反射电极RFE2和第二覆盖电极CPE2。
第一反射电极RFE1和第二反射电极RFE2中的每个可以包括反射材料。第一反射电极RFE1和第二反射电极RFE2中的每个可以具有单层结构或多层结构。例如，第一反射电极RFE1和第二反射电极RFE2中的每个可以具有其中氧化铟锡(ITO)层、银(Ag)层和氧化铟锡(ITO)层顺序堆叠的结构。
第一覆盖电极CPE1可以覆盖第一反射电极RFE1，并且第二覆盖电极CPE2可以覆盖第二反射电极RFE2。例如，第一覆盖电极CPE1和第二覆盖电极CPE2中的每个可以包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓(IGO)和氧化铟锌镓(IZGO)中的至少一种或者它们的混合物/组合物。
当在平面图中观看时，凹槽HM可以设置在第五绝缘层L5的位于第一电极E1与第二电极E2之间的区域中。当在平面图中和/或在第三方向DR3上观看时，凹槽HM可以与第一电极E1和第二电极E2不叠置。
第六绝缘层L6可以设置在凹槽HM上。第六绝缘层L6可以包括无机材料。凹陷部分GP可以限定在第六绝缘层L6的对应于凹槽HM的区域中。例如，当在平面图中观看时，凹槽HM可以与凹陷部分GP叠置。在另一实施例中，可以省略第六绝缘层L6。
发光元件ED可以设置在第六绝缘层L6上。当在平面图中观看时，发光元件ED可以设置在第一电极E1与第二电极E2之间。发光元件ED可以电连接到第一电极E1和第二电极E2。发光元件ED可以设置并安置在第一电极E1与第二电极E2之间的凹槽HM和凹陷部分GP中。
参照图4A，示出了第一电极E1和第二电极E2。第一电极E1和第二电极E2中的每个可以在第二方向DR2上延伸，并且第一电极E1和第二电极E2可以在第一方向DR1上彼此间隔开。然而，发明构思的实施例不限于图4A。第一电极E1和第二电极E2的结构可以在其中它们以适当的空间间隔彼此间隔开的状态下进行各种修改。图4A示出了其中在第二方向DR2上向下延伸的第二电极E2设置在沿第二方向DR2向上延伸的两个第一电极E1之间的结构。
当在平面图中观看时，发光元件ED可以设置在第一电极E1与第二电极E2之间，并且可以与第一电极E1和第二电极E2不叠置。发光元件ED可以设置为多个，并且所述多个发光元件ED可以彼此并联连接。发光元件ED可以通过第一连接电极CNE1电连接到第一电极E1，并且可以通过第二连接电极CNE2电连接到第二电极E2。
第七绝缘层(或绝缘图案)L7可以设置在发光元件ED上。第七绝缘层L7可以覆盖发光元件ED的顶表面的至少一部分。
第二连接电极CNE2可以设置在发光元件ED的顶表面的至少一部分和第二电极E2上。第八绝缘层L8可以设置在第二连接电极CNE2上。第一连接电极CNE1可以设置在发光元件ED的顶表面的至少相对部分和第一电极E1上。虽然发光元件ED的长度为几百微米或更小，但第二连接电极CNE2和第一连接电极CNE1由于第八绝缘层L8而可以彼此不直接接触。然而，发明构思的实施例不限于此。在另一实施例中，第一连接电极CNE1和第二连接电极CNE2可以通过同一工艺同时形成。
第一连接电极CNE1和第二连接电极CNE2可以包括导电材料。例如，导电材料可以包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓(IGO)和氧化铟锌镓(IZGO)中的至少一种或者它们的混合物/组合物。然而，发明构思的实施例不限于此。对于另一示例，导电材料可以是包括例如钼、银、钛、铜和铝或者它们的任何合金的金属材料。
第九绝缘层L9可以设置在第一连接电极CNE1和第八绝缘层L8上。第九绝缘层L9可以是封装层。
光阻挡层BM可以设置在第二基体层BL2的面对第一基体层BL1的一个表面上。开口可以设置在光阻挡层BM中，并且波长转换部CL可以覆盖开口。被开口暴露的区域可以对应于像素发光区域PXA。
波长转换部CL可以包括发光体。例如，发光体可以吸收从发光元件ED提供的第一光，并且可以将第一光的波长转换为同与第一光的颜色不同的颜色对应的第二光的波长。换言之，发光体可以将第一光转换为第二光，并且可以发射第二光。发光体可以是例如量子点。第一光可以是蓝光，第二光可以是绿光或红光。然而，发明构思的实施例不限于此。在另一实施例中，波长转换部CL可以用滤色器代替。滤色器可以吸收特定波长的光以发射特定颜色的光。在又一实施例中，可以省略波长转换部CL。在这种情况下，发光元件ED可以发射蓝光、绿光或红光。
第十绝缘层L10可以设置在波长转换部CL与第九绝缘层L9之间。例如，第十绝缘层L10可以用于使其上设置有像素电路PXC(见图3)和发光元件ED的第一基体层BL1结合到其上设置有波长转换部CL和光阻挡层BM的第二基体层BL2。例如，第十绝缘层L10可以包括光学透明粘合膜、光学透明树脂或压敏粘合膜。然而，发明构思的实施例不限于此。在另一实施例中，可以省略第十绝缘层L10。
图5A是示出根据发明构思的实施例的发光元件的剖视图。
参照图5A，发光元件ED可以具有诸如圆柱形形状和多边柱形形状的各种形状中的一种。
发光元件ED可以包括N型半导体层SCN、P型半导体层SCP和活性层AL。活性层AL可以设置在N型半导体层SCN与P型半导体层SCP之间。
可以通过使用N型掺杂剂掺杂半导体层来提供N型半导体层SCN，可以通过使用P型掺杂剂掺杂半导体层来提供P型半导体层SCP。半导体层可以包括半导体材料。半导体材料的示例可以包括氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)、氮化铟(InN)、氮化铟铝镓(InAlGaN)和氮化铝铟(AlInN)，但不限于此。N型掺杂剂的示例可以包括硅(Si)、锗(Ge)、锡(Sn)、硒(Se)和碲(Te)或它们的任何组合，但不限于此。P型掺杂剂的示例可以包括镁(Mg)、锌(Zn)、钙(Ca)、锶(Sr)和钡(Ba)或它们的任何组合，但不限于此。
活性层AL可以具有单量子阱结构、多量子阱结构、量子线结构和量子点结构中的至少一种。在活性层AL中，通过N型半导体层SCN注入的电子可以与通过P型半导体层SCP注入的空穴复合。活性层AL可以是被构造为发射具有由半导体材料的固有能带确定的能量的光的层。发光元件ED中的活性层AL的位置可以根据发光元件ED的类型而不同地改变。
N型半导体层SCN可以连接到第一电极E1和第二电极E2(见图4B)中的一者，并且P型半导体层SCP可以连接到第一电极E1和第二电极E2中的另一者。
发光元件ED的长度LT可以在几纳米至几百微米的范围内。例如，发光元件ED的长度LT可以在1微米至100微米的范围内。
图5B是示出根据发明构思的另一实施例的发光元件的剖视图。
参照图5B，与图5A中示出的发光元件ED相比，发光元件EDa还可以包括第一电极层ECL1和第二电极层ECL2。
第一电极层ECL1可以与N型半导体层SCN相邻，第二电极层ECL2可以与P型半导体层SCP相邻。例如，第一电极层ECL1、N型半导体层SCN、活性层AL、P型半导体层SCP和第二电极层ECL2可以沿发光元件EDa的长度方向顺序布置或堆叠。
第一电极层ECL1和第二电极层ECL2中的每个可以由金属或金属合金形成。例如，第一电极层ECL1和第二电极层ECL2中的每个可以由钼(Mo)、铬(Cr)、镍(Ni)、金(Au)、铝(Al)、钛(Ti)、铂(Pt)、钒(V)、钨(W)、铅(Pb)、钯(Pd)、铜(Cu)、铑(Rh)、铱(Ir)或它们的任何合金形成。第一电极层ECL1和第二电极层ECL2可以包括相同材料或不同材料。
图5C是示出根据发明构思的另一实施例的发光元件的剖视图。
参照图5C，与图5A中示出的发光元件ED相比，发光元件EDb还可以包括绝缘层IL。例如，发光元件EDb可以具有核-壳结构。
绝缘层IL可以覆盖N型半导体层SCN、P型半导体层SCP和活性层AL，并且可以保护N型半导体层SCN、P型半导体层SCP和活性层AL的外表面。在另一实施例中，绝缘层IL可以仅覆盖活性层AL。
图5D是示出根据发明构思的另一实施例的发光元件的剖视图。
参照图5D，与图5B中示出的发光元件EDa相比，发光元件EDc还可以包括绝缘层ILa。
绝缘层ILa可以覆盖N型半导体层SCN、P型半导体层SCP和活性层AL，但可以不覆盖第一电极层ECL1和第二电极层ECL2。然而，在其它实施例中，绝缘层ILa可以覆盖第一电极层ECL1和第二电极层ECL2的至少一部分，或者可以完全覆盖第一电极层ECL1和第二电极层ECL2。
图6是图4B的一部分的放大剖视图。
参照图6，可以在形成第一电极E1和第二电极E2的工艺中形成凹槽HM。因此，凹槽HM的在第一方向DR1上测得的宽度WT1可以等于或小于第一电极E1与第二电极E2之间的距离WT2。凹槽HM的宽度WT1可以大于发光元件ED的长度LT1。例如，当发光元件ED的长度LT1为3.5微米时，凹槽HM的宽度WT1可以大于3.5微米。因此，发光元件ED可以设置并安置在凹槽HM中，并且当在如图4A中示出的平面图中观看时，发光元件ED的长度方向可以与其中第一电极E1和第二电极E2彼此间隔开的方向(例如，第一方向DR1)基本对齐。
如图6中所示，凹槽HM的宽度WT1可以对应于凹槽HM的在第一方向DR1上的宽度，第一电极E1与第二电极E2之间的距离WT2可以对应于第一电极E1与第二电极E2之间的在第一方向DR1上的距离。发光元件ED的长度LT1可以对应于发光元件ED的在第一方向DR1上的长度。
发光元件ED的至少一部分可以设置并安置在凹槽HM中。换言之，发光元件ED的至少一部分可以设置在从第五绝缘层L5的平坦的顶表面延伸的平面FS下方。平面FS可以是在第五绝缘层L5的位于凹槽HM的相对边缘上的两个顶表面之间延伸的假想平坦表面。在图6中，为了易于且便于描述和说明的目的，平面FS被示出为虚线。换言之，当在第一方向DR1上观看时，发光元件ED可以与第五绝缘层L5叠置。叠置可以指发光元件ED的一部分在第一方向DR1上与第五绝缘层L5叠置或者发光元件ED的全部在第一方向DR1上与第五绝缘层L5叠置。此外，当在平面图中观看时，发光元件ED可以与第一电极E1和第二电极E2不叠置。
根据发明构思的实施例，由于凹槽HM设置在第一电极E1与第二电极E2之间，并且可以在形成凹槽HM的同时去除在形成第一电极E1和第二电极E2之后可能留在第一电极E1与第二电极E2之间的残留的导电材料，所以可以防止可能由残留的导电材料导致的第一电极E1与第二电极E2之间的电短路。此外，发光元件ED可以安置在凹槽HM中，使得发光元件ED可以在第一电极E1与第二电极E2之间容易地对准。
凹槽HM的深度DT可以在发光元件ED的厚度TN的10％至300％的范围内。例如，凹槽HM的深度DT可以在发光元件ED的厚度TN的50％至100％的范围内。然而，凹槽HM的深度DT不限于相对于发光元件ED的厚度TN的上述范围。
凹槽HM的深度DT可以对应于从第五绝缘层L5的平坦的顶表面延伸的平面FS距凹槽HM的底表面的距离。发光元件ED的厚度TN可以是在与发光元件ED的长度LT1垂直的方向上的最大厚度。例如，当发光元件ED具有圆柱形形状时，发光元件ED的厚度TN可以对应于发光元件ED的直径。
图7A至图7L是示出根据发明构思的实施例的制造显示装置的一些工艺的剖视图。图7A至图7L示出了制造图4B的显示面板的一些工艺。将省略对关于图4B描述的相同组件的详细描述。
参照图7A，可以准备第一基体层BL1。虽然未在附图中示出，但在显示面板的制造工艺中，可以在工作基底(未示出)上设置第一基体层BL1。在制造显示面板之后，可以去除工作基底。
可以在第一基体层BL1上形成包括第一薄膜晶体管TR1和第二薄膜晶体管TR2的像素电路PXC(见图3)。可以在第一基体层BL1上形成覆盖像素电路PXC的第五绝缘层L5。第五绝缘层L5可以包括有机材料。第五绝缘层L5的至少一部分可以提供平坦的顶表面。可以在第五绝缘层L5上形成第一分隔件BR1和第二分隔件BR2。
参照图7B，可以在第五绝缘层L5上形成覆盖第一分隔件BR1和第二分隔件BR2的第一导电层CDL1。第一导电层CDL1可以包括多个导电层。例如，第一导电层CDL1可以包括顺序堆叠的第一氧化铟锡(ITO)层、银(Ag)层和第二氧化铟锡(ITO)层。
参照图7C，可以在第一导电层CDL1上形成第一光致抗蚀剂图案OLP1。可以形成正性光致抗蚀剂层或负性光致抗蚀剂层，然后可以进行图案化以形成第一光致抗蚀剂图案OLP1。例如，用于形成第一光致抗蚀剂图案OLP1的图案化工艺可以包括曝光工艺和显影工艺。
参照图7C和图7D，可以去除第一导电层CDL1的被第一光致抗蚀剂图案OLP1暴露的部分。例如，可以通过湿蚀刻工艺去除第一导电层CDL1的暴露部分。
可以通过去除第一导电层CDL1的暴露部分来形成第一反射电极RFE1和第二反射电极RFE2。可以在形成第一反射电极RFE1和第二反射电极RFE2之后去除第一光致抗蚀剂图案OLP1。
参照图7E，可以形成第二导电层CDL2以覆盖第一反射电极RFE1和第二反射电极RFE2。例如，第二导电层CDL2可以包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓(IGO)和氧化铟锌镓(IZGO)中的至少一种或者它们的任何混合物/组合物。
参照图7F和图7G，可以在第二导电层CDL2上形成第二光致抗蚀剂图案OLP2。可以形成正性光致抗蚀剂层或负性光致抗蚀剂层，然后可以进行图案化以形成第二光致抗蚀剂图案OLP2。例如，用于形成第二光致抗蚀剂图案OLP2的图案化工艺可以包括曝光工艺和显影工艺。
可以去除第二导电层CDL2的被第二光致抗蚀剂图案OLP2暴露的部分。例如，可以通过湿蚀刻工艺或干蚀刻工艺去除第二导电层CDL2的暴露部分。可以通过去除第二导电层CDL2的暴露部分来形成第一覆盖电极CPE1和第二覆盖电极CPE2。
参照图7H，在去除第二光致抗蚀剂图案OLP2之前，可以去除第五绝缘层L5的在厚度方向(例如，第三方向DR3)上的暴露在第一覆盖电极CPE1与第二覆盖电极CPE2之间的一部分。可以执行干蚀刻工艺以去除第五绝缘层L5的暴露部分并在第五绝缘层L5中形成凹槽HM。
在平面图中，可以在第一电极E1与第二电极E2之间的区域中形成凹槽HM。因此，可以在形成凹槽HM时去除可能留在第一电极E1与第二电极E2之间的残留的导电材料。结果，可以防止第一电极E1与第二电极E2之间的短路。
根据发明构思的实施例，可以通过使用用于形成第一覆盖电极CPE1和第二覆盖电极CPE2的第二光致抗蚀剂图案OLP2，在第五绝缘层L5中形成凹槽HM。结果，不会产生用于形成额外的光致抗蚀剂图案以形成凹槽HM的成本。
在发明构思的实施例中，可以在形成第二光致抗蚀剂图案OLP2之后利用湿蚀刻工艺形成第一覆盖电极CPE1和第二覆盖电极CPE2，然后可以通过干蚀刻工艺在第五绝缘层L5中形成凹槽HM。在发明构思的另一实施例中，可以在形成第二光致抗蚀剂图案OLP2之后利用干蚀刻工艺形成第一覆盖电极CPE1和第二覆盖电极CPE2以及第五绝缘层L5的凹槽HM。在这种情况下，可以简化蚀刻工艺。当利用干蚀刻工艺形成第一覆盖电极CPE1和第二覆盖电极CPE2以及第五绝缘层L5的凹槽HM时，可以使用氯气(Cl2)和氯化硼(BCl3)的混合气体。
参照图7I，可以形成第六绝缘层L6-B以覆盖第一电极E1、第二电极E2和凹槽HM。第六绝缘层L6-B可以包括无机材料。例如，第六绝缘层L6-B可以包括氮化硅。
可以在第六绝缘层L6-B的与凹槽HM对应的区域(例如，覆盖凹槽HM的部分)中限定凹陷部分GP。可以将凹陷部分GP设置为填充凹槽HM，因此，形成后的凹陷部分GP可以具有与凹槽HM的形状共形的形状。
参照图7J和图7K，可以将包括发光元件ED和溶剂的溶液设置到凹槽HM和凹陷部分GP上。溶剂可以是能够在室温下或通过加热蒸发的材料。溶液可以是包括发光元件ED的墨(ink)或膏。可以将电力施加到第一电极E1和第二电极E2，以在第一电极E1与第二电极E2之间形成电场。可以通过电场在发光元件ED中诱发双极性，并且可以通过介电泳力使发光元件ED在第一电极E1与第二电极E2之间对准。溶剂可以在发光元件ED对准之后蒸发。如果第一电极E1与第二电极E2之间发生短路，则可能无法适当地形成电场。如果没有适当地形成电场，则发光元件ED可能无法适当地对准。然而，根据发明构思的实施例，由于在第一电极E1与第二电极E2之间设置凹槽HM，并且可以在形成凹槽HM的同时去除在形成第一电极E1和第二电极E2之后可能留在第一电极E1与第二电极E2之间的残留的导电材料，所以可以防止可能由残留的导电材料引起的第一电极E1与第二电极E2之间的电短路。因此，可以改善发光元件ED的对准可靠性。
根据发明构思的实施例，在与凹槽HM和凹陷部分GP对应的区域中，可以将发光元件ED容易地安置在第一电极E1与第二电极E2之间。因此，可以改善发光元件ED的对准程度。
参照图7L，可以在发光元件ED上形成绝缘图案L7，并且可以对第六绝缘层L6-B进行图案化以形成第六绝缘层L6。此后，可以顺序地形成第二连接电极CNE2、第八绝缘层L8、第一连接电极CNE1和第九绝缘层L9。
图8A至图8C是示出根据发明构思的另一实施例的制造显示装置的一些工艺的剖视图。
参照图8A，可以在第五绝缘层L5上形成覆盖第一分隔件BR1和第二分隔件BR2的导电层CDL。导电层CDL可以包括第一导电层CDLa和第二导电层CDLb。
第一导电层CDLa可以包括反射材料。例如，第一导电层CDLa可以具有其中第一氧化铟锡(ITO)层、银(Ag)层和第二氧化铟锡(ITO)层顺序堆叠的结构。例如，第二导电层CDLb可以包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓(IGO)和氧化铟锌镓(IZGO)中的至少一种或它们的任何混合物/组合物。
可以在导电层CDL上形成光致抗蚀剂图案OLP。可以形成正性光致抗蚀剂层或负性光致抗蚀剂层，然后可以进行图案化以形成光致抗蚀剂图案OLP。例如，用于形成光致抗蚀剂图案OLP的图案化工艺可以包括曝光工艺和显影工艺。
参照图8B描述的工艺可以是参照图7B至图7G描述的工艺的修改示例。参照图8B，可以去除导电层CDL的被光致抗蚀剂图案OLP暴露的部分。可以在形成光致抗蚀剂图案OLP之后利用湿蚀刻工艺形成第一电极E1a和第二电极E2a。第一电极E1a可以包括第一反射电极RFE1a和第一覆盖电极CPE1a，第二电极E2a可以包括第二反射电极RFE2a和第二覆盖电极CPE2a。换言之，可以通过单个蚀刻工艺形成第一反射电极RFE1a、第一覆盖电极CPE1a、第二反射电极RFE2a和第二覆盖电极CPE2a。
参照图8C，在形成第一电极E1a和第二电极E2a之后，可以使用光致抗蚀剂图案OLP执行干蚀刻工艺。可以通过干蚀刻工艺对第五绝缘层L5的由光致抗蚀剂图案OLP暴露的部分进行蚀刻，以形成凹槽HM。可以通过干蚀刻工艺去除在形成第一电极E1a和第二电极E2a之后可能留在第一电极E1a与第二电极E2a之间的残留的导电材料。可以将发光元件ED(见图3)设置并安置在凹槽HM中，因此发光元件ED可以在第一电极E1与第二电极E2之间容易地对准。
根据发明构思的实施例，凹槽可以设置在第一电极与第二电极之间，并且发光元件可以设置在与凹槽对应的区域中。可以通过用于形成凹槽的蚀刻工艺去除在形成第一电极和第二电极之后可能留在第一电极与第二电极之间的残留的导电材料。因此，可以防止第一电极与第二电极的短路。此外，由于发光元件设置在与凹槽对应的区域中，并且防止第一电极与第二电极之间的短路，所以发光元件可以容易地对准。因此，可以改善显示装置的可靠性。
虽然已经参照示例实施例描述了发明构思，但对于本领域技术人员而言将明显的是，在不脱离发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应理解的是，上述实施例不是限制性的，而是对发明构思的说明。因此，发明构思的范围将由本公开的包括权利要求及其等同物的最宽的可允许解释来确定，而不应受前面的描述约束或限制。

Claims (17)

1.一种显示装置，所述显示装置包括：
像素电路；
第一绝缘层，覆盖所述像素电路；
第一电极，设置在所述第一绝缘层上；
第二电极，设置在所述第一绝缘层上，并在第一方向上与所述第一电极间隔开；以及
发光元件，电连接到所述第一电极和所述第二电极，并设置在所述第一电极与所述第二电极之间，
其中，当在平面图中观看时，凹槽设置在所述第一绝缘层的位于所述第一电极与所述第二电极之间的第一区域中，
其中，所述凹槽的在所述第一方向上的宽度大于所述发光元件的在所述第一方向上的长度，并且
其中，当在平面图中观看时，所述第一电极和所述第二电极与所述凹槽不叠置。
2.根据权利要求1所述的显示装置，其中，所述发光元件设置并安置在所述凹槽中。
3.根据权利要求1所述的显示装置，所述显示装置还包括：
第二绝缘层，覆盖所述凹槽，并设置在所述发光元件与所述凹槽之间。
4.根据权利要求3所述的显示装置，其中，凹陷部分限定在所述第二绝缘层的覆盖所述凹槽的区域中，并且所述发光元件设置并安置在所述凹陷部分中。
5.根据权利要求1所述的显示装置，其中，所述第一绝缘层包括有机材料。
6.根据权利要求1所述的显示装置，所述显示装置还包括：
第一分隔件，设置在所述第一电极与所述第一绝缘层之间；以及
第二分隔件，设置在所述第二电极与所述第一绝缘层之间，
其中，在平面图中，所述发光元件设置在所述第一分隔件与所述第二分隔件之间。
7.根据权利要求1所述的显示装置，其中，所述第一绝缘层的除了具有所述凹槽的所述第一区域之外的第二区域提供平坦的顶表面，并且其中，当在剖视图中观看时，所述发光元件的至少一部分设置在包括所述平坦的顶表面的平面下方。
8.根据权利要求1所述的显示装置，其中，所述第一电极与所述第二电极之间的在所述第一方向上的距离等于或大于所述凹槽的在所述第一方向上的所述宽度。
9.根据权利要求1所述的显示装置，其中，所述第一电极电连接到所述像素电路并包括：第一反射电极，包括反射材料；以及第一覆盖电极，覆盖所述第一反射电极，并且
其中，所述第二电极被构造为接收电源电压并包括：第二反射电极，包括所述反射材料；以及第二覆盖电极，覆盖所述第二反射电极。
10.一种制造显示装置的方法，所述方法包括：
在基体层上形成像素电路；
形成覆盖所述像素电路的第一绝缘层；
通过光刻工艺在所述第一绝缘层上形成彼此间隔开的第一电极和第二电极，并且在形成所述第一电极和所述第二电极之后，光致抗蚀剂图案留在所述第一电极和所述第二电极上；
通过沿所述显示装置的厚度方向去除所述第一绝缘层的在所述第一电极与所述第二电极之间被所述光致抗蚀剂图案暴露的第一部分来形成凹槽；
将发光元件设置到所述凹槽中；以及
使所述发光元件在所述第一电极与所述第二电极之间对准。
11.根据权利要求10所述的方法，其中，所述第一电极包括：第一反射电极，包括反射材料；以及第一覆盖电极，覆盖所述第一反射电极，并且，所述第二电极被构造为接收电源电压并包括：第二反射电极，包括所述反射材料；以及第二覆盖电极，覆盖所述第二反射电极，
其中，形成所述第一电极和所述第二电极的步骤包括：
在所述第一绝缘层上形成第一导电层；
在所述第一导电层上形成第一光致抗蚀剂图案；
通过去除所述第一导电层的被所述第一光致抗蚀剂图案暴露的第二部分来形成所述第一反射电极和所述第二反射电极；
在去除所述第一光致抗蚀剂图案之后，形成覆盖所述第一反射电极和所述第二反射电极的第二导电层；
在所述第二导电层上形成第二光致抗蚀剂图案；以及
通过去除所述第二导电层的被所述第二光致抗蚀剂图案暴露的第三部分来形成所述第一覆盖电极和所述第二覆盖电极，其中，所述第二光致抗蚀剂图案为在形成所述第一电极和所述第二电极之后留在所述第一电极和所述第二电极上的所述光致抗蚀剂图案。
12.根据权利要求11所述的方法，其中，形成所述凹槽的步骤包括：在去除所述第二光致抗蚀剂图案之前，沿所述厚度方向对所述第一绝缘层的暴露在所述第一覆盖电极与所述第二覆盖电极之间的所述第一部分进行干蚀刻。
13.根据权利要求11所述的方法，其中，形成所述第一反射电极和所述第二反射电极的步骤包括对所述第一导电层进行湿蚀刻，并且，形成所述第一覆盖电极和所述第二覆盖电极的步骤包括对所述第二导电层进行湿蚀刻。
14.根据权利要求11所述的方法，其中，形成所述第一反射电极和所述第二反射电极的步骤包括对所述第一导电层进行湿蚀刻，并且，形成所述第一覆盖电极和所述第二覆盖电极的步骤包括对所述第二导电层进行干蚀刻。
15.根据权利要求10所述的方法，其中，形成所述第一电极和所述第二电极的步骤包括：形成第一导电层；形成第二导电层；在所述第二导电层上形成所述光致抗蚀剂图案；以及对被所述光致抗蚀剂图案暴露的所述第一导电层和所述第二导电层进行湿蚀刻，以形成所述第一电极和所述第二电极。
16.根据权利要求15所述的方法，其中，形成所述凹槽的步骤包括：在去除所述光致抗蚀剂图案之前，沿所述厚度方向对所述第一绝缘层的暴露在所述第一电极与所述第二电极之间的所述第一部分进行干蚀刻。
17.根据权利要求10所述的方法，所述方法还包括：
形成覆盖所述第一电极、所述第二电极和所述凹槽的第二绝缘层，
其中，凹陷部分限定在所述第二绝缘层的与所述凹槽对应的区域中，并且所述发光元件设置到所述凹陷部分中。
CN201910716292.1A 2018-08-07 2019-08-05 显示装置及制造其的方法 Pending CN110828422A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180091721A KR102526778B1 (ko) 2018-08-07 2018-08-07 표시 장치 및 표시 장치 제조 방법
KR10-2018-0091721 2018-08-07

Publications (1)

Publication Number Publication Date
CN110828422A true CN110828422A (zh) 2020-02-21

Family

ID=69406441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910716292.1A Pending CN110828422A (zh) 2018-08-07 2019-08-05 显示装置及制造其的方法

Country Status (3)

Country Link
US (2) US11088126B2 (zh)
KR (1) KR102526778B1 (zh)
CN (1) CN110828422A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256389A (zh) * 2021-12-13 2022-03-29 广东省科学院半导体研究所 一种高密度微led阵列及其制作方法与应用
CN114256389B (zh) * 2021-12-13 2024-05-17 广东省科学院半导体研究所 一种高密度微led阵列及其制作方法与应用

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210124594A (ko) * 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210150642A (ko) * 2020-06-03 2021-12-13 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20220140058A (ko) * 2021-04-08 2022-10-18 삼성디스플레이 주식회사 표시 장치
KR20220153140A (ko) * 2021-05-10 2022-11-18 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156755A (ja) * 2001-11-19 2003-05-30 Sanyo Electric Co Ltd 液晶表示装置
KR20170107619A (ko) * 2016-03-15 2017-09-26 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
CN107610602A (zh) * 2016-07-11 2018-01-19 三星显示有限公司 像素结构、显示设备以及制造该像素结构的方法
CN108022936A (zh) * 2016-10-28 2018-05-11 乐金显示有限公司 显示装置
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068596A1 (en) * 2003-01-25 2004-08-12 Nam-Young Kim Lamp module with light emitting diode
JP2006253288A (ja) * 2005-03-09 2006-09-21 Fuji Photo Film Co Ltd 発光装置及びその製造方法
US20090273004A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Chip package structure and method of making the same
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
CN107564928B (zh) * 2016-06-30 2020-04-14 群创光电股份有限公司 显示装置
KR102588659B1 (ko) 2018-06-26 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102585158B1 (ko) 2018-07-04 2023-10-05 삼성디스플레이 주식회사 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003156755A (ja) * 2001-11-19 2003-05-30 Sanyo Electric Co Ltd 液晶表示装置
KR20170107619A (ko) * 2016-03-15 2017-09-26 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
CN107610602A (zh) * 2016-07-11 2018-01-19 三星显示有限公司 像素结构、显示设备以及制造该像素结构的方法
CN108022936A (zh) * 2016-10-28 2018-05-11 乐金显示有限公司 显示装置
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256389A (zh) * 2021-12-13 2022-03-29 广东省科学院半导体研究所 一种高密度微led阵列及其制作方法与应用
CN114256389B (zh) * 2021-12-13 2024-05-17 广东省科学院半导体研究所 一种高密度微led阵列及其制作方法与应用

Also Published As

Publication number Publication date
US11088126B2 (en) 2021-08-10
KR20200017009A (ko) 2020-02-18
US11637094B2 (en) 2023-04-25
US20210358898A1 (en) 2021-11-18
US20200051962A1 (en) 2020-02-13
KR102526778B1 (ko) 2023-05-02

Similar Documents

Publication Publication Date Title
US20230066918A1 (en) Display device and method of manufacturing the same
US11637094B2 (en) Display device and method of manufacturing the same
KR102624516B1 (ko) 표시장치 및 이의 제조 방법
KR102616602B1 (ko) 발광 장치 및 이의 제조 방법
US11101257B2 (en) Display device and method of manufacturing the same
CN107527935A (zh) 显示设备
CN111162093A (zh) 显示装置和制造该显示装置的方法
US11837583B2 (en) Display device and method for manufacturing display device
EP3826065B1 (en) Display device and method for manufacturing display device
US20190006329A1 (en) Backplane led integration and functionalization structures
KR20140104263A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102512724B1 (ko) 표시장치 및 이의 제조방법
KR20210002285A (ko) 표시장치 및 그 제조방법
US11088198B2 (en) Display device and manufacturing method of display device
US11063030B2 (en) Display device and method of fabricating the same
US20230145007A1 (en) Display device
KR20240036745A (ko) 표시 장치 및 이의 제조 방법
KR20220152483A (ko) 표시 패널 및 이를 구비하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination