CN102903676B - 阵列基板及其制作方法、液晶显示装置 - Google Patents
阵列基板及其制作方法、液晶显示装置 Download PDFInfo
- Publication number
- CN102903676B CN102903676B CN201210405241.5A CN201210405241A CN102903676B CN 102903676 B CN102903676 B CN 102903676B CN 201210405241 A CN201210405241 A CN 201210405241A CN 102903676 B CN102903676 B CN 102903676B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- show
- patterning processes
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 134
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 104
- 239000010410 layer Substances 0.000 claims description 231
- 238000000059 patterning Methods 0.000 claims description 102
- 239000011241 protective layer Substances 0.000 claims description 84
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000009413 insulation Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000011161 development Methods 0.000 claims description 16
- 238000007687 exposure technique Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 29
- 239000012528 membrane Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制作方法、液晶显示装置,属于液晶显示领域。其中,所述阵列基板包括有至少两个与公共电极相对应的显示电极,每个显示电极与所述公共电极之间形成的电容各不相同,该阵列基板的制作方法包括:采用一次构图工艺形成两个所述显示电极。本发明的技术方案能够简化阵列基板的制作工艺,降低阵列基板的制作成本。
Description
技术领域
本发明涉及液晶显示领域,特别是一种阵列基板及其制作方法、液晶显示装置。
背景技术
液晶显示器包括以矩阵形式设计的像素单元,以及驱动这些像素单元的驱动电路,通过液晶盒内电场的变化来实现液晶分子的偏转,来达到显示效果。
对于液晶显示器,多畴显示是实现宽视角的主要方法。所谓多畴显示,就是在一个像素内分成不同的领域,不同领域的液晶的偏转程度不同,从不同角度观看液晶屏时,都是看到的各个领域的液晶偏转的综合效果,从而降低了因为像素内所有液晶偏转相同带来的不同角度上的对比度差异,增大了视角。
电容分隔多畴技术是实现多畴显示的方法之一,即通过膜层设计,在一个子像素内形成不同的液晶电容,在同样的外电场条件下,各处的液晶所受电场分压不同,偏转不同,因而形成多畴显示。
但现有采用电容分隔多畴技术的阵列基板的制作工艺较为复杂,至少需要五次构图工艺才能完成阵列基板的制作,制作工艺复杂,制作成本很高。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、液晶显示装置,在实现多畴显示的同时,能够简化阵列基板的制作工艺,降低阵列基板的制作成本。
为解决上述技术问题,本发明的实施例提供技术方案如下:
一方面,提供了一种阵列基板的制作方法,所述阵列基板包括有至少两个与公共电极相对应的显示电极,每个显示电极与所述公共电极之间形成的电容各不相同,所述制作方法包括:采用一次构图工艺形成两个所述显示电极。
进一步地,上述方案中,所述采用一次构图工艺形成两个所述显示电极包括:
在阵列基板上形成第一电极层和保护层;
通过一次构图工艺利用所述第一电极层形成信号线、源电极、漏电极、第一显示电极和第二显示电极,其中所述第一显示电极上保留有所述保护层,移除所述第二显示电极上的所述保护层。
进一步地,上述方案中,所述制作方法具体包括:
提供一基板,在所述基板上形成栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次形成栅绝缘层和半导体有源层、欧姆接触层,经过第二次构图工艺形成硅岛及沟道图形;
在经过第二次构图工艺的基板上依次形成第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成由第一电极层构成的信号线、源电极、漏电极、第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,未覆盖所述第二显示电极。
进一步地,上述方案中,所述制作方法具体包括:
提供一基板,在所述基板上形成栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次形成栅绝缘层和半导体有源层、欧姆接触层,通过半曝光技术,形成硅岛图形;
在经过第二次构图工艺的基板上依次形成第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成沟道图形以及由第一电极层构成的信号线、源电极、漏电极和第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,未覆盖所述第二显示电极。
进一步地,上述方案中,所述栅绝缘层的厚度为0.2~0.5μm;
所述保护层的厚度为0.3~0.6μm;
所述第一电极层的厚度为0.05~0.4μm;
所述半导体有源层为采用a-Si,所述欧姆接触层为采用n+a-Si,所述a-Si层的厚度为0.15~0.25μm,所述n+a-Si层的厚度为0.05~0.1μm。
进一步地,上述方案中,所述制作方法具体包括:
提供一基板,在所述基板上沉积栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次沉积栅绝缘层和半导体有源层、欧姆接触层,经过第二次构图工艺形成硅岛及沟道图形;
在经过第二次构图工艺的基板上依次沉积第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成由第一电极层构成的信号线、源电极、漏电极和第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,覆盖所述第二显示电极的一部分;
在经过第三次构图工艺的基板上沉积第二电极层,通过第四次构图工艺形成第三显示电极,所述第三显示电极位于所述第二显示电极以及覆盖所述第二显示电极的部分保护层图形的上方。
进一步地,上述方案中,所述栅绝缘层的厚度为0.2~0.5μm;
所述保护层的厚度为0.3~0.6μm;
所述第一电极层的厚度为0.05~0.4μm;
所述第二电极层的厚度为0.05~0.1μm;
所述半导体有源层为采用a-Si,所述欧姆接触层为采用n+a-Si,所述a-Si层的厚度为0.15~0.25μm,所述n+a-Si层的厚度为0.05~0.1μm。
本发明实施例还提供了一种阵列基板,所述阵列基板包括有至少两个与公共电极相对应的显示电极,每个显示电极与所述公共电极之间形成的电容各不相同,两个所述显示电极为采用一次构图工艺同时形成。
进一步地,所述两个显示电极为采用一次构图工艺由第一电极层形成,所述两个显示电极中的第一显示电极上形成有保护层图形。
进一步地,所述保护层图形还覆盖所述第二显示电极的一部分,所述阵列基板还包括:由第二电极层形成的第三显示电极,所述第三显示电极位于所述第二显示电极以及覆盖所述第二显示电极的部分保护层图形的上方。
进一步地,所述阵列基板还包括:
基板;
位于所述基板上由栅金属层形成的扫描线图形;
位于形成有所述扫描线图形的基板上的栅绝缘层;
位于所述栅绝缘层上由半导体有源层、欧姆接触层形成的硅岛及沟道图形;
位于形成有硅岛及沟道图形的基板上,与所述两个显示电极采用同一次构图工艺由第一电极层形成的信号线、源电极、漏电极和由保护层形成的保护层图形。
本发明实施例还提供了一种液晶显示装置,包括如上所述的阵列基板。
本发明的实施例具有以下有益效果:
上述方案中,通过一次构图工艺同时形成两个不同的显示电极,每个显示电极与公共电极之间形成的电容各不相同,使得同一像素内不同区域在外电场作用下具有不同的电场强度,导致液晶偏转程度不同,形成多畴显示,提高显示品质,减小视角依赖。本发明的技术方案在实现多畴显示的同时,简化了阵列基板的制作工艺,降低了阵列基板的制作成本。
附图说明
图1为本发明实施例一、实施例二和实施例三经第一次构图工艺后的阵列基板的截面示意图;
图2为本发明实施例一、实施例二和实施例三经第二次构图工艺后的阵列基板的截面示意图;
图3为本发明实施例一和实施例二沉积有第一电极层和保护层的阵列基板的截面示意图;
图4为本发明实施例一对涂覆在保护层上的光刻胶进行曝光的示意图;
图5为本发明实施例一经第三次构图工艺后的阵列基板的截面示意图;
图6为本发明实施例一所形成的阵列基板的像素电容分隔示意图;
图7为本发明实施例二对涂覆在保护层上的光刻胶进行曝光的示意图;
图8为本发明实施例二经第三次构图工艺后的阵列基板的截面示意图;
图9为本发明实施例二沉积有第二电极层的阵列基板的截面示意图;
图10为本发明实施例二经第四次构图工艺后的阵列基板的截面示意图;
图11为本发明实施例二所形成的阵列基板的像素电容分隔示意图;
图12为本发明实施例三经第二次构图工艺后的阵列基板的截面示意图;
图13为本发明实施例三沉积有第一电极层和保护层的阵列基板的截面示意图;
图14为本发明实施例三对涂覆在保护层上的光刻胶进行曝光的示意图;
图15为本发明实施例三经第三次构图工艺后的阵列基板的截面示意图;
图16为本发明实施例二像素电容分割下的液晶多畴偏转示意图。
附图标记
1玻璃基板
2扫描线图形
3栅绝缘层
4a-Si层
5n+a-Si层
6第一电极层
7保护层
8掩模版中透光部分
9掩模版中半透光部分
10掩模版中不透光部分
11UV光
12光刻胶
13第一显示电极
14TFT漏电极
15TFT源电极及信号线
16TFT沟道
17保护层图形
18第二显示电极
19第二电极层
20第三显示电极
21液晶分子
22取向层
23彩膜基板
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中采用电容分隔多畴技术的阵列基板的制作工艺较为复杂,至少需要五次构图工艺才能完成阵列基板的制作,制作工艺复杂,制作成本很高的问题,提供一种阵列基板及其制作方法、液晶显示面板,能够简化阵列基板的制作工艺,降低阵列基板的制作成本。
本发明实施例提供了一种阵列基板的制作方法,所述阵列基板包括有至少两个与公共电极相对应的显示电极,每个显示电极与所述公共电极之间形成的电容各不相同,所述制作方法包括:采用一次构图工艺形成两个所述显示电极。
进一步地,上述方案中,所述采用一次构图工艺形成两个所述显示电极包括:
在阵列基板上形成第一电极层和保护层;
通过一次构图工艺利用所述第一电极层形成信号线、源电极、漏电极、第一显示电极和第二显示电极,其中所述第一显示电极上保留有所述保护层,移除所述第二显示电极上的所述保护层。
需要说明的是,上述方案中,所述第一显示电极和所述第二显示电极构成像素电极,并与所述漏电极连接。
进一步地,上述方案中,所述制作方法具体包括:
提供一基板,在所述基板上形成栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次形成栅绝缘层和半导体有源层、欧姆接触层,经过第二次构图工艺形成硅岛及沟道图形;
在经过第二次构图工艺的基板上依次形成第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成由第一电极层构成的信号线、源电极、漏电极、第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,未覆盖所述第二显示电极。
进一步地,上述方案中,所述制作方法具体包括:
提供一基板,在所述基板上形成栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次形成栅绝缘层和半导体有源层、欧姆接触层,通过半曝光技术,形成硅岛图形;
在经过第二次构图工艺的基板上依次形成第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成沟道图形以及由第一电极层构成的信号线、源电极、漏电极和第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,未覆盖所述第二显示电极。
进一步地,上述方案中,所述栅绝缘层的厚度为0.2~0.5μm;
所述保护层的厚度为0.3~0.6μm;
所述第一电极层的厚度为0.05~0.4μm;
所述半导体有源层为采用a-Si,所述欧姆接触层为采用n+a-Si,所述a-Si层的厚度为0.15~0.25μm,所述n+a-Si层的厚度为0.05~0.1μm。
进一步地,上述方案中,所述制作方法具体包括:
提供一基板,在所述基板上沉积栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次沉积栅绝缘层和半导体有源层、欧姆接触层,经过第二次构图工艺形成硅岛及沟道图形;
在经过第二次构图工艺的基板上依次沉积第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成由第一电极层构成的信号线、源电极、漏电极和第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,覆盖所述第二显示电极的一部分;
在经过第三次构图工艺的基板上沉积第二电极层,通过第四次构图工艺形成第三显示电极,所述第三显示电极位于所述第二显示电极以及覆盖所述第二显示电极的部分保护层图形上方。
进一步地,上述方案中,所述栅绝缘层的厚度为0.2~0.5μm;
所述保护层的厚度为0.3~0.6μm;
所述第一电极层的厚度为0.05~0.4μm;
所述第二电极层的厚度为0.05~0.1μm;
所述半导体有源层为采用a-Si,所述欧姆接触层为采用n+a-Si,所述a-Si层的厚度为0.15~0.25μm,所述n+a-Si层的厚度为0.05~0.1μm。
需要说明的是,上述方案中,所述第一电极层和所述第二电极层可以相同,也可以不同。具体的,所述第一电极层和所述第二电极层可以为一层或者多层;可以为金属层,也可以为金属氧化物层。进一步地,所述第一电极层可以为透明电极层,也可以为透明电极层和不透明电极层组合而成,所述第二电极层优选为透明电极层,保证所述第一电极层和所述第二电极层在显示区域是透明的。
本发明实施例中,通过一次构图工艺同时形成两个不同的显示电极,每个显示电极与公共电极之间形成的电容各不相同,使得同一像素内不同领域在外电场作用下具有不同的电场强度,导致液晶偏转程度不同,形成多畴显示。本发明的技术方案在实现多畴显示的同时,简化了阵列基板的制作工艺,降低了阵列基板的制作成本。
本发明实施例还提供了一种阵列基板,所述阵列基板包括有至少两个与公共电极相对应的显示电极,每个显示电极与所述公共电极之间形成的电容各不相同,两个所述显示电极为采用一次构图工艺同时形成。
进一步地,所述两个显示电极为采用一次构图工艺由第一电极层形成,所述两个显示电极中的第一显示电极上形成有保护层图形。
进一步地,所述保护层图形还覆盖所述第二显示电极的一部分,所述阵列基板还包括:由第二电极层形成的第三显示电极,所述第三显示电极位于所述第二显示电极以及覆盖所述第二显示电极的部分保护层图形的上方。
进一步地,所述阵列基板还包括:基板;
位于所述基板上由栅金属层形成的扫描线图形;
位于形成有所述扫描线图形的基板上的栅绝缘层;
位于所述栅绝缘层上由半导体有源层、欧姆接触层形成的硅岛及沟道图形;
位于形成有硅岛及沟道图形的基板上,与所述两个显示电极采用同一次构图工艺由第一电极层形成的信号线、源电极、漏电极和由保护层形成的保护层图形。
需要说明的是,上述方案中,所述第一电极层和所述第二电极层可以相同,也可以不同。具体的,所述第一电极层和所述第二电极层可以为一层或者多层;可以为金属层,也可以为金属氧化物层。进一步地,所述第一电极层可以为透明电极层,也可以为透明电极层和不透明电极层组合而成,所述第二电极层优选为透明电极层,保证所述第一电极层和所述第二电极层在显示区域是透明的。
本发明实施例的两个显示电极为通过一次构图工艺同时形成,每个显示电极与公共电极之间形成的电容各不相同,使得同一像素内不同区域在外电场作用下具有不同的电场强度,导致液晶偏转程度不同,形成多畴显示,提高显示品质,减小视角依赖。本发明的技术方案在实现多畴显示的同时,简化了阵列基板的制作工艺,降低了阵列基板的制作成本。
本发明实施例还提供了一种液晶显示装置,包括如上所述的阵列基板。
下面结合具体的实施例对本发明的阵列基板及其制作方法进行详细介绍:
实施例一
本实施例通过三次构图工艺完成阵列基板的制作,实现两畴显示,如图1-图6所示,本实施例包括以下步骤:
步骤a1:提供一基板1,在基板1上沉积栅金属层,通过第一次构图工艺形成扫描线图形2,形成如图1所示的结构,所述构图工艺包括涂覆光刻胶、曝光、显影、刻蚀、灰化和剥离等步骤。
步骤a2:如图2所示,在经过步骤a1的基板1上依次沉积栅绝缘层3和半导体有源层、欧姆接触层,具体地,半导体有源层可以采用a-Si层4,欧姆接触层可以采用n+a-Si层5,经过第二次构图工艺形成硅岛及沟道16图形。
其中,栅绝缘层3的厚度可以为0.2~0.5μm;a-Si层4的厚度可以为0.15~0.25μm;n+a-Si层5的厚度可以为0.05~0.1μm。
步骤a3:如图3所示,在经过步骤a2的基板1上依次沉积第一电极层6和保护层7,并在保护层7上涂覆光刻胶12。
其中,保护层7的厚度为0.3~0.6μm,第一电极层6的厚度为0.05~0.4μm。
需要说明的是,所述第一电极层可以为一层或者多层;可以为金属层,也可以为金属氧化物层。进一步地,所述第一电极层可以为透明电极层,也可以为透明电极层和不透明电极层组合而成,保证所述第一电极层在显示区域是透明的。
步骤a4:如图4所示,使用半曝光技术,利用掩膜版对不同位置的光刻胶12曝光,显影后形成不同厚度的光刻胶膜层。
步骤a5:如图5所示,经过刻蚀后,形成保护层图形17、信号线和TFT源电极图形15、TFT漏电极图形14和第一显示电极13、第二显示电极18、及周边Pad区过孔(图中未示出),扫描线和信号线通过过孔与外围电路相连接。第一显示电极13和第二显示电极18均由第一电极层6形成,作为像素电极并与TFT漏电极图形14电连接,不同的是,第一显示电极13上还保留有保护层图形17,而第二显示电极上没有保护层。
图6为本实施例所形成的阵列基板的像素电容分隔示意图,如图6所示,在一个子像素区域内,有第一显示电极13和第二显示电极18。本实施例中,公共电极设置在彩膜基板上,阵列基板与彩膜基板之间的电压是定值,第一显示电极13上有保护层图形17,保护层图形17能分走一部分电压,使得第一显示电极与公共电极之间的液晶分子承受的电压小于第二显示电极与公共电极之间的液晶分子承受的电压,从而使得第一显示电极与公共电极之间形成的电容大于第二显示电极与公共电极之间形成的电容,这样就在一个子像素区内分别形成两个不同的液晶电容,在同样的外电场条件下,各处的液晶所受电场分压不同,偏转不同,因而形成多畴显示。
在实际应用中,可以根据需要调整各层的厚度,尤其是栅绝缘层3和保护层7的膜厚,从而达到像素内各部分的电场强度不同,液晶的偏转程度也随之有差别,调整多畴显示的效果。
本实施例中,第一显示电极和第二显示电极为由同种材料通过一次构图工艺同时形成,通过变更不同位置的阵列基板侧的显示电极与彩膜基板公共电极之间的介质材料,使得同一像素不同领域的液晶在外电场驱动下具有不同的电场强度,偏转程度不同,实现多畴显示,提高显示品质,减小视角依赖。本实施例的技术方案简化了阵列基板的制作工艺,降低了阵列基板的制作成本。
实施例二
本实施例通过四次构图工艺完成阵列基板的制作,实现三畴显示,如图1-图3、图7-图11所示,本实施例包括以下步骤:
步骤b1:提供一基板1,在基板1上沉积栅金属层,通过第一次构图工艺形成扫描线图形2,形成如图1所示的结构,所述构图工艺包括涂覆、曝光、显影、刻蚀、灰化和剥离等步骤。
步骤b2:如图2所示,在经过步骤b1的基板1上依次沉积栅绝缘层3和半导体有源层、欧姆接触层,具体地,半导体有源层可以采用a-Si层4,欧姆接触层可以采用n+a-Si层5,经过第二次构图工艺形成硅岛及沟道16图形。
其中,栅绝缘层3的厚度可以为0.2~0.5μm;a-Si层4的厚度可以为0.15~0.25μm;n+a-Si层5的厚度可以为0.05~0.1μm。
步骤b3:如图3所示,在经过步骤b2的基板1上依次沉积第一电极层6和保护层7,并在保护层7上涂覆光刻胶12。
其中,保护层7的厚度为0.3~0.6μm,第一电极层6的厚度为0.05~0.4μm。
步骤b4:如图7所示,使用半曝光技术,利用掩膜版对不同位置的光刻胶12曝光,显影后形成不同厚度的光刻胶膜层。
步骤b5:如图8所示,经过刻蚀后,形成保护层图形17、信号线和TFT源电极图形15、TFT漏电极图形14和第一显示电极13、第二显示电极18、及周边Pad区过孔(图中未示出),扫描线和信号线通过过孔与外围电路相连接。第一显示电极13和第二显示电极18均由第一电极层6形成,作为像素电极并与TFT漏电极图形14电连接,不同的是,第一显示电极13上还保留有保护层图形17,第二显示电极上部分区域具有保护层。
步骤b6:如图9所示,在经过步骤b5的基板上沉积第二电极层19,第二电极层19的厚度可以为0.05~0.1μm。
需要说明的是,所述第一电极层和所述第二电极层可以相同,也可以不同。具体的,所述第一电极层和所述第二电极层可以为一层或者多层;可以为金属层,也可以为金属氧化物层。进一步地,所述第一电极层可以为透明电极层,也可以为透明电极层和不透明电极层组合而成,所述第二电极层优选为透明电极层,保证所述第一电极层和所述第二电极层在显示区域是透明的。
步骤b7:如图10所示,通过第四次构图工艺形成第三显示电极20,第三显示电极20位于第二显示电极以及覆盖第二显示电极的部分保护层图形上方,第三显示电极20由第二电极层19形成。第一显示电极、第二显示电极和第三显示电极共同构成像素电极。
图11为本实施例所形成的阵列基板的像素电容分隔示意图,图16为本实施例像素电容分割下的液晶多畴偏转示意图,如图11及图16所示,在一个子像素区域内,有第一显示电极13、第二显示电极18和第三显示电极20。本实施例中,公共电极设置在彩膜基板上,阵列基板与彩膜基板之间的电压是定值,显示电极与彩膜基板上公共电极之间形成电容的大小取决于显示电极与公共电极的间距,本实施例中,第三显示电极20下面有保护层17和第二显示电极18。
可以看出,第一显示电极13与彩膜基板的间距大于第二显示电极18与彩膜基板的间距,第二显示电极18与彩膜基板的间距大于第三显示电极20与彩膜基板之间的间距,由于显示电极与彩膜基板上公共电极之间的电压相等,从而使得第一显示电极13与公共电极之间形成的电容小于第二显示电极18与公共电极之间形成的电容,第二显示电极18与公共电极之间形成的电容小于第三显示电极20与公共电极之间形成的电容,这样就在一个子像素区内分别形成三个不同的液晶电容,在同样的外电场条件下,各处的液晶所受电场分压不同,偏转不同,因而形成三畴显示。
在实际应用中,可以根据需要调整各层的厚度,尤其是栅绝缘层3和保护层7的膜厚,从而达到像素内各部分的电场强度不同,液晶的偏转程度也随之有差别,调整多畴显示的效果。
本实施例中,第一显示电极和第二显示电极为由同种材料通过一次构图工艺同时形成,并增加一次构图工艺形成第三显示电极。通过变更不同位置的阵列基板的显示电极与彩膜基板公共电极之间的间距,使得同一像素不同领域的液晶在外电场驱动下具有不同的电场强度,偏转程度不同,实现三畴显示,提高显示品质,减小视角依赖。本实施例的技术方案简化了阵列基板的制作工艺,降低了阵列基板的制作成本。
实施例三
本实施例通过三次构图工艺完成阵列基板的制作,实现三畴显示,如图1-图2,图12-图15所示,本实施例包括以下步骤:
步骤c1:提供一基板1,在基板1上沉积栅金属层,通过第一次构图工艺形成扫描线图形2,形成如图1所示的结构,所述构图工艺包括涂覆、曝光、显影、刻蚀、灰化和剥离等步骤。
步骤c2:如图2所示,在经过步骤c1的基板1上依次沉积栅绝缘层3和半导体有源层、欧姆接触层,具体地,半导体有源层可以采用a-Si层4,欧姆接触层可以采用n+a-Si层5。
其中,栅绝缘层3的厚度可以为0.2~0.5μm;a-Si层4的厚度可以为0.15~0.25μm;n+a-Si层5的厚度可以为0.05~0.1μm。
步骤c3:通过半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层。如图12所示,先刻蚀掉第二显示电极18所在位置的n+a-Si层5、a-Si层4和栅绝缘层3,然后刻蚀掉第一显示电极13所在位置及其它区域的n+a-Si层5、a-Si层4,形成硅岛图形。
步骤c4:如图13所示,在经过步骤c3的基板上依次沉积第一电极层6和保护层7,其中,保护层7的厚度为0.3~0.6μm,第一电极层6的厚度为0.05~0.4μm。
步骤c5:如图14所示,在保护层7上涂覆光刻胶12。利用掩膜版对不同位置的光刻胶12曝光,显影后形成不同厚度的光刻胶膜层。
步骤c6:如图15所示,经过刻蚀后,形成沟道图形16、保护层图形17、信号线和TFT源电极图形15、TFT漏电极14和第一显示电极13、第二显示电极18、及周边Pad区过孔(图中未示出),扫描线和信号线通过过孔与外围电路相连接。第一显示电极13和第二显示电极18均由第一电极层6形成,作为像素电极并与TFT漏电极14电连接,不同的是,第一显示电极13上还保留有保护层图形17,而第二显示电极上没有保护层。
需要说明的是,所述第一电极层可以为一层或者多层;可以为金属层,也可以为金属氧化物层。进一步地,所述第一电极层可以为透明电极层,也可以为透明电极层和不透明电极层组合而成,保证所述第一电极层在显示区域是透明的。
本实施例中,在一个子像素区域内,形成有第一显示电极13和第二显示电极18。本实施例中,公共电极设置在彩膜基板上,阵列基板与彩膜基板之间的电压是定值,本实施例中,第一显示电极13上有保护层图形17,保护层图形17能分走一部分电压,使得第一显示电极与公共电极之间的电压小于第二显示电极与公共电极之间的电压,从而使得第一显示电极与公共电极之间形成的电容大于第二显示电极与公共电极之间形成的电容,这样就在一个子像素区内分别形成两个不同的液晶电容,在同样的外电场条件下,各处的液晶所受电场分压不同,偏转不同,因而形成多畴显示,提高显示品质,减小视角依赖。
与实施例一相比,1、实施例三沟道制作的时间不同,实例一是在第二次构图时制作,实例三是在第三次构图时制作,通过一次构图工艺形成沟道,没有对位问题;2、实例三在第二次构图工艺时,可以将像素上一部分栅绝缘膜去掉,这样在第三次构图工艺时,由图15可以看出,第二显示电极18的下方一部分有栅绝缘膜3(同第一显示电极13),一部分没有栅绝缘膜3,这样在形成空间电场时实际上仅第二显示电极18就可以形成两畴,再加上第一显示电极13,可以实现三畴显示。
在实际应用中,可以根据需要调整各层的厚度,尤其是栅绝缘层3和保护层7的膜厚,从而达到像素内各部分的电场强度不同,液晶的偏转程度也随之有差别,调整多畴显示的效果。
本实施例中,第一显示电极和第二显示电极为由同种材料通过一次构图工艺同时形成,并通过栅绝缘层图形,进一步将第二显示电极形成两畴。通过变更不同位置的阵列基板侧的显示电极与彩膜基板公共电极之间的介质材料,使得同一像素不同领域的液晶在外电场驱动下具有不同的电场强度,偏转程度不同,实现多畴显示,提高显示品质,减小视角依赖。本实施例的技术方案简化了阵列基板的制作工艺,降低了阵列基板的制作成本。
上述实施例一至三以两畴以及三畴显示为例,说明了本发明的阵列基板的结构和制作方法,上述实施例所提供的的阵列基板适用于TN、MVA等多种显示模式中。
进一步地,本发明的阵列基板的结构和制作方法还适用于IPS、FFS等显示模式中,下面以应用于FFS显示模式为例进行具体说明,其中,公共电极位于阵列基板上,一具体实施例中的阵列基板的制作方法包括以下步骤:
步骤d1:提供一基板,在基板上沉积公共电极材料,并通过第一次构图工艺完成制作公共电极图形,一般地,公共电极材料选用透明电极材料,如ITO;
步骤d2:在完成步骤d1的基板上沉积栅金属层,并通过第二次构图工艺完成制作扫描线的图形;
步骤d3:在完成步骤d2的基板上依次沉积栅绝缘层、半导体有源层、欧姆接触层和源漏金属层,具体地,半导体有源层可以采用a-Si层,欧姆接触层可以采用n+a-Si层,并利用半曝光掩膜工艺,通过第三次构图工艺完成制作信号线以及TFT源电极、漏电极和沟道图形;
步骤d4:在完成步骤d3的基板上沉积保护层材料,并通过第四次构图工艺完成制作过孔图形,同时在像素内公共电极的上方刻蚀去一部分保护层材料以达到分畴的目的;
步骤d5:在完成步骤d4的基板上沉积显示电极材料,并通过第五次构图工艺完成制作显示电极图形。
本实施例中,因为在一子像素内公共电极上方的两个区域,保护层和栅绝缘层的总厚度不一致,导致两个区域对应的液晶盒内的电场分布也不同,子像素区内分别形成两个不同的液晶电容,在同样的外电场条件下,各处的液晶所受电场分压不同,偏转不同,因而可以进一步达到分畴的目的,减小视角依赖性,提高显示品质。
需要说明的是,本实施例只是一个示例性的说明,对于FFS、IPS等水平电场显示模式,通过显示电极的不同图形已经可以实现多畴显示,本发明提出的技术方案可以在其基础上进一步实现分畴,在实际应用中,可以根据需要进行电极的设计。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种阵列基板的制作方法,其特征在于,所述阵列基板包括有至少两个与公共电极相对应的显示电极,每个显示电极与所述公共电极之间形成的电容各不相同,所述制作方法包括:采用一次构图工艺形成两个所述显示电极;
所述采用一次构图工艺形成两个所述显示电极包括:
在阵列基板上形成第一电极层和保护层;
通过一次构图工艺利用所述第一电极层形成信号线、源电极、漏电极、第一显示电极和第二显示电极,其中所述第一显示电极上保留有所述保护层,移除所述第二显示电极上的所述保护层。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述制作方法具体包括:
提供一基板,在所述基板上形成栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次形成栅绝缘层和半导体有源层、欧姆接触层,经过第二次构图工艺形成硅岛及沟道图形;
在经过第二次构图工艺的基板上依次形成第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成由第一电极层构成的信号线、源电极、漏电极、第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,未覆盖所述第二显示电极。
3.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述制作方法具体包括:
提供一基板,在所述基板上形成栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次形成栅绝缘层和半导体有源层、欧姆接触层,通过半曝光技术,形成硅岛图形;
在经过第二次构图工艺的基板上依次形成第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成沟道图形以及由第一电极层构成的信号线、源电极、漏电极和第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,未覆盖所述第二显示电极。
4.根据权利要求2或3所述的阵列基板的制作方法,其特征在于,
所述栅绝缘层的厚度为0.2~0.5μm;
所述保护层的厚度为0.3~0.6μm;
所述第一电极层的厚度为0.05~0.4μm;
所述半导体有源层为采用a-Si,所述欧姆接触层为采用n+a-Si,所述a-Si层的厚度为0.15~0.25μm,所述n+a-Si层的厚度为0.05~0.1μm。
5.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述制作方法具体包括:
提供一基板,在所述基板上沉积栅金属层,通过第一次构图工艺形成扫描线图形;
在经过第一次构图工艺的基板上依次沉积栅绝缘层和半导体有源层、欧姆接触层,经过第二次构图工艺形成硅岛及沟道图形;
在经过第二次构图工艺的基板上依次沉积第一电极层和保护层,在保护层上涂覆光刻胶,使用半曝光技术,利用掩膜版对不同位置的光刻胶曝光,显影后形成不同厚度的光刻胶膜层;
经过第三次构图工艺后,形成由第一电极层构成的信号线、源电极、漏电极和第一显示电极、第二显示电极以及保护层图形,所述保护层图形覆盖所述第一显示电极,覆盖所述第二显示电极的一部分;
在经过第三次构图工艺的基板上沉积第二电极层,通过第四次构图工艺形成第三显示电极,所述第三显示电极位于所述第二显示电极以及覆盖所述第二显示电极的部分保护层图形的上方。
6.根据权利要求5所述的阵列基板的制作方法,其特征在于,
所述栅绝缘层的厚度为0.2~0.5μm;
所述保护层的厚度为0.3~0.6μm;
所述第一电极层的厚度为0.05~0.4μm;
所述第二电极层的厚度为0.05~0.1μm;
所述半导体有源层为采用a-Si,所述欧姆接触层为采用n+a-Si,所述a-Si层的厚度为0.15~0.25μm,所述n+a-Si层的厚度为0.05~0.1μm。
7.一种采用如权利要求1-6中任一项所述方法制作的阵列基板,其特征在于,所述阵列基板包括有至少两个与公共电极相对应的显示电极,每个显示电极与所述公共电极之间形成的电容各不相同,两个所述显示电极为采用一次构图工艺同时形成。
8.根据权利要求7所述的阵列基板,其特征在于,所述两个显示电极为采用一次构图工艺由第一电极层形成,所述两个显示电极中的第一显示电极上形成有保护层图形。
9.根据权利要求8所述的阵列基板,其特征在于,所述保护层图形还覆盖所述第二显示电极的一部分,所述阵列基板还包括:由第二电极层形成的第三显示电极,所述第三显示电极位于所述第二显示电极以及覆盖所述第二显示电极的部分保护层图形的上方。
10.根据权利要求7所述的阵列基板,其特征在于,所述阵列基板还包括:
基板;
位于所述基板上由栅金属层形成的扫描线图形;
位于形成有所述扫描线图形的基板上的栅绝缘层;
位于所述栅绝缘层上由半导体有源层、欧姆接触层形成的硅岛及沟道图形;
位于形成有硅岛及沟道图形的基板上,与所述两个显示电极采用同一次构图工艺由第一电极层形成的信号线、源电极、漏电极和由保护层形成的保护层图形。
11.一种液晶显示装置,其特征在于,包括如权利要求7-10中任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210405241.5A CN102903676B (zh) | 2012-10-22 | 2012-10-22 | 阵列基板及其制作方法、液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210405241.5A CN102903676B (zh) | 2012-10-22 | 2012-10-22 | 阵列基板及其制作方法、液晶显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102903676A CN102903676A (zh) | 2013-01-30 |
CN102903676B true CN102903676B (zh) | 2015-03-11 |
Family
ID=47575854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210405241.5A Expired - Fee Related CN102903676B (zh) | 2012-10-22 | 2012-10-22 | 阵列基板及其制作方法、液晶显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102903676B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6525794B1 (en) * | 1998-10-19 | 2003-02-25 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device having a dielectric frame controlling alignment of the liquid crystal molecules |
US6900869B1 (en) * | 1998-11-25 | 2005-05-31 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device with particular dielectric structures |
CN101211076A (zh) * | 2006-12-29 | 2008-07-02 | 群康科技(深圳)有限公司 | 多域垂直配向型液晶显示面板 |
CN101253611A (zh) * | 2005-09-30 | 2008-08-27 | 夏普株式会社 | 薄膜晶体管阵列衬底的制造方法、及薄膜晶体管阵列衬底 |
-
2012
- 2012-10-22 CN CN201210405241.5A patent/CN102903676B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6525794B1 (en) * | 1998-10-19 | 2003-02-25 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device having a dielectric frame controlling alignment of the liquid crystal molecules |
US6900869B1 (en) * | 1998-11-25 | 2005-05-31 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device with particular dielectric structures |
CN101253611A (zh) * | 2005-09-30 | 2008-08-27 | 夏普株式会社 | 薄膜晶体管阵列衬底的制造方法、及薄膜晶体管阵列衬底 |
CN101211076A (zh) * | 2006-12-29 | 2008-07-02 | 群康科技(深圳)有限公司 | 多域垂直配向型液晶显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN102903676A (zh) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103901671B (zh) | 液晶显示装置及其制造方法 | |
CN102769013B (zh) | 薄膜晶体管基板及其制造方法 | |
KR102063983B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
EP3187929B1 (en) | Array substrate and manufacturing method therefor, and display apparatus | |
CN105470269A (zh) | Tft阵列基板及其制作方法 | |
CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
CN101308294A (zh) | 面内切换模式液晶显示装置及其制造方法 | |
CN103809320A (zh) | 液晶显示设备的阵列基板以及制造该阵列基板的方法 | |
CN104423107A (zh) | 液晶显示装置及其制造方法 | |
CN108107637A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制作方法 | |
KR102221845B1 (ko) | 표시 기판 및 그의 제조방법 | |
JP2011081385A (ja) | Ffsモード液晶表示装置及びその製造方法 | |
CN105093750A (zh) | Tft阵列基板结构及其制作方法 | |
US20140346511A1 (en) | Array substrate, manufacturing method, and display device thereof | |
CN103901686A (zh) | 边缘场开关模式液晶显示装置的阵列基板及其制造方法 | |
US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
CN104007574A (zh) | 一种阵列基板、显示装置及其制造方法 | |
CN104020621B (zh) | 一种阵列基板及其制备方法、显示装置 | |
US9679921B2 (en) | Display substrate and method of fabricating the same | |
CN103576365B (zh) | 液晶显示装置 | |
KR101341024B1 (ko) | 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자 | |
KR101680134B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
CN103943631A (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 | |
CN103700668A (zh) | 一种阵列基板及其制备方法和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150311 |
|
CF01 | Termination of patent right due to non-payment of annual fee |