KR20060008524A - 비정질 실리콘 층의 결정화 방법 - Google Patents

비정질 실리콘 층의 결정화 방법 Download PDF

Info

Publication number
KR20060008524A
KR20060008524A KR1020040056818A KR20040056818A KR20060008524A KR 20060008524 A KR20060008524 A KR 20060008524A KR 1020040056818 A KR1020040056818 A KR 1020040056818A KR 20040056818 A KR20040056818 A KR 20040056818A KR 20060008524 A KR20060008524 A KR 20060008524A
Authority
KR
South Korea
Prior art keywords
silicon layer
amorphous silicon
implanted
energy
substrate
Prior art date
Application number
KR1020040056818A
Other languages
English (en)
Inventor
최철종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040056818A priority Critical patent/KR20060008524A/ko
Priority to CN200510072664.XA priority patent/CN1725447A/zh
Priority to US11/139,445 priority patent/US20060019473A1/en
Priority to JP2005209275A priority patent/JP2006032972A/ja
Publication of KR20060008524A publication Critical patent/KR20060008524A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

비정질 실리콘 층의 결정화 방법이 개시된다. 본 발명에 따른 비정질 실리콘 층의 결정화 방법은 기판 상에 형성된 비정질 실리콘 층에 소정의 금속 이온을 도핑하는 단계와 상기 금속 이온이 도핑된 비정질 실리콘 층을 어닐링하여 상기 비정질 실리콘 층을 결정화하는 단계를 포함한다.
본 발명에 따른 비정질 실리콘 층의 결정화 방법에 의하면, 낮은 에너지로 비정질 실리콘 층을 결정화 할 수 있고, 또한 결정화된 실리콘 층의 표면 거칠기 특성이 개선될 수 있다.

Description

비정질 실리콘 층의 결정화 방법{Method for the crystallization of an amorphous Si film}
도 1a 내지 도 1c는 본 발명에 따른 비정질 실리콘 층의 결정화 방법을 설명하는 공정흐름도이다.
도 2a 및 도 2b는 Ni 이온이 주입된 시편(2a)과 주입되지 않은 시편(2b)에 대하여 각각 300 mJ/cm2의 에너지로 어닐링한 후 측정된 단면부(cross-sectional) TEM 사진이다.
도 3a 및 도 3b는 Ni 이온이 주입된 시편(3a)과 주입되지 않은 시편(3b)에 대하여 각각 500 mJ/cm2의 에너지로 어닐링한 후 측정된 단면부(cross-sectional) TEM 사진이다.
도 4a 및 도 4b는 Ni 이온이 주입된 시편(4a)과 주입되지 않은 시편(4b)에 대하여 각각 600 mJ/cm2의 에너지로 어닐링한 후 측정된 단면부(cross-sectional) TEM 사진이다.
도 5a 및 도 5b는 Ni 이온이 주입된 시편(5a)과 주입되지 않은 시편(5b)에 대하여 각각 300 mJ/cm2의 에너지로 어닐링한 후 측정된 TED 사진이다.
도 6a 및 도 6b는 Ni 이온이 주입된 시편(6a)과 주입되지 않은 시편(6b)에 대하여 각각 500 mJ/cm2의 에너지로 어닐링한 후 측정된 TED 사진이다.
도 7a 및 도 7b는 Ni 이온이 주입된 시편(7a)과 주입되지 않은 시편(7b)에 대하여 각각 600 mJ/cm2의 에너지로 어닐링한 후 측정된 TED 사진이다.
도 8은 Ni 이온이 주입된 시편과 주입되지 않은 시편에 대하여 각각 AFM을 이용하여 어닐링 에너지에 따른 시편 표면의 RMS를 측정한 결과이다.
< 도면의 주요부분에 대한 부호의 설명 >
20:Si 기판 22:비정질 Si 층
24:금속 이온이 도핑된 비정질 Si 층 26:결정화된 Si 층
본 발명은 비정질 실리콘 층의 결정화 방법에 관한 것으로서, 보다 상세하게는 낮은 에너지로 비정질 실리콘 층을 결정화 할 수 있고, 또한 결정화된 실리콘 층의 표면 거칠기 특성이 개선될 수 있는 비정질 실리콘 층의 결정화 방법에 관한 것이다.
미국 특허 US 4,406,709 및 미국 특허 US 4,309,225는 비정질 실리콘 층을 결정화하는 방법을 개시한다.
종래 방법은 비정질 실리콘 층 표면에 강한 레이저빔을 조사하여 비정질 실 리콘 층을 순간적으로 용융시키고, 용융된 비정질 실리콘 층을 다시 냉각하여 수십 ㎛ 크기의 결정화된 실리콘 층을 제조하였다.
그러나, 이와 같은 방법은 레이저빔 에너지의 크기에 따라 결정화되는 실리콘 입자(grain)의 크기가 결정되기 때문에, 더 미세한 입자를 가지는 실리콘 결정을 만들기 위해서는 높은 에너지의 레이저빔이 요구된다는 문제점이 있었다.
또한, 높은 에너지의 레이저빔이 사용됨으로써 결정화된 실리콘의 표면 거칠기 특성이 나쁘다는 문제점이 있었다.
최근 미국 특허 US 6,479,329 B2에 낮은 에너지의 레이저로 비정질 실리콘 층을 결정화시키기 위해서 결정화 촉매 물질과 레이저 어닐링을 병행하여 사용하는 방법이 제안되고 있다.
미국 특허 US 6,479,329 B2는 비정질 실리콘 층 상에 스핀 코팅(spin coating)으로 Ni 실리사이드 층을 형성하고, 상기 Ni 실리사이드 층을 패터닝(patterning) 한 후에 어닐링할 경우, Ni 실리사이드가 존재하는 부분에서 비정질 실리콘 층의 결정화가 일어나는 것으로 보고하고 있다. 여기에서 Ni 실리사이드는 촉매 물질로 사용되었다.
그러나, 이와 같은 방법은 결정화된 부분에 상당량의 Ni 실리사이드가 존재한다는 문제점과 Ni 실리사이드와 접촉하고 있는 표면 부분에서만 결정화가 일어난다는 문제점을 가진다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선 하기 위한 것으로서, 낮은 에너지로 비정질 실리콘 층을 결정화 할 수 있고, 또한 결정화된 실리콘 층의 표면 거칠기 특성이 개선될 수 있는 비정질 실리콘 층의 결정화 방법을 제공함에 있다.
본 발명에 따르면, 기판 상에 형성된 비정질 실리콘 층에 소정의 금속 이온을 도핑하는 단계와 상기 금속 이온이 도핑된 비정질 실리콘 층을 어닐링하여 상기 비정질 실리콘 층을 결정화하는 단계를 포함하는 비정질 실리콘 층의 결정화 방법이 제공된다.
이하, 본 발명에 따른 비정질 실리콘 층의 결정화 방법을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1a 내지 도 1c는 본 발명에 따른 비정질 실리콘 층의 결정화 방법을 설명하는 공정흐름도이다.
도 1a 내지 도 1c를 함께 참조하면, 먼저 기판 상에 형성된 비정질 실리콘 층(22)에 소정의 금속이온을 도핑하여, 상기 비정질 실리콘 층(22)을 금속 이온이 도핑된 비정질 실리콘 층(24)으로 변화시킨다.
상기 기판은 비정질 Si 기판, 글래스 기판, 사파이어 글래스 기판, MgO 기판, 다이아몬드 기판 및 GaN 기판 중의 어느 하나이다.
상기 금속은 Ag, Au, Al, Cu, Cr, Co, Ni, Ti, Sb, V, Mo, Ta, Nb, Ru, W, Pt, Pd, Zn 및 Mg 중의 적어도 어느 하나이다. 따라서 각각의 금속이 단독으로 또는 조합으로 사용된다.
상기 금속 이온의 도핑량은 1×1010 atoms/㎠ 내지 1×1017 atoms/㎠ 이다.
상기 금속 이온의 도핑은 이온 주입 장치에 의하여 수행되며, 상기 금속 이온의 도핑 에너지는 1 keV 내지 1000 keV 이다.
본 발명의 다른 실시예에 의하면, 상기 금속 이온의 도핑은 공지된 다른 이온 도핑 장치가 사용될 수도 있다.
다음에는, 상기 금속 이온이 도핑된 비정질 실리콘 층(24)을 레이저빔으로 어닐링(annealing)한다. 상기 어닐링 단계에서 상기 비정질 실리콘 층(24)은 결정화되며, 결정화된 실리콘 층(26)으로 변화될 수 있다.
금속 이온이 도핑되지 않은 비정질 실리콘 층과 비교할 때, 상기 금속 이온이 도핑된 비정질 실리콘 층(24)은 보다 낮은 레이저빔 에너지 밀도에 의해서 결정화된다. 이것은 레이저 흡수 계수(laser absorption coefficient)와 금속 이온의 촉매 효과로 설명될 수 있다.
일반적으로 레이저 어닐링의 경우, 비정질 실리콘의 결정화 정도는 비정질 실리콘의 레이저 흡수 계수(laser absorption coefficient)에 크게 의존한다.
비정질 실리콘 층(24) 내에 도핑된 금속 이온은 비정질 실리콘의 레이저 흡수 계수를 증가시킨다. 따라서, 레이저빔에 의한 어닐링 중에 비정질 실리콘 층(24)이 더 많은 레이저 에너지를 흡수하게 된다.
또한, 비정질 실리콘 층(24)에 도핑된 금속 이온은 어닐링 중에 비정질 실리콘의 결정화를 촉진시킬 수 있는 촉매 작용을 한다.
따라서, 낮은 레이저빔 에너지에 의해 상기 비정질 실리콘 층(24)의 결정화가 가능하며, 이와 같이 낮은 레이저빔 에너지에 의해 결정화된 실리콘 층은 표면 거칠기 특성이 향상될 수 있다.
상기 레이저빔의 에너지 밀도는 50 mJ/㎠ 내지 3000 mJ/㎠ 이다. 바람직하게는 레이저빔의 에너지 밀도는 300 mJ/㎠ 내지 800 mJ/㎠ 이다.
본 발명의 다른 실시예에 의하면, 상기 어닐링은 가열수단이 구비된 다른 장치에 의하여 수행될 수도 있다.
본 발명에 따른 비정질 실리콘 층의 결정화 방법에 의하면, 보다 낮은 에너지에 의해 비정질 실리콘 층이 결정화 될 수 있다. 또한 낮은 에너지의 레이저가 사용됨으로써 결정화된 실리콘 층의 표면 거칠기 특성이 개선될 수 있다.
또한, 본 발명에 따른 비정질 실리콘 층의 결정화 방법에 의하면, 표면에서부터 소정 깊이까지의 비정질 실리콘 층이 모두 균일하게 결정화 될 수 있다. 소정 깊이까지 균일하게 결정화 될 수 있는 것은 이온 주입 장치에 의하여 비정질 실리콘 층의 소정 깊이까지 금속 이온의 도핑이 가능하기 때문이며, 도핑되는 깊이는 이온 주입 에너지에 의해 결정된다.
균일한 결정화의 효과는, 미국 특허 US 6,479,329 B2에 있어서 결정화된 부분에 상당량의 Ni 실리사이드가 존재한다는 문제점과 Ni 실리사이드와 접촉하고 있는 표면 부분에서만 결정화가 일어난다는 문제점과 비교될 수 있다.
특히, 본 발명에 따른 비정질 실리콘 층의 결정화 방법을 AMLCD(Active Matrix Liquid Crystal Display)와 반도체 메모리 소자 및 차세대 소자에 적용할 경우, 고품질의 소자를 효과적으로 제작할 수 있을 뿐만 아니라 소자의 성능을 극대화시켜 제품 경쟁력을 높일 수 있다.
<실시예>
본 실시예에서는, 먼저 실리콘 기판 상에 비정질 실리콘 층이 형성된 시편을 준비하였다. 다음에는 Ni 이온을 25 keV의 에너지, 1×1015 atoms/㎠ 도즈(dose)로 상기 비정질 실리콘 층에 이온 주입(ion implantation) 하였다.
다음에는 상기 Ni 이온이 주입된 시편을 진공 챔버(vacuum chamber)내에 로딩한 후 약 10-3 torr의 진공을 유지한채로 엑시머 레이저(excimer laser)빔을 이용하여 상기 시편을 어닐링 하였다.
본 실시예에서 사용된 레이저는 KrF 엑시머 레이저빔을 사용하였으며, 레이저빔의 에너지 밀도는 300 내지 700 mJ/cm2의 조건으로 어닐링 하였다.
Ni 이온 주입의 효과를 검증하기 위하여, Ni 이온이 주입되지 않은 시편을 준비하여 같은 조건의 어닐링을 하였으며, Ni 이온을 주입한 시편과 비교하였다.
도 2a 및 도 2b는 Ni 이온이 주입된 시편(2a)과 주입되지 않은 시편(2b)에 대하여 각각 300 mJ/cm2의 에너지로 어닐링한 후 측정된 단면부(cross-sectional) TEM(transmission electron microscope) 사진이다.
도 3a 및 도 3b는 Ni 이온이 주입된 시편(3a)과 주입되지 않은 시편(3b)에 대하여 각각 500 mJ/cm2의 에너지로 어닐링한 후 측정된 단면부 TEM 사진이다.
도 4a 및 도 4b는 Ni 이온이 주입된 시편(4a)과 주입되지 않은 시편(4b)에 대하여 각각 600 mJ/cm2의 에너지로 어닐링한 후 측정된 단면부 TEM 사진이다.
도 2a, 도 2b, 도 3a, 도 3b, 도 4a 및 도 4b를 함께 참조하면, 레이저 에너지 밀도가 증가됨에 따라, 비정질 실리콘 층이 결정화되고 있는 것을 관찰 할 수 있다.
여기에서 Ni 이온이 주입된 시편(2a, 3a, 4a)들에 대해서는 레이저 에너지 밀도가 증가됨에 따라, 시편의 표면 거칠기 특성이 향상된 것을 확인할 수 있다. 이와 반대로, Ni 이온이 주입되지 않은 시편(2b, 3b, 4b)들은 표면 거칠기 특성이 나쁘다.
도 5a 및 도 5b는 Ni 이온이 주입된 시편(5a)과 주입되지 않은 시편(5b)에 대하여 각각 300 mJ/cm2의 에너지로 어닐링한 후 측정된 TED(transmission electron diffraction) 사진이다.
도 6a 및 도 6b는 Ni 이온이 주입된 시편(6a)과 주입되지 않은 시편(6b)에 대하여 각각 500 mJ/cm2의 에너지로 어닐링한 후 측정된 TED 사진이다.
도 7a 및 도 7b는 Ni 이온이 주입된 시편(7a)과 주입되지 않은 시편(7b)에 대하여 각각 600 mJ/cm2의 에너지로 어닐링한 후 측정된 TED 사진이다.
도 5a, 도 5b, 도 6a, 도 6b, 도 7a 및 도 7b를 함께 참조하면, Ni 이온이 주입된 시편(5a, 6a, 7a)들은 레이저 에너지 밀도가 300mJ/cm2에서 비정질 실리콘 층의 결정화가 시작되고, 에너지 밀도가 증가됨에 따라 비정질 실리콘이 더 많이 결정화 되어, 600mJ/cm2에서 모든 비정질 실리콘이 결정화된 것을 알 수 있다.
그러나, Ni 이온이 주입되지 않은 시편(5b, 6b, 7b)들의 결정화 정도가 Ni 이온이 주입된 시편(5a, 6a, 7a)들의 결정화 정도 보다 적다는 것을 알 수 있다.
도 8은 Ni 이온이 주입된 시편과 주입되지 않은 시편에 대하여 각각 AFM을 이용하여 어닐링 에너지에 따른 시편 표면의 RMS(root mean square)를 측정한 결과이다.
두 시편 모두 600mJ/cm2 까지는 에너지 밀도가 증가됨에 따라, RMS 거칠기(roughness)가 감소하지만, 600mJ/cm2 이상의 에너지 밀도에서는 RMS 거칠기가 증가하는 것을 관찰 할 수 있다.
그러나, 모든 에너지 밀도 범위에서 Ni 이온이 주입된 시편의 표면이 Ni 이온이 주입되지 않은 시편의 표면에 비해 작은 RMS 거칠기를 갖는 것을 관찰 할 수 있다.
Ni 이온을 주입한 시편과 Ni 이온을 주입하지 않은 시편을 600mJ/cm2의 에너지 밀도로 레이저 어닐링하여, 캐리어 이동도(carrier mobility)를 측정한 결과는 각각 49.4 cm2/V·s와 10.2cm2/V·s 이었다.
이러한 결과는 Ni 이온이 주입된 시편의 결정화 정도가 Ni 이온이 주입되지 않은 시편의 결정화 보다 좋다는 것을 의미한다.
즉, 본 발명에 따른 비정질 실리콘 층의 결정화 방법을 이용하여 LCD 소자를 제작할 경우, 높은 캐리어 이동도(carrier mobility)를 갖는 소자를 제작 할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고, 특허청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따른 비정질 실리콘 층의 결정화 방법에 의하면, 보다 낮은 에너지에 의해 비정질 실리콘 층이 결정화 될 수 있고, 또한 결정화된 실리콘 층의 표면 거칠기 특성이 개선될 수 있다.
또한, 본 발명에 따른 비정질 실리콘 층의 결정화 방법에 의하면 표면에서부터 소정 깊이까지의 비정질 실리콘 층이 모두 균일하게 결정화 될 수 있다.
특히, 본 발명에 따른 비정질 실리콘 층의 결정화 방법을 AMLCD(Active Matrix Liquid Crystal Display)와 반도체 메모리 소자 및 차세대 소자에 적용할 경우, 고품질의 소자를 효과적으로 제작할 수 있을 뿐만 아니라 소자의 성능을 극대화시켜 제품 경쟁력을 높일 수 있다.

Claims (9)

  1. 기판 상에 형성된 비정질 실리콘 층에 소정의 금속 이온을 도핑하는 단계;와
    상기 금속 이온이 도핑된 비정질 실리콘 층을 어닐링하여 상기 비정질 실리콘 층을 결정화하는 단계;를 포함하는 것을 특징으로 하는 비정질 실리콘 층의 결정화 방법.
  2. 제 1 항에 있어서,
    상기 금속은 Ag, Au, Al, Cu, Cr, Co, Ni, Ti, Sb, V, Mo, Ta, Nb, Ru, W, Pt, Pd, Zn 및 Mg 으로 이루어지는 그룹에서 선택된 적어도 어느 하나인 것을 특징으로 하는 비정질 실리콘 층의 결정화 방법.
  3. 제 1 항에 있어서,
    상기 금속 이온의 도핑량은 1×1010 atoms/㎠ 내지 1×1017 atoms/㎠ 인 것을 특징으로 하는 비정질 실리콘 층의 결정화 방법.
  4. 제 1 항에 있어서,
    상기 금속 이온의 도핑 에너지는 1 keV 내지 1000 keV 인 것을 특징으로 하는 비정질 실리콘 층의 결정화 방법.
  5. 제 1 항에 있어서,
    상기 어닐링은 레이저빔에 의하여 수행되는 것을 특징으로 하는 비정질 실리 콘 층의 결정화 방법.
  6. 제 5 항에 있어서,
    상기 레이저빔의 에너지 밀도는 50 mJ/㎠ 내지 3000 mJ/㎠ 인 것을 특징으로 하는 비정질 실리콘 층의 결정화 방법.
  7. 제 6 항에 있어서,
    상기 레이저빔의 에너지 밀도는 300 mJ/㎠ 내지 800 mJ/㎠ 인 것을 특징으로 하는 비정질 실리콘 층의 결정화 방법.
  8. 제 1 항에 있어서,
    상기 기판은 비정질 Si 기판, 글래스 기판, 사파이어 글래스 기판, MgO 기판, 다이아몬드 기판 및 GaN 기판으로 이루어지는 그룹에서 선택된 어느 하나인 것을 특징으로 하는 비정질 실리콘 층의 결정화 방법.
  9. 제 1 항에 있어서,
    상기 금속 이온의 도핑은 이온 주입 장치에 의하여 수행되는 것을 특징으로 하는 비정질 실리콘 층의 결정화 방법.
KR1020040056818A 2004-07-21 2004-07-21 비정질 실리콘 층의 결정화 방법 KR20060008524A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040056818A KR20060008524A (ko) 2004-07-21 2004-07-21 비정질 실리콘 층의 결정화 방법
CN200510072664.XA CN1725447A (zh) 2004-07-21 2005-05-16 晶化非晶Si膜的方法
US11/139,445 US20060019473A1 (en) 2004-07-21 2005-05-31 Method of crystallizing amorphous Si film
JP2005209275A JP2006032972A (ja) 2004-07-21 2005-07-19 非晶質シリコン層の結晶化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056818A KR20060008524A (ko) 2004-07-21 2004-07-21 비정질 실리콘 층의 결정화 방법

Publications (1)

Publication Number Publication Date
KR20060008524A true KR20060008524A (ko) 2006-01-27

Family

ID=35657785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056818A KR20060008524A (ko) 2004-07-21 2004-07-21 비정질 실리콘 층의 결정화 방법

Country Status (4)

Country Link
US (1) US20060019473A1 (ko)
JP (1) JP2006032972A (ko)
KR (1) KR20060008524A (ko)
CN (1) CN1725447A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736652B1 (ko) * 2006-02-02 2007-07-09 한양대학교 산학협력단 팜토 레이저를 이용한 비정질의 Ｃｏ2ＭｎＳｉ 박막의 부분결정화 방법
KR100761867B1 (ko) * 2006-06-08 2007-09-28 재단법인서울대학교산학협력재단 질화물계 반도체 소자 및 그 제조방법
KR100766038B1 (ko) * 2006-05-22 2007-10-11 한양대학교 산학협력단 도펀트 활성화 방법
US9806100B2 (en) 2015-10-07 2017-10-31 Samsung Display Co., Ltd. Manufacturing method of thin film transistor array panel and thin film transistor array panel

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505340B (zh) * 2014-11-28 2017-12-26 信利（惠州）智能显示有限公司 一种低温多晶硅薄膜的制备方法
KR102548825B1 (ko) * 2018-12-03 2023-06-29 삼성디스플레이 주식회사 레이저 결정화 장치 및 표시 장치의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US4406709A (en) * 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
US5654209A (en) * 1988-07-12 1997-08-05 Seiko Epson Corporation Method of making N-type semiconductor region by implantation
TW406861U (en) * 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
JP2002303879A (ja) * 2001-04-03 2002-10-18 Nec Corp アクティブマトリクス基板及びその製造方法
US6642112B1 (en) * 2001-07-30 2003-11-04 Zilog, Inc. Non-oxidizing spacer densification method for manufacturing semiconductor devices
KR100566894B1 (ko) * 2001-11-02 2006-04-04 네오폴리((주)) Ｍｉｌｃ를 이용한 결정질 실리콘 ｔｆｔ 패널 및 제작방법
KR100571827B1 (ko) * 2003-12-17 2006-04-17 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US20060199328A1 (en) * 2005-03-04 2006-09-07 Texas Instruments, Incorporated Non-dispersive high density polysilicon capacitor utilizing amorphous silicon electrodes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736652B1 (ko) * 2006-02-02 2007-07-09 한양대학교 산학협력단 팜토 레이저를 이용한 비정질의 Ｃｏ2ＭｎＳｉ 박막의 부분결정화 방법
KR100766038B1 (ko) * 2006-05-22 2007-10-11 한양대학교 산학협력단 도펀트 활성화 방법
KR100761867B1 (ko) * 2006-06-08 2007-09-28 재단법인서울대학교산학협력재단 질화물계 반도체 소자 및 그 제조방법
US9806100B2 (en) 2015-10-07 2017-10-31 Samsung Display Co., Ltd. Manufacturing method of thin film transistor array panel and thin film transistor array panel

Also Published As

Publication number Publication date
US20060019473A1 (en) 2006-01-26
JP2006032972A (ja) 2006-02-02
CN1725447A (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
US7227186B2 (en) Thin film transistor and method of manufacturing the same
EP0631325B1 (en) Semiconductor device with an oriented non single crystal silicon thin film and method for its preparation
Voutsas et al. Effect of process parameters on the structural characteristics of laterally grown, laser-annealed polycrystalline silicon films
TW404045B (en) The manufacture method of semiconductor device
JP3658213B2 (ja) 半導体装置の製造方法
US6670638B2 (en) Liquid crystal display element and method of manufacturing the same
JP4291539B2 (ja) 半導体装置およびその製造方法
JP2006313912A (ja) 相変化メモリ素子及びその製造方法
US20060019473A1 (en) Method of crystallizing amorphous Si film
KR100612853B1 (ko) 와이어 형태의 실리사이드를 포함하는 Ｓｉ 계열 물질층및 그 제조방법
TWI285783B (en) Poly silicon layer structure and forming method thereof
KR100628989B1 (ko) 비정질 실리콘 박막의 결정화 방법
JP2004063478A (ja) 薄膜トランジスタ及びその製造方法
US8048784B2 (en) Methods of manufacturing semiconductor devices including a doped silicon layer
WO2004066372A1 (ja) 結晶化半導体素子およびその製造方法ならびに結晶化装置
JP2003224070A (ja) 半導体装置の作製方法
JPH11354444A (ja) 多結晶半導体膜の製造方法
US20020197829A1 (en) Method of manufacturing polycrystalline film and semiconductor device
WO2004053962A1 (en) Process for producing crystalline thin film
JP2007317841A (ja) 結晶質半導体膜の製造方法
JPH1064816A (ja) 半導体装置の製造方法
JP2010114472A (ja) 結晶化方法
JP2012038843A (ja) 半導体薄膜の製造方法、半導体デバイスおよび半導体薄膜製造装置
US20070048983A1 (en) Method of fabricating silicon thin film layer
Sasaki et al. 42.4: Characterization of Electrochemically‐Active Defects in Si‐Film Laser‐Crystallized with Directional SLS by Measuring the Stress Release during Secco Etching

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application