KR100761867B1 - 질화물계 반도체 소자 및 그 제조방법 - Google Patents

질화물계 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100761867B1
KR100761867B1 KR1020060051439A KR20060051439A KR100761867B1 KR 100761867 B1 KR100761867 B1 KR 100761867B1 KR 1020060051439 A KR1020060051439 A KR 1020060051439A KR 20060051439 A KR20060051439 A KR 20060051439A KR 100761867 B1 KR100761867 B1 KR 100761867B1
Authority
KR
South Korea
Prior art keywords
gan
layer
based semiconductor
ohmic junction
semiconductor layer
Prior art date
Application number
KR1020060051439A
Other languages
English (en)
Inventor
한민구
하민우
최영환
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020060051439A priority Critical patent/KR100761867B1/ko
Application granted granted Critical
Publication of KR100761867B1 publication Critical patent/KR100761867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 GaN계 반도체 소자의 오믹접합저항을 감소시키는 구조 및 그 제조방법에 관한 것이다. 본 발명에 따른 질화물계 반도체 소자는, GaN계 반도체층 위에 오믹접합층이 형성된 구조를 포함하며, 상기 오믹접합층 하부의 상기 GaN계 반도체층에 형성되어 오믹접합저항을 감소시키는 실리콘 원자 확산층을 더 포함함을 특징으로 한다. 또한, 본 발명에 따른 질화물계 반도체 소자의 제조방법은, GaN계 반도체층 위에 오믹접합층을 형성하는 방법에 있어서, 예정된 오믹접합 영역의 상기 GaN계 반도체층 위에 비정질 실리콘막을 형성하는 과정과; 상기 비정질 실리콘막 전체를 둘러싸도록 상기 GaN계 반도체층 위에 실리콘 산화막을 형성하는 과정과; 상기 비정질 실리콘막 내의 실리콘 원자가 예정된 오믹접합영역 하부의 상기 GaN계 반도체층으로 확산되도록 레이저 펄스를 조사하여 어닐링 하는 과정 및 상기 실리콘 산화막 및 비정질 실리콘막을 제거하고, 예정된 오믹접합영역의 상기 GaN계 반도체층 위에 오믹접합층을 형성하는 과정을 포함함을 특징으로 한다.
GaN 소자, 오믹접합저항, 비정질 실리콘, 어닐링

Description

질화물계 반도체 소자 및 그 제조방법{GaN SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THEREOF}
도 1a 내지 도 1d는 본 발명에 따른 GaN계 반도체 소자의 제조과정을 나타낸 단면도,
도 2는 본 발명에 따라 오믹메탈 형성 후 측정된 오믹접합저항과 종래 방법에 의한 오믹접합저항을 비교하여 나타낸 도면
도 3은 GaN층의 깊이에 따른 실리콘 원자 개수의 이차이온질량분석 측정결과를 나타낸 도면,
도 4는 본 발명이 적용된 수평형 GaN 쇼트키장벽 다이오드의 구조를 나타낸 단면도,
도 5는 도 4에 도시된 수평형 GaN 쇼트키장벽 다이오드의 전류-전압 특성을 나타낸 도면,
도 6은 본 발명이 적용된 GaN MESFET의 구조를 나타낸 단면도,
도 7은 본 발명이 적용된 AlGaN/GaN HEMT 소자의 구조를 나타낸 단면도,
도 8은 AlGaN/GaN 이종접합 웨이퍼 위에 본 발명이 적용된 수평형 GaN 쇼트키장벽 다이오드의 구조를 나타낸 단면도,
도 9는 본 발명이 적용된 수직형 GaN 벌크 쇼트키장벽 다이오드의 구조를 나 타낸 단면도.
본 발명은 질화물계 반도체 소자에 관한 것으로, 특히 GaN계 반도체 소자의 오믹접합저항을 감소시키는 구조 및 그 제조방법에 관한 것이다.
질화갈륨(GaN)계 물질은 와이드 밴드-갭 특성을 가지므로, 고온, 고전력 및 고주파수 분야의 쇼트키 장벽 다이오드, 메탈 반도체 전계효과 트랜지스터(MESFET), 고전자이동도 트랜지스터(HEMT) 등으로 제작되고 있다.
특히, GaN계 소자는 항복전계가 3x106 V/cm로써, 항복전계가 각각 3x105 V/cm, 4x105 V/cm인 실리콘과, 갈륨비소보다 우수하기 때문에 높은 항복전압을 가지는 전력소자로 연구되고 있다.
한편, 오믹접합저항이 증가하면 전력손실 또한 증가하므로 오믹접합저항은 전력소자의 중요한 변수로 작용한다.
쇼트키 장벽 다이오드, MESFET 및 HEMT 등에 이용되는 GaN 소자는 낮은 누설전류특성 및 높은 항복전압을 유지하기 위하여 GaN층은 1x1016cm-3 정도의 낮은 도핑농도를 가지며, 이로 인해 GaN은 다른 반도체 물질인 실리콘이나 갈륨비소에 비해 오믹접합저항이 높은 단점이 있다.
최근, GaN 소자의 오믹접합저항을 감소시키기 위하여 다양한 오믹메탈 다층시스템이 개발되었으며, 그 중 Ti/Al의 메탈시스템이 가장 널리 이용되고 있다.
고온 어닐링(annealing) 환경에서 Ti/Al을 포함하는 오믹메탈 접합 내의 Ti는 GaN 결합 내의 N과 결합하여 TiN이 형성된다. TiN 형성에 의해 GaN의 질소 공격자점(vacancy)이 증가하고, 표면에 n+ GaN층이 형성되어 GaN 반도체에서 오믹메탈접합으로 전자 터널링(tunneling)이 쉽게 되도록 한다. 전자 터널링 과정은 반도체의 높은 도핑농도에서 더 우세하므로 오믹접합저항은 반도체의 도핑농도가 증가할수록 감소된다. GaN 소자의 낮은 오믹접합저항을 얻기 위해서는 높은 농도로 도핑된 GaN 반도체층이 필요하다.
종래 다른 방법으로, 유도결합 플라즈마식각, 실리콘 이온주입 및 화학적 방법 등을 이용해서 GaN 소자의 질소 공격자점을 증가시키거나 GaN 도핑농도를 증가시키는 방법이 있다.
그러나, 상기 방법들은 세밀한 공정제어를 요구하는 단점이 있다. 또한, 실리콘 이온주입방법은 실리콘 도펀트(dophant)를 활성화시키기 위하여 1000℃ 이상의 고온에서 어닐링 하는 것이 필요한데, 이 경우, 고온 어닐링으로 인해 GaN 결합이 분해되어 GaN 반도체에 손상을 주는 단점이 있다.
따라서, 본 발명의 목적은 GaN 소자의 오믹접합저항을 획기적으로 감소시키는 질화물계 반도체 소자 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명은 GaN계 반도체층 위에 오믹접합층이 형성된 구조를 포함하는 GaN계 반도체 소자에 있어서, 상기 오믹접합층 하부의 상기 GaN계 반도체층에 형성되어 오믹접합저항을 감소시키는 실리콘 원자 확산층을 포함하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위하여 본 발명은 GaN계 반도체층 위에 오믹접합층을 형성하는 방법에 있어서, 예정된 오믹접합 영역의 상기 GaN계 반도체층 위에 비정질 실리콘막을 형성하는 과정과; 상기 비정질 실리콘막 전체를 둘러싸도록 상기 GaN계 반도체층 위에 실리콘 산화막을 형성하는 과정과; 상기 비정질 실리콘막 내의 실리콘 원자가 예정된 오믹접합영역 하부의 상기 GaN계 반도체층으로 확산되도록 레이저 펄스를 조사하여 어닐링 하는 과정 및 상기 실리콘 산화막 및 비정질 실리콘막을 제거하고, 예정된 오믹접합영역의 상기 GaN계 반도체층 위에 오믹접합층을 형성하는 과정을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 레이저는 상기 비정질 실리콘막 내의 실리콘 원자가 흡수할 수 있는 파장의 빛을 방출하는 것으로, XeCl 엑시머 레이저인 것을 특징으로 한다.
더욱 바람직하게는, 상기 실리콘 원자의 상기 GaN계 반도체층으로의 확산정도는 상기 비정질 실리콘막의 두께, 상기 실리콘 산화막의 두께, 상기 레이저의 조사 횟수, 레이저의 조사 각도 등에 의해 제어할 수 있음을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 1a 내지 도 1d는 본 발명에 따른 GaN계 반도체 소자의 제조과정을 나타낸 단면도로, 이를 통해 본 발명의 제조방법을 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 사파이어(Al2O3), 실리콘카바이드(SiC), 실리콘(Si) 등의 기판(101) 위에 GaN층(102)을 형성한다. GaN층(102)은 금속유기화학기상증착법(metal organic chemical vapor deposition; MOCVD)을 이용하여 성장시키며, 도핑농도는 2x1016cm-3 정도가 되도록 한다.
이어서, GaN층(102) 위의 예정된 오믹콘택영역이 노출되도록 감광막(photoresist; PR)패턴(103)을 형성한 후, 감광막 패턴(103)을 마스크로 이용한 이온 빔 증착(ion beam sputtering) 공정에 의해 비정질실리콘막(104‘)을 형성한다. 이때, 비정질실리콘막을 형성하기 위한 감광막 패턴(103)은 오믹콘택용 감광막 패턴과 동일하여 별도의 사진식각공정용 마스크를 필요로 하지 않는다.
도 1b 에서, 상기 감광막 패턴을 제거한다. 이때, 감광막 패턴 위의 비정질실리콘막은 리프트-오프(lift-off)되어, 예정된 오믹콘택영역에만 비정질실리콘막(104)이 형성된다. 비정질실리콘막(104)은 70nm 정도 두께로 형성되며, 이는 이후 어닐링 공정에 사용되는 레이저 펄스의 에너지를 충분히 흡수하여 확산될 수 있 는 정도의 두께이다.
도 1c에서, GaN층(102)과 비정질실리콘막(104) 위에 실리콘산화막(105)을 250nm 정도 두께로 형성한 다음, XeCl 엑시머 레이저 펄스를 조사하여 어닐링 한다. 이때, 실리콘산화막(105)은 XeCl 엑시머 레이저 펄스가 조사되는 동안에 비정질실리콘막(104)의 형태를 유지시켜, 예정된 오믹콘택영역 하부의 GaN층(102)에만 실리콘 원자(Si)가 확산되도록 한다.
또한, XeCl 엑시머 레이저는 308nm의 파장 및 460mJ/cm2의 에너지 밀도를 가지며 빔의 면적은 5.5m X 5.5mm 정도이다. 레이저 펄스의 조사 횟수는 10회 정도이다. 본 실시예에서는 XeCl 엑시머 레이저 펄스를 이용해 어닐링 하였으나, 실리콘 원자가 흡수할 수 있는 파장의 빛을 방출하는 레이저이면 가능하다. 또한, 레이저의 조사 횟수 및 레이저의 조사각도에 따라 GaN층으로의 실리콘 원자의 확산정도를 제어할 수 있다.
도 1d에서, 비정질실리콘 식각액(HNO3/CH3COOH/HF)과 불산(HF)을 이용하여 실리콘산화막(105)과 비정질실리콘막(104)을 전부 제거한 다음, 오믹메탈(106)을 형성한다. 이때, 오믹메탈(106)의 형성과정은, 사진식각공정에 의해 도 1a에 도시된 바와 같이 예정된 오믹콘택영역이 노출되도록 된 감광막(photoresist; PR)패턴(103)을 GaN층(102) 위에 형성하고, 전자빔 증착기(e-beam evaporator)를 이용하여 오믹메탈인 Ti/Al/Ni/Au를 각각 20nm/80nm/20nm/100nm 두께로 증착한 다음 리프트-오프 공정에 의해 상기 감광막(photoresist; PR)패턴(103)을 제거함으로써 이루 어진다.
오믹메탈 형성 후, RTA(rapid thermal annealing)을 이용하여 800~880℃의 온도 및 질소 분위기에서 30초 동안 어닐링 한다.
도 2는 본 발명에 따라 오믹메탈 형성 후 측정된 오믹접합저항과 종래 방법에 의한 오믹접합저항을 비교하여 나타낸 도면으로, 가로축은 어닐링 온도(annealing temperature)이고, 세로축은 오믹접합저항값(ohmic contact resistance)이다.
도 2에서, 본 발명에 따른 오믹접합은 다양한 어닐링 온도에서 종래의 오믹접합보다 낮은 오믹저항값을 가지며, 최소 저항값 또한 0.27 Ohm-mm 정도로 종래의 최소 저항값인 0.66 Ohm-mm 보다 우수하다. 이와 같이, 본 발명에 의하면 종래에 비해 낮은 오믹저항값을 가지며, 이는 엑시머 레이저 펄스 조사 중 실리콘 원자가 GaN층으로 확산한 것 때문이다.
도 3은 GaN층의 깊이에 따른 실리콘 원자 개수의 이차이온질량분석 측정결과를 도시한 것으로, 가로축은 GaN의 깊이(depth)이고, 세로축은 Si의 농도(intensity)이다.
도 3에서, 본 발명의 엑시머 레이저 펄스 조사에 의한 GaN층 내부로의 실리콘 원자의 확산 깊이는 0.3㎛이며, 엑시머 레이저 펄스로 인하여 실리콘 원자가 성공적으로 GaN층으로 확산됨을 알 수 있다.
본 발명은 수평형 GaN 쇼트키장벽 다이오드, MESFET, HEMT, AlGaN/GaN 이종접합 웨이퍼 위에 제작된 수평형 GaN 쇼트키장벽 다이오드 및 수직형 GaN 벌 크(bulk) 쇼트키장벽 다이오드 등 오믹접합이 이용되는 여러 소자에 적용할 수 있다.
도 4는 본 발명이 적용된 수평형 GaN 쇼트키장벽 다이오드의 구조를 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명에 따른 수평형 GaN 쇼트키장벽 다이오드(400)는 사파이어 또는 실리콘카바이드 등의 절연기판(401) 위에 형성된 비도핑 GaN층(402)과, GaN층(402) 위에 서로 이격 배치된 애노드 전극용 쇼트키 접합(403) 및 캐소드 전극용 오믹접합(404)을 포함하며, 오믹접합(404) 하부의 GaN층(402)에는 실리콘 원자의 확산층(405)이 형성되어 있다.
도 5는 도 4에 도시된 수평형 GaN 쇼트키장벽 다이오드의 전류-전압 특성을 나타낸다.
도 5에서, 본 발명이 적용된 수평형 GaN 쇼트키장벽 다이오드의 순방향 전류는 애노드 전압이 4V일 경우에 성공적으로 24.5%만큼 증가함을 알 수 있으며, 이는 본 발명이 적용되어 오믹접합저항이 감소됨으로써 전류-전압 특성의 기울기가 증가하였기 때문이다.
도 6은 본 발명이 적용된 GaN MESFET의 구조를 나타낸 단면도이다.
도 6에 도시된 바와 같이, 본 발명에 따른 GaN MESFET는 사파이어 또는 실리콘카바이드 등의 절연기판(601) 위에 형성된 비도핑 GaN층(602)과, GaN층(602) 위에 서로 이격 배치된 소스 전극(603) 및 드레인 전극(604)과; 소스 전극(603)과 드레인 전극(604) 사이에 형성된 게이트 전극(605)을 포함한다. 소스 전극(603)과 드 레인 전극(604)은 오믹 메탈로써 Ti/Al/Ni/Au의 합금으로 형성되며, 하부의 GaN층(602)에는 실리콘 원자의 확산층(606)이 형성되어 있다.
도 7은 본 발명이 적용된 AlGaN/GaN HEMT 소자의 단면을 나타낸 도면이다.
도 7에 도시된 바와 같이, 본 발명에 따른 GaN MESFET는 사파이어 또는 실리콘카바이드 등의 절연기판(701) 위에 형성된 비도핑 GaN 버퍼층(702)과, GaN 버퍼층(702) 위에 형성된 AlGaN 장벽층(703)과, AlGaN 장벽층(703) 위에 서로 이격 배치된 소스 전극(704) 및 드레인 전극(705)과; 소스 전극(704)과 드레인 전극(705) 사이에 형성된 게이트 전극(706)을 포함한다. 소스 전극(704)과 드레인 전극(705)은 오믹 메탈로써 Ti/Al/Ni/Au의 합금으로 형성되며, 하부의 AlGaN 장벽층(703)에는 실리콘 원자의 확산층(707)이 형성되어 있다.
도 8은 AlGaN/GaN 이종접합 웨이퍼 위에 본 발명이 적용된 수평형 GaN 쇼트키장벽 다이오드의 구조를 나타낸 단면도이다.
도 8에 도시된 바와 같이, 본 발명에 따른 수평형 GaN 쇼트키장벽 다이오드는 사파이어 또는 실리콘카바이드 등의 절연기판(801) 위에 형성된 비도핑 GaN층(802)과, GaN층(802) 위에 형성된 AlGaN층(803)과, AlGaN층(803) 위에 서로 이격 배치된 애노드 전극용 쇼트키접합(804) 및 캐소드 전극용 오믹접합(805)을 포함하며, 오믹접합(805) 하부의 AlGaN층(805)에는 실리콘 원자의 확산층(806)이 형성되어 있다.
도 9는 본 발명이 적용된 수직형 GaN 벌크 쇼트키장벽 다이오드의 구조를 나타낸 단면도이다.
도 9에 도시된 바와 같이, 본 발명에 따른 수직형 GaN 벌크 쇼트키장벽 다이오드는 GaN 벌크(901)의 상부에 배치된 애노드 전극용 쇼트키접합(902) 및 캐소드 전극용 오믹접합(903)을 포함하며, 오믹접합(903)이 형성된 부분의 GaN 벌크(901)에 실리콘 원자의 확산층(904)형성되어 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 GaN 소자의 오믹접합저항을 감소시켜 순방향 전류-전압 특성을 개선하고 전력 손실을 감소시키는 장점이 있다.
또한, 본 발명은 GaN 쇼트키 장벽 다이오드 뿐만 아니라 오믹접합이 이용되는 GaN 모든 소자 예를 들면, 메탈 반도체 전계 효과 트랜지스터, 고전자 이동도 트랜지스터 등에 적용 가능하다.
더욱이, 본 발명은 GaN 소자의 다른 전기적 특성을 열화 시키지 않으면서 추가적인 사진 공정의 마스크를 필요로 하지 않는다.
따라서 본 발명은 정류 다이오드, 마이크로 증폭기나 전력용 스위치로 쓰이는 GaN 소자의 오믹접합저항 감소에 유용하게 이용될 수 있다.

Claims (5)

  1. GaN계 반도체층과;
    상기 GaN계 반도체층 위에 형성된 오믹접합층과;
    상기 GaN계 반도체층과 상기 오믹접합층 사이에 형성된 실리콘 원자 확산층을 포함하는 것을 특징으로 하는 질화물계 반도체 소자.
  2. 제 1 항에 있어서, 상기 GaN계 반도체 소자는
    수평형 GaN 쇼트키 장벽 다이오드, 수직형 GaN 벌크 쇼트키 장벽 다이오드, 금속반도체 전계효과트랜지스터(MESFET) 또는 고전자이동도 트랜지스터(HEMT) 중 하나인 것을 특징으로 하는 질화물계 반도체 소자.
  3. GaN계 반도체층 위에 오믹접합층을 형성하는 방법에 있어서,
    예정된 오믹접합 영역의 상기 GaN계 반도체층 위에 비정질 실리콘막을 형성하는 과정과;
    상기 비정질 실리콘막 전체를 둘러싸도록 상기 GaN계 반도체층 위에 실리콘 산화막을 형성하는 과정과;
    상기 비정질 실리콘막 내의 실리콘 원자가 예정된 오믹접합영역 하부의 상기 GaN계 반도체층으로 확산되도록 레이저 펄스를 조사하여 어닐링 하는 과정 및
    상기 실리콘 산화막 및 비정질 실리콘막을 제거하고, 예정된 오믹접합영역의 상기 GaN계 반도체층 위에 오믹접합층을 형성하는 과정을 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조방법.
  4. 제 3 항에 있어서, 상기 레이저는
    상기 비정질 실리콘막 내의 실리콘 원자가 흡수할 수 있는 파장의 빛을 방출하는 것으로, XeCl 엑시머 레이저인 것을 특징으로 하는 질화물계 반도체 소자의 제조방법.
  5. 제 3 항에 있어서, 상기 실리콘 원자의 상기 GaN계 반도체층으로의 확산정도는 상기 비정질 실리콘막의 두께, 상기 실리콘 산화막의 두께, 상기 레이저의 조사 횟수, 레이저의 조사 각도 등에 의해 제어할 수 있음을 특징으로 하는 질화물계 반도체 소자의 제조방법.
KR1020060051439A 2006-06-08 2006-06-08 질화물계 반도체 소자 및 그 제조방법 KR100761867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060051439A KR100761867B1 (ko) 2006-06-08 2006-06-08 질화물계 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060051439A KR100761867B1 (ko) 2006-06-08 2006-06-08 질화물계 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100761867B1 true KR100761867B1 (ko) 2007-09-28

Family

ID=38738735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060051439A KR100761867B1 (ko) 2006-06-08 2006-06-08 질화물계 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100761867B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699561A (zh) * 2017-12-11 2020-09-22 务实印刷有限公司 肖特基二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015712A (ko) * 1994-10-27 1996-05-22 문정환 폴리실리콘의 재결정화에 의한 실리콘막 패턴 형성방법
US20020074553A1 (en) 2000-12-15 2002-06-20 David Starikov One-chip micro-integrated optoelectronic sensor
KR20050100515A (ko) * 2004-04-14 2005-10-19 오재응 갈륨 나이트라이드 기판의 제조 방법
KR20060008524A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 비정질 실리콘 층의 결정화 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015712A (ko) * 1994-10-27 1996-05-22 문정환 폴리실리콘의 재결정화에 의한 실리콘막 패턴 형성방법
US20020074553A1 (en) 2000-12-15 2002-06-20 David Starikov One-chip micro-integrated optoelectronic sensor
KR20050100515A (ko) * 2004-04-14 2005-10-19 오재응 갈륨 나이트라이드 기판의 제조 방법
KR20060008524A (ko) * 2004-07-21 2006-01-27 삼성전자주식회사 비정질 실리콘 층의 결정화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699561A (zh) * 2017-12-11 2020-09-22 务实印刷有限公司 肖特基二极管

Similar Documents

Publication Publication Date Title
JP6357037B2 (ja) 常時オフ半導体デバイスおよびその作製方法
JP5926216B2 (ja) 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR101890749B1 (ko) 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
JP5183913B2 (ja) 半導体装置の製造方法
JP2009283915A (ja) 浅いイオン注入された領域を含む半導体デバイスとその形成方法
Medjdoub et al. Record combination of power-gain cut-off frequency and three-terminal breakdown voltage for GaN-on-silicon devices
TWI765880B (zh) 半導體結構、hemt結構及其形成方法
KR20150092172A (ko) 반도체 구조물, 및 리세스 형성 에칭 수법
JP2010045343A (ja) 半導体デバイス
JP2008135700A (ja) Ｉｉｉ族窒化物膜の製造方法及びｉｉｉ族窒化物半導体素子
Gila et al. Novel insulators for gate dielectrics and surface passivation of GaN-based electronic devices
JP2008244419A (ja) 高電子移動度トランジスタ及びその製造方法
JP2007273649A (ja) 半導体装置および半導体装置製造用基板並びにその製造方法
JP5920255B2 (ja) 半導体装置の製造方法およびそれに用いられるドライエッチング装置
US10164081B2 (en) Method for forming an implanted area for a heterojunction transistor that is normally blocked
JP2009076673A (ja) Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ
KR100761867B1 (ko) 질화물계 반도체 소자 및 그 제조방법
Seo et al. Power characteristics of AlN/GaN MISFETs on sapphire substrate
Greco AlGaN/GaN heterostructures for enhancement mode transistors
Odabasi et al. N-Polar GaN Deep Recess HEMT With Atomic Layer Deposition HfO $ _ {\text {2}} $ as Gate Insulator
EP2117039B1 (en) Semiconductor devices including shallow inplanted regions and methods of forming the same
Dutta et al. AlGaN/GaN HEMT fabrication and challenges
KR100625215B1 (ko) 갈륨나이트라이드 소자에 대한 엑시머 레이저 펄스를이용한 후처리 어닐링 방법
Al-Khalidi Advanced gallium nitride technology for microwave power amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee