KR20210134784A - 유용 층을 캐리어 기판에 전달하는 공정 - Google Patents

유용 층을 캐리어 기판에 전달하는 공정 Download PDF

Info

Publication number
KR20210134784A
KR20210134784A KR1020217032935A KR20217032935A KR20210134784A KR 20210134784 A KR20210134784 A KR 20210134784A KR 1020217032935 A KR1020217032935 A KR 1020217032935A KR 20217032935 A KR20217032935 A KR 20217032935A KR 20210134784 A KR20210134784 A KR 20210134784A
Authority
KR
South Korea
Prior art keywords
bonding structure
weakening
buried
bonding
plane
Prior art date
Application number
KR1020217032935A
Other languages
English (en)
Inventor
디디에 랑드뤼
올레그 코논추크
모하메드 나디아 벤
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20210134784A publication Critical patent/KR20210134784A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)

Abstract

본 발명은 유용 층(useful layer)을 캐리어 기판에 전달(transfer)하는 공정에 관한 것으로서, 상기 전달 공정은,
a) 매립된 약화 평면(weakened plane)을 포함하는 도너 기판을 제공하는 단계로서, 유용 층은 도너 기판의 전면과 매립된 약화 평면에 의해 경계가 정해지는, 상기 제공하는 단계;
b) 캐리어 기판을 제공하는 단계;
c) 결합 계면을 따라 도너 기판을 그것의 전면에 의해 캐리어 기판에 접합하여 결합 구조체를 형성하는 단계;
d) 결합 구조체를 어닐링하여, 약화 열 버짓(thermal budget)을 거기에 적용하고, 매립된 약화 평면이 정의된 약화 수준으로 되게끔 하는 단계로서, 상기 어닐링은 최고 유지 온도에 도달하는, 단계; 및
e) 결합 구조체에 응력을 인가함으로써 매립된 약화 평면에서 분할파를 개시하되, 분할파는 매립된 약화 평면을 따라 자체 지속 방식으로 전파하여, 그 결과, 유용 층이 캐리어 기판에 전달되는 단계;
를 포함한다.
결합 구조체가 상기 결합 구조체의 고온 영역(hot region) 및 저온 영역(cool region)을 정의하는 열 구배를 겪을 때 단계 e)에서의 개시가 일어나고, 응력이 저온 영역에 국부적으로 인가되며, 고온 영역은 최고 유지 온도보다 낮은 온도를 겪는다.

Description

유용 층을 캐리어 기판에 전달하는 공정
본 발명은 마이크로일렉트로닉스의 분야에 관한 것이다. 특히, 본 발명은 유용 층(useful layer)을 캐리어 기판에 전달(transfer)하는 공정에 관한 것이다.
도 1에 나타낸 캐리어 기판(4)에 유용 층(3)을 전달하는 공정은 종래 기술로부터 알려져 있으며; 특히, 문헌 WO2005043615 및 WO2005043616에 기재되고 "Smart Cut™" 공정으로 지칭되는 이 공정은,
ㆍ 이 평면과 도너 기판(donor substrate)의 표면 사이에 유용 층(3)을 형성하기 위해 가벼운 종(light species)을 도너 기판(1)에 주입함으로써 매립된 약화 평면(weakened plane)(2)을 형성하는 단계;
ㆍ 다음으로, 도너 기판(1)을 캐리어 기판(4)에 접합하여 결합 구조체(5)를 형성하는 단계;
ㆍ 그런 다음, 매립된 약화 평면을 약화시키기 위해 결합 구조체(5)에 열 처리를 인가하는 단계;
ㆍ 마지막으로, 분할파(splitting wave)를 개시하고, 매립된 약화 평면(2)을 따르는 도너 기판(1)에서의 분할파의 자체 지속 전파(propagation)를 이용하는 단계
를 포함한다.
이 공정에서, 매립된 약화 층(2)의 레벨에 주입되는 종은 미세공동들(microcavities)의 개발을 개시한다. 약화 열 처리는 이러한 미세공동들의 성장과 가압을 촉진시키는 효과를 갖는다. 열 처리 후 부가적인 외력들(에너지 펄스)을 인가함으로써, 매립된 약화 층(2)에서 분할파가 개시되며, 이 파는 자체 지속 방식으로 전파되어, 그 결과, 매립된 약화 평면(2)의 레벨에서 유용 층(3)이 박리를 통해 전달된다. 이러한 공정은 특히 전달 후 표면의 거칠기(roughness)를 감소시키는 것을 가능하게 한다.
이 공정은 SOI(silicon-on-insulator) 기판들을 생산하는 데 사용될 수 있다. 이 경우, 도너 기판(1) 및 캐리어 기판(4)은 각각 실리콘 웨이퍼로 형성되며, 그 표준 직경은 추후 세대를 위해 통상적으로 200㎜, 300㎜ 또는 450㎜이다. 도너 기판(1)과 캐리어 기판(4) 중 일방 또는 양방 모두는 표면 산화된다.
SOI 기판들은 매우 엄격한 사양들을 준수해야 한다. 이것은 특히 유용 층(3)의 평균 두께 및 두께 균일성에 대한 경우이다. 이러한 사양들을 준수하는 것은 이 유용 층(3) 내부 및 위에 형성될 반도체 디바이스들이 올바르게 동작하는 데 필요하다.
일부 경우들에서, 이러한 반도체 디바이스들의 아키텍처는 유용 층(3)의 매우 낮은 평균 두께, 예를 들어 50㎚ 미만을 나타내는, 그리고 유용층(3)에 대해 매우 높은 두께 균일성을 나타내는 SOI 기판들을 배열하는 것을 필요로 한다. 예상되는 두께 균일성은 최대 약 5%일 수 있으며, 이는 유용 층(3)의 전체 표면에 걸쳐 통상적으로 +/- 0.3㎚ 내지 +/- 1㎚의 변화들에 대응한다. 에칭 또는 표면 평활화 열 처리와 같은 부가적인 마무리 단계들이, 유용 층(3)이 캐리어 기판(4)에 전달된 후에 수행되더라도, 최종 사양들이 충족되었음을 보장하기 위해, 전달 후 형태학적 표면 특성들(특히, 두께 및 표면 거칠기의 균일성)이 가능한 한 유리하도록 하는 것이 중요하다.
출원인은 상온에서 열 처리 후 에너지 펄스를 매립된 약화 평면(2)에 인가함으로써 분할파가 개시될 때, 일부 유용 층들(3)이, 전달 후, 그 진폭이 약 일 나노미터 또는 반 나노미터인, 두께에 있어서의 국부적인 변화들로 인한 마블링과 같은 불규칙한 패턴들을 포함할 수 있음을 관찰했다. 이 마블링은 유용 층(3)의 전체에 걸쳐 또는 그 일부에만 분포될 수 있다. 그것은 유용 층(3)의 불균일성에 기여한다.
유용 층(3)의 두께에 있어서의 이러한 유형의 불균일성은 통상적인 마무리 기법들(에칭, 희생 산화, 평활화 열 처리 등)을 사용하여 제거하기가 매우 어려운데, 왜냐하면 이러한 기법들은 이 진폭의 불규칙한 패턴들을 소거하는 데 효과적이지 않기 때문이다.
본 발명은 유용 층들을 캐리어 기판에 전달하는 공정에 관한 것으로, 특히 전달된 유용 층들의 두께 균일성을 개선하는 것을 목적으로 한다.
본 발명은 유용 층을 캐리어 기판에 전달하는 공정에 관한 것으로서, 상기 전달 공정은,
a) 매립된 약화 평면을 포함하는 도너 기판을 제공하는 단계로서, 유용 층은 도너 기판의 전면과 매립된 약화 평면에 의해 경계가 정해지는, 상기 제공하는 단계;
b) 캐리어 기판을 제공하는 단계;
c) 결합 계면을 따라 도너 기판을 그것의 전면에 의해 캐리어 기판에 접합하여 결합 구조체를 형성하는 단계;
d) 결합 구조체를 어닐링하여, 약화 열 버짓(thermal budget)을 거기에 적용하고, 매립된 약화 평면이 정의된 약화 수준이 되게끔 하는 단계로서, 상기 어닐링은 최고 유지 온도에 도달하는, 단계;
e) 결합 구조체에 응력을 인가함으로써 매립된 약화 평면에서 분할파를 개시하되, 분할파는 매립된 약화 평면을 따라 자체 지속 방식으로 전파하여, 그 결과, 유용 층이 캐리어 기판에 전달되는 단계
를 포함한다.
전달 공정은 결합 구조체가 상기 결합 구조체의 고온 영역(hot region) 및 저온 영역(cool region)을 정의하는 열 구배를 겪을 때 단계 e)에서의 개시가 일어나고, 응력이 저온 영역에 국부적으로 인가되며, 고온 영역은 최고 유지 온도보다 낮은 온도를 겪는다는 점에 주목할 만하다.
단독으로 또는 기술적으로 실현 가능한 조합들로 취해지는, 본 발명의 다른 유리하고 비제한적인 특징들에 따르면,
ㆍ 열 구배는 20℃ 내지 100℃, 바람직하게는 60℃ 내지 90℃, 더 바람직하게는 약 80℃가 되도록 선택된다;
ㆍ 최고 유지 온도는 300℃ 내지 600℃이다;
ㆍ 어닐링 단계 d)는 열 처리 장치에서 일어나고 단계 e)에서의 개시는 결합 구조체가 상기 열 처리 장치를 빠져 나갈 때 일어난다;
ㆍ 열 처리 장치는 복수의 결합 구조체들을 일괄 처리하기에 적합한 수평 또는 수직 구성의 오븐(oven)이다;
ㆍ 단계 e)에서의 개시는 결합 구조체의 고온 영역이 150℃ 내지 250℃의 온도에 도달할 때 일어난다;
ㆍ 약화 열 버짓은 분할 열 버짓의 40% 내지 95%이며, 분할 열 버짓은, 어닐링 동안, 매립된 약화 평면에서 분할파의 자발적 개시로 이어지는 것이다;
ㆍ 결합 구조체의 도너 기판의 모따기된 에지와 캐리어 기판의 모따기된 에지 사이의 결합 구조체의 접합 계면에 웨지(wedge)를 삽입함으로써 상기 결합 구조체의 주변에 응력이 인가된다;
ㆍ 도너 기판 및 캐리어 기판은 단결정 실리콘으로 이루어지며, 또한 상기 매립된 약화 평면은 상기 도너 기판으로의 가벼운 종의 이온 주입에 의해 형성되되, 상기 가벼운 종은 수소 및 헬륨, 또는 수소와 헬륨의 조합으로부터 선택된다.
본 발명의 다른 특징들 및 이점들은 본 발명의 다음의 상세한 설명으로부터 명백해질 것이며, 이러한 설명은 다음과 같은 첨부 도면들을 참조하여 주어진다.
도 1은 종래 기술에 따른 박층을 전달하는 공정을 나타낸다.
도 2는 본 발명에 따른 전달 공정을 나타낸다.
도 3a 및 도 3b는 전달 후 두께의 불균일성들을 포함하는 유용 층의 표면에서의 헤이즈 맵(haze map)들을 나타낸다.
도 4는 본 발명에 따른 전달 공정을 사용하여 전달되는 유용 층의 표면에서의 헤이즈 맵을 나타낸다.
도 5는 본 발명에 따른 전달 공정에서의 일 단계를 나타낸다.
도 6은 본 발명에 따른 전달 공정에서의 일 단계에서 결합 구조체에 의해 보여지는 온도 및 열 구배에 있어서의 변화를 나타내는 그래프이다.
도 7은 본 발명에 따른 전달 공정에서의 일 단계를 나타낸다.
설명에서, 도면들에서의 동일한 참조 부호들이 동일한 유형의 엘리먼트들에 대해 사용될 수 있다. 도면들은, 가독성을 위한, 축척이 아닌 도식적 표현들이다. 특히, z축을 따른 층들의 두께들은 x축 및 y축을 따른 횡방향 치수와 관련하여 스케일링되지 않으며; 서로에 대한 층들의 상대적 두께들이 도면들에서 반드시 준수되는 것은 아니다. 도 1의 좌표계(x,y,z)는 도 2에 적용된다는 점에 유의해야 한다.
본 발명은 유용 층(3)을 캐리어 기판(4)에 전달하는 공정에 관한 것이다. 유용 층(3)은 마이크로일렉트로닉스 또는 마이크로시스템 분야들에서의 컴포넌트들 생산에 사용하도록 의도되는 것이기 때문에 그렇게 명명된다. 유용 층 및 캐리어 기판은 타겟 컴포넌트 유형 및 타겟 애플리케이션에 따라 특성에 있어서 달라질 수 있다. 실리콘은 현재 가장 일반적으로 사용되는 반도체 재료이므로, 유용 층 및 캐리어 기판은 특히 단결정 실리콘으로 이루어질 수 있지만, 물론 이 재료에 제한되는 것은 아니다.
본 발명에 따른 전달 공정은 먼저 도너 기판(1)을 제공하는 단계 a)를 포함하며, 이로부터 유용 층(3)이 취해질 것이다. 도너 기판(1)은 매립된 약화 평면(2)을 포함한다(도 2의 a)). 후자는 정의된 깊이에서 도너 기판(1) 내로 가벼운 종을 이온 주입함으로써 유리하게 형성된다. 가벼운 종은 바람직하게는 수소 및 헬륨, 또는 수소와 헬륨의 조합으로부터 선택되는데, 왜냐하면 이러한 종은 정의된 주입 깊이 주위에 미세공동들의 형성을 촉진하여, 그 결과, 매립된 약화 평면(2)을 생성하기 때문이다.
유용 층(3)은 도너 기판(1)의 전면(1a)과 매립된 약화 평면(2)에 의해 그 경계가 정해진다.
도너 기판(1)은 실리콘, 게르마늄, 실리콘 카바이드, IV-IV, III-V 또는 II-VI 반도체 화합물들 및 압전 재료들(예를 들어, LiNbO3, LiTaO3 등)로부터 선택되는 적어도 하나의 재료로 형성될 수 있다. 그것은 전면(1a) 및/또는 후면(1b) 상에 배열되는 하나 이상의 표면층을 더 포함할 수 있으며, 이는 예를 들어 유전체와 같은 임의의 성질일 수 있다.
전달 공정은 또한 캐리어 기판(4)을 제공하는 단계 b)를 포함한다(도 2의 b)).
캐리어 기판은, 예를 들어 실리콘, 탄화규소, 유리, 사파이어, 질화알루미늄 또는 기판 형태로 이용 가능할 수 있는 임의의 다른 재료로부터 선택되는 적어도 하나의 재료로 형성될 수 있다. 그것은 또한, 예를 들어 유전체와 같은 임의의 성질의 하나 이상의 표면층을 포함할 수 있다.
전술한 바와 같이, 본 발명에 따른 전달 공정의 한 가지 유리한 애플리케이션은 SOI 기판들의 생산이다. 이 특정한 경우에, 도너 기판(1) 및 캐리어 기판(4)은 단결정 실리콘으로 이루어지고, 상기 기판들 중 일방 또는 양방 모두는 그 전면에 실리콘 산화물(6)의 표면층을 포함한다.
다음으로, 전달 공정은 결합 계면(7)을 따라 도너 기판(1)을 그것의 전면(1a)에 의해 캐리어 기판(4)에 접합하여 결합 구조체(5)를 형성하는 단계 c)를 포함한다(도 2의 c)).
접합 동작은 임의의 공지된 방법, 특히, 분자 접착에 의한 직접 결합, 열압착, 정전기 결합 등에 의해 수행될 수 있다. 이들 잘 알려진 종래 기법들은 여기에서 상세히 설명되지 않을 것이다. 하지만, 접합 전에, 도너 기판(1) 및 캐리어 기판(4)은 결함들 및 접합 에너지의 관점에서 결합 계면(7)의 품질을 보장하기 위해 표면 활성화 및/또는 세정 순서들을 거칠 것이라는 점을 상기한다.
그런 다음, 본 발명에 따른 전달 공정에서, 결합 구조체(5)를 어닐링하는 단계 d)가 수행되어, 상기 구조체(5)에 약화 열 버짓을 적용하고 매립된 약화 평면이 정의된 약화 수준이 되게끔 한다(도 2의 d)). 어닐링 동안 적용되는 시간/온도 쌍들은 결합 구조체(5)가 받는 열 버짓을 결정한다.
매립된 평면(2)을 약화시키는 이러한 동작을 위해 어닐링이 수행될 수 있는 온도 범위는 주로 결합 구조체(5)(동종 구조체 또는 이종 구조체)의 유형과 도너 기판(1)의 특성에 따라 다르다.
예로서, 도너 기판(1) 및 실리콘으로 이루어진 캐리어 기판(4)의 경우, 단계 d)에서의 어닐링은 통상적으로 200℃ 내지 600℃, 유리하게는 300℃ 내지 500℃, 훨씬 더 유리하게는 350℃ 내지 450℃인 최고 유지 온도에 도달한다. 보다 일반적으로, 최고 유지 온도는 실리콘 이외의 도너 기판(1) 및/또는 캐리어 기판(4)에 사용되는 재료들에 대해 통상적으로 200℃ 내지 800℃일 수 있다.
어닐링은 온도 상승(통상적으로 200℃와 최고 유지 온도 사이) 및 최고 온도에서의 유지를 포함할 수 있다. 일반적으로 이러한 어닐링의 지속 시간은 어닐링의 최고 유지 온도에 따라 수십 분 내지 몇 시간일 것이다.
매립된 약화 평면(2)의 약화 수준은 매립된 약화 층(2)에 존재하는 미세공동들에 의해 차지되는 영역에 의해 정의된다. 실리콘으로 이루어진 도너 기판(1)의 경우, 미세공동들에 의해 차지되는 이 영역은 적외선 현미경에 의해 특징지어질 수 있다.
약화 수준은 어닐링 동안 결합 구조체(5)에 적용되는 열 버짓에 따라 낮은 수준(<1%, 특성화 기기들의 검출 임계치 미만)로부터 최대 80%까지의 범위일 수 있다.
약화 열 버짓은 어닐링 동안 매립된 약화 평면(2)에서 분할파의 자발적 개시가 획득되는 분할 열 버짓 미만으로 항상 유지된다. 바람직하게는, 약화 열은 분할 열 버짓의 40% 내지 95% 이다.
단계 d)에서의 어닐링이 수행되는 열 처리 장치(20)는 바람직하게는 수평 또는 수직 구성의 오븐이며, 복수의 결합 구조체들(5)을 일괄 처리하기에 적합하다는 점에 유의해야 한다.
다음으로, 본 발명에 따른 전달 공정에서, 매립된 약화 평면(2)을 따라 분할파를 개시하는 단계 e)는 결합 구조체(5)에 응력을 인가함으로써 수행된다(도 2의 e)). 개시 후, 분할 파동은 자체 지속 방식으로 전파되어, 그 결과, 매립된 약화 평면(2)에서 결합 구조체(5)가 분리된다. 자체 지속 전파는 일단 시작되면, 분할파가 외부 응력을 인가하지 않으면서 매립된 약화 평면(2)의 전체 범위에 걸쳐 자체적으로 전파되어, 유용 층(3)이 도너 기판(1)으로부터 완전히 분리되어 캐리어 기판(4)에 전달되는 것을 의미한다. 따라서, 전달된 어셈블리(5a) 및 도너 기판(1)의 나머지(5b)가 획득된다(도 2의 f)).
유리하게는, 응력은 국부적이며 결합 구조체(5)의 주변부에 인가된다. 그것은 기계적으로, 또는 예를 들어 레이저에 의한 국부 가열 또는 초음파에 의한 에너지 전달과 같은 임의의 다른 수단에 의해 야기될 수 있다.
바람직하게는, 국부적인 기계적 하중은 결합 구조체(5)의 도너 기판(1)의 모따기된 에지와 캐리어 기판(4)의 모따기된 에지 사이에 있는 상기 결합 구조체(5)의 결합 계면(7)에 웨지를 삽입함으로써 인가될 수 있다. 이로 인해 매립된 약화 평면(2)에 인장 변형이 발생한다.
상온에서 기계적으로 분할파를 개시하는 것으로 구성되는, 도입부에서 언급된 종래 기술의 전달 공정을 적용함으로써, 출원인은 전달 후 유용 층(3)의 두께 균일성에 부정적인 영향을 미치는 마블링과 같은 불규칙한 패턴들을 관찰하였음을 상기한다. 출원인은 이러한 불규칙한 패턴들이 [결합 구조체(5)/매립 약화 층(2)] 시스템에 저장되는 불충분한 에너지로 인한 분할파의 전파에 있어서의 불안정성과 관련이 있음을 식별했다.
이러한 문제들을 극복하기 위해 그리고 전달 후 유용 층(3)의 두께 균일성을 개선하기 위해, 본 발명에 따른 전달 공정은, 단계 e)에서, 결합 구조체(5)가 상기 결합 구조체(5)의 고온 영역 및 저온 영역을 정의하는 열 구배를 겪을 때, 매립된 약화 평면(2)에 외부 응력을 인가함으로써, 분할파가 개시되는 것을 예상한다. 본 발명에 따르면, 외부 응력은 결합 구조체(5)의 저온 영역에 국부적으로 인가된다. 고온 영역에 의해 겪게되는 최고 온도는 항상 어닐링의 최고 유지 온도보다 낮다.
유리하게는, 단계 e)에서의 개시는, 결합 구조체(5)가 20℃ 초과 및 100℃ 미만, 특히 60℃ 내지 90℃, 바람직하게는 약 80℃인 열 구배를 겪게 될 때 일어나도록 선택된다.
이러한 특정 구성은 약 일 나노미터 또는 반 나노미터의 진폭을 갖는 규칙적 또는 불규칙적 패턴들의 형태로 나타날 수 있는 유용 층(3)의 두께에 있어서의 변화들을 제한하는 것을 가능하게 한다.
구체적으로, 출원인은 분할파의 전파에 의해 야기되는 두께의 불균일성이 2가지 뚜렷한 원인들을 가질 수 있음을 확인했는데, 첫째, 전파의 시작 시 방출되는 초과 에너지(약 1cm의 피치로 규칙적인 패턴들을 생성); 둘째, 전파가 종료될 때 방출되는 에너지의 부족하여 분할에서 불안정성이 생성(되며, 그 결과, 불규칙한 패턴이 발생)된다. 이제, 분할에 의해 방출되는 에너지는 그것이 전파되는 재료의 온도에 정비례한다. 따라서, 그것이 결합 구조체(5)의 고온 영역에서 개시되면, 분할은 초기에 많은 에너지를 방출하고(이는 규칙적인 패턴들의 관점에서 불리함), 그 후, 전파의 종료 시에 더 적은 에너지를 방출한다(이는 불규칙한 패턴들의 관점에서 불리함). 결합 구조체(5)의 저온 영역에서 개시함으로써, 분할은 초기에 에너지를 거의 방출하지 않고(이는 규칙적인 패턴들의 관점에서 유리함), 그 후, 전파의 종료 시에 더 많은 에너지를 방출한다(이는 불규칙한 패턴들의 관점에서 유리함).
예로서, 도 3a 및 도 3b는 각각 어닐링 동안 자발적인 분할이 일어난 후의 유용 층들(3)의 헤이즈 맵들 및 약화 어닐링 후 상온에서 개시되는 기계적 분할을 나타낸다. 전술한 기계적 분할 동작은 결합 구조체(5)에 국부적인 기계적 하중을 인가함으로써 그리고 매립된 약화 층(2)에 변형을 생성함으로써 개시되었다는 점에 유의해야 한다. 각 경우에, 전달 후 유용 층(3)의 두께 균일성에 부정적인 영향을 미치는 (규칙적인 또는 불규칙적인) 패턴들(진폭 0.5㎚ 내지 1.5㎚)이 관찰된다. 이러한 패턴들은 KLA-Tencor의 Surfscan™ 검사 도구를 사용하여 유용 층(3)의 표면에 의해 산란되는 광의 강도에 대응하는 헤이즈의 측정에 의해 명확해졌다. 도 3a(자발적 분할)에서, 파장이 약 2cm인 규칙적이고 주기적인 패턴들은 4%의 헤이즈 신호에서 국부적인 불균일성을 발생시킨다. 도 3b(상온에서의 기계적 분할)에서, 불규칙한 패턴들은 12% 초과의 헤이즈 신호에서 국부적인 불균일성을 발생시킨다.
도 4는 본 발명에 따른 전달 공정을 사용하여 전달되는 유용 층(3)의 표면에서의 헤이즈 맵을 나타내는데, 이 경우에는, 결합 구조체(5)가 약 80℃의 열 구배를 겪게 될 때 , 결합 구조체(5)의 저온 영역에 국부적인 기계적 하중을 인가하여, 매립된 약화 평면(2)에 변형을 생성함으로써 분할이 개시된 후의 헤이즈 맵을 나타낸다. 규칙적이든 불규칙적이든 마블링과 같은 패턴은 존재하지 않으며, 헤이즈 신호에서의 국부적인 불균일성은 2%를 초과하지 않는다. 따라서, 유용 층(3)의 두께 균일성이 실질적으로 개선된다.
일반적으로 말해서, 결합 구조체(5)의 저온 영역에서 개시되는 분할파는, 상기 구조체(5)에 걸쳐 20℃ 초과 및 100℃ 미만의 열 구배가 있을 때, 전달 후 유용 층(3)에 대한 두께의 높은 균일도를 유도한다.
본 발명의 하나의 유리한 실시예에 따르면, 결합 구조체(5)가 단계 d)에서의 어닐링이 수행된 열 처리 장치(20)를 빠져 나갈 때 분할파가 개시되는데, 일반적으로 결합 구조체(5)가 상기 장치를 빠져 나갈 때 결합 구조체(5)에 걸쳐 열 구배가 존재한다(도 5 및 도 6). 이 구배는 일반적으로 오븐(20)의 기하학적 구조와 열 발산에 영향을 미치는 결합 구조체들(5)을 유지하기 위한 시스템의 존재로 인한 것이다. 예를 들어, 결합 구조체들(5)이 충전 셔블(21)에 의해 지지되는 카세트들(22)에 수직으로 배치되는, 수평 구성의 오븐(20)의 경우, (즉, 충전 셔블(21) 및 카세트(22)에 의해 형성되는 유지 시스템에 가장 가까운) 결합 구조체들(5)의 하부 영역(B)(저온 영역)은 결합 구조체들(5)의 상부 영역(H)보다 더 저온이라 것이 관찰된다. 그런 다음, 본 발명에 따라, 국부적인 기계적 하중이 결합 구조체(5)의 하부 영역(B)(저온 영역)에 인가된다.
바람직하게는, 단계 e)에서의 개시는 결합 구조체(5)의 고온 영역이 150℃ 내지 250℃, 바람직하게는 약 200℃의 온도에 있을 때 열 처리 장치(20)의 출구에서 일어난다. 분할파가 전술한 온도 범위 내에서 개시될 때, 시스템(결합 구조체(5) + 매립 약화 평면(2))에 저장되는 에너지, 특히 가압된 기체 종(gaseous species)의 존재로 인해 매립된 약화 평면(2)에 저장되는 에너지는, 효과적인 자체 지속 전파에 적합하여, 전달 후 유용 층(3)의 표면 상태를 더욱 개선한다.
예시적 애플리케이션:
본 발명에 따른 전달 공정은 SOI 기판들의 생산에 사용될 수 있으며, 이것의 유용 층(3)은 특히 수 나노미터 내지 50㎚로 매우 얇다.
사용된 예는, 각각 직경 300㎜ 웨이퍼의 형태를 취하는, 단결정 실리콘으로 이루어진 도너 기판(1) 및 캐리어 기판(4)의 예이다. 도너 기판은 50㎚의 두께를 갖는 실리콘 산화물 층(6)으로 덮인다. 매립된 약화 평면(2)은 다음의 조건들 하에서 수소 및 헬륨 이온들을 공동 주입함으로써 도너 기판(1)에 형성된다.
ㆍ H: 주입 에너지 38keV, 선량 1E16 H/㎠;
ㆍ He: 주입 에너지 25keV, 선량 1E16 He/㎠.
매립된 약화 층(2)은 도너 기판(1)의 표면(1a)으로부터 약 290㎚의 깊이에 위치된다. 이것은, 산화물 층(6)과 함께, 약 240㎚의 유용 층(3)의 경계를 정한다.
도너 기판(1)은 분자 접착에 의한 직접 결합에 의해 캐리어 기판(4)에 접합되어 결합 구조체(5)를 형성한다. 접합 전에, 도너 기판(1) 및 캐리어 기판(4)은 결함들 및 접합 에너지의 관점에서 결합 계면(7)의 품질을 보장하기 위해 표면 활성화 및/또는 세정 순서들을 거칠 것이다.
수평 구성의 오븐(20)은 전술한 바와 같은 복수의 결합된 구조체들(5)의 일괄 처리 어닐링을 수행하는 데 사용된다. 이러한 유형의 열 처리 장치(20)는 결합 구조체들(5)이 배치되는 카세트들(22)을 지지하는 충전 셔블(21)을 포함한다(도 7). 충전 셔블(21)은 결합 구조체(5)가 오븐(20) 내부에 있는 진입 위치와 오븐(20) 외부에 있는 진출 위치 사이에서 이동한다.
웨지 시스템(10)은 결합 구조체들(5) 아래의 각 카세트(22) 상에 위치결정될 수 있다. 충전 셔블(21)은 어닐링이 수행될 진입된 위치로 이동한다. 어닐링은 200℃ 내지 380℃의 온도 상승, 380℃에서 2분간 유지 및 225℃까지의 온도 하락을 포함한다.
어닐링이 완료될 때, 충전 셔블(21)은 그것의 진출 위치로 이동한다.
도 6에 도시된 바와 같이, 각각의 결합 구조체(5)가 오븐(20)을 빠져 나오자 마자, 그것이 겪는 온도는 감소하고 열 구배가 발생한다. 결합 구조체(5)의 저온 영역은 하부 영역(B), 즉, 카세트(21) 및 충전 셔블(22)에 가까운 곳에 위치한다. 각각의 결합 구조체(5)는 바람직하게는 60℃ 내지 90℃, 특히 약 80℃ +/-10℃, 또는 심지어 80℃ +/-5℃인 열 구배를 겪을 출구 구역(23)으로 이동할 것이다. 이 출구 구역(23)에서, 결합 구조체들(5) 위에 위치되는 가압 디바이스(11)는 각각의 결합 구조체들(5) 상에 연속적으로 가압력을 가하여, (저온 영역에서) 그 아래에 있는 웨지(10)가, 결합 계면(7)에서, 결합 구조체(5)의 접합된 기판들의 모따기된 에지들(chamfered edges) 사이에 삽입될 것이다(도 7). 웨지(10)의 삽입은 매립된 약화 평면(2)의 사이트에서 국부적인 인장 변형을 생성하여, 그것들이 가압 디바이스(11) 아래를 통과할 때 분할파가 각각의 결합 구조체(5)의 저온 영역에서 연속적으로 개시되는 것을 허용한다.
물론, 웨지 시스템(10) 및 가압 디바이스(11)에 의해 형성되는 어셈블리 이외의 도구들이 본 발명에 따라 결합 구조체(5)에서 분할파를 개시하도록 구현될 수 있다.
따라서, 분할파는, 약 80℃(도 6의 예에서 약 70℃)의 열 구배를 겪을 때, 저온 영역(하부 영역(B))에서의 각 결합 구조체에 대해 개시된다.
도 6의 예에서, 분할파의 개시가 일어나는 출구 구역(23)은 각 결합 구조체(5)가 그것의 최저온 영역(하부 영역(B))에서 약 130℃의 온도에 노출되는 구역에 대응하며, 그것의 중앙 영역(C)은 약 180℃의 중간 온도를 겪고 그것의 상부 영역(H)은 약 200℃의 온도를 겪는다.
분할파의 자체 지속 전파에 이어, 전달 후에 획득되는 것은 SOI 기판(전달된 어셈블리(5a)) 및 도너 기판의 나머지(5b)이다. 전달된 유용 층(3)에 대해 매우 높은 두께 균일도가 획득된다(도 4의 결과와 유사).
전달된 어셈블리들(5a)에 적용되는 마무리 단계들은 화학적 세정 동작들 및 적어도 하나의 고온 평활화 열 처리를 포함한다. 이러한 단계들이 완료될 때, SOI 기판들은 두께가 50㎚인 유용 층(3)을 포함하며, 최종 두께 불균일성은 약 0.45㎚이다. 이에 비해, 분할 후에 유용 층(3)이 규칙적인 또는 불규칙적인 패턴들을 포함하는 SOI 기판들은 0.7㎚ 이상의 최종 두께 불균일성을 나타낼 수 있다는 점에 유의해야 한다.
물론, 본 발명은 설명된 구현예들 및 예시들에 제한되지 않으며, 청구항들에 의해 정의되는 본 발명의 범위를 벗어나지 않는 변형 실시예들이 이에 도입될 수 있다.

Claims (9)

  1. 유용 층(useful layer)(3)을 캐리어 기판(4)에 전달(transfer)하는 공정으로서, 상기 전달 공정은,
    a) 매립된 약화 평면(weakened plane)(2)을 포함하는 도너 기판(1)을 제공하는 단계로서, 상기 유용 층(3)은 상기 도너 기판(1)의 전면(1a)과 상기 매립된 약화 평면(2)에 의해 경계가 정해지는, 단계;
    b) 상기 캐리어 기판(4)을 제공하는 단계;
    c) 결합 계면(7)을 따라 상기 도너 기판(1)을 그것의 전면(1a)에 의해 상기 캐리어 기판(4)에 접합하여, 결합 구조체(5)를 형성하는 단계;
    d) 상기 결합 구조체(5)를 어닐링하여, 약화 열 버짓(thermal budget)을 상기 결합 구조체(5)에 적용하고, 상기 매립된 약화 평면(2)이 정의된 약화 수준으로 되게끔 하는 단계로서, 상기 어닐링은 최고 유지 온도에 도달하는, 단계; 및
    e) 상기 결합 구조체(5)에 응력을 인가함으로써 상기 매립된 약화 평면(2)에서 분할파를 개시하되, 상기 분할파는 상기 매립된 약화 평면(2)을 따라 자체 지속 방식으로 전파하여, 그 결과, 상기 유용 층(3)이 상기 캐리어 기판(4)에 전달되는 단계;
    를 포함하며,
    상기 전달 공정은, 상기 결합 구조체(5)가 상기 결합 구조체(5)의 고온 영역(hot region) 및 저온 영역(cool region)을 정의하는 열 구배를 겪을 때 상기 단계 e)에서의 개시가 일어나고, 상기 응력이 상기 저온 영역에 국부적으로 인가되며, 상기 고온 영역은 상기 최고 유지 온도보다 낮은 온도를 겪는 것을 특징으로 하는, 전달 공정.
  2. 제 1 항에 있어서,
    상기 열 구배는 20℃ 내지 100℃, 바람직하게는 60℃ 내지 90℃, 더 바람직하게는 약 80℃가 되도록 선택되는, 전달 공정.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 최고 유지 온도는 300℃ 내지 600℃인, 전달 공정.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 어닐링 단계 d)는 열 처리 장치(20)에서 일어나고 상기 단계 e)에서의 개시는 상기 결합 구조체(5)가 상기 열 처리 장치(20)를 빠져 나갈 때 일어나는, 전달 공정.
  5. 제 4 항에 있어서,
    상기 열 처리 장치(20)는, 복수의 결합 구조체들(5)을 일괄 처리하기에 적합한, 수평 또는 수직 구성의 오븐(oven)인, 전달 공정.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 단계 e)에서의 개시는, 상기 결합 구조체(5)의 상기 고온 영역이 150℃ 내지 250℃의 온도에 도달할 때 일어나는, 전달 공정.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 약화 열 버짓은 분할 열 버짓의 40% 내지 95%이며, 상기 분할 열 버짓은, 상기 어닐링 동안, 상기 매립된 약화 평면(2)에서 상기 분할파의 자발적 개시로 이어지는, 전달 공정.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 응력은, 상기 결합 구조체(5)의 상기 도너 기판(1)의 모따기된 에지와 상기 캐리어 기판(4)의 모따기된 에지 각각의 사이에 있는 상기 결합 구조체(5)의 상기 결합 계면(7)에 웨지(10)를 삽입함으로써 인가되는, 전달 공정.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 도너 기판(1) 및 상기 캐리어 기판(4)은 단결정 실리콘으로 이루어지며, 또한 상기 매립된 약화 평면(2)은 상기 도너 기판(1)으로의 가벼운 종(light species)의 이온 주입에 의해 형성되되, 상기 가벼운 종은 수소 및 헬륨, 또는 수소와 헬륨의 조합으로부터 선택되는, 전달 공정.
KR1020217032935A 2019-03-15 2020-02-26 유용 층을 캐리어 기판에 전달하는 공정 KR20210134784A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1902674A FR3093859B1 (fr) 2019-03-15 2019-03-15 Procédé de transfert d’une couche utile sur une substrat support
FR1902674 2019-03-15
PCT/FR2020/050369 WO2020188169A1 (fr) 2019-03-15 2020-02-26 Procede de transfert d'une couche utile sur une substrat support

Publications (1)

Publication Number Publication Date
KR20210134784A true KR20210134784A (ko) 2021-11-10

Family

ID=67384010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217032935A KR20210134784A (ko) 2019-03-15 2020-02-26 유용 층을 캐리어 기판에 전달하는 공정

Country Status (9)

Country Link
US (1) US11876015B2 (ko)
EP (1) EP3939078A1 (ko)
JP (1) JP7500911B2 (ko)
KR (1) KR20210134784A (ko)
CN (1) CN113491004B (ko)
FR (1) FR3093859B1 (ko)
SG (1) SG11202109921QA (ko)
TW (1) TWI824112B (ko)
WO (1) WO2020188169A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3134229B1 (fr) * 2022-04-01 2024-03-08 Commissariat Energie Atomique Procede de transfert d’une couche mince sur un substrat support

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214399A (ja) 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法およびウェーハ剥離熱処理装置
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
EP2293326A3 (en) 2004-06-10 2012-01-25 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing a SOI wafer
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
JP5703853B2 (ja) 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2013126927A2 (en) * 2012-02-26 2013-08-29 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Also Published As

Publication number Publication date
JP7500911B2 (ja) 2024-06-18
EP3939078A1 (fr) 2022-01-19
JP2022527048A (ja) 2022-05-30
FR3093859A1 (fr) 2020-09-18
TWI824112B (zh) 2023-12-01
US11876015B2 (en) 2024-01-16
US20220157650A1 (en) 2022-05-19
CN113491004B (zh) 2024-09-13
SG11202109921QA (en) 2021-10-28
WO2020188169A1 (fr) 2020-09-24
FR3093859B1 (fr) 2021-02-12
CN113491004A (zh) 2021-10-08
TW202036784A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
CN101454875B (zh) 使用辐照退火制造绝缘体上半导体结构的方法
CN100474557C (zh) 注入或联合注入后由冲击引发薄层自持转移的方法
US6162705A (en) Controlled cleavage process and resulting device using beta annealing
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
US6969668B1 (en) Treatment method of film quality for the manufacture of substrates
JP2001525991A (ja) 制御された劈開プロセス
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
US7514341B2 (en) Finishing process for the manufacture of a semiconductor structure
US7776717B2 (en) Controlled process and resulting device
KR20210134784A (ko) 유용 층을 캐리어 기판에 전달하는 공정
KR20210134783A (ko) 유용 층을 캐리어 기판에 전달하는 공정
TWI851665B (zh) 用於將有用層移轉至支撐底材上之方法
US20220172983A1 (en) Method for transferring a useful layer onto a support substrate
WO2007071787A1 (en) Process for simplification of a finishing sequence and structure obtained by the process
TW202335092A (zh) 用於將薄層移轉至載體底材之方法
JP2014138189A (ja) 制御されたプロセス及び結果として生じるデバイス
KR20090103500A (ko) 웨이퍼의 가공방법