CN113491004A - 将有用层转移到载体衬底的方法 - Google Patents

将有用层转移到载体衬底的方法 Download PDF

Info

Publication number
CN113491004A
CN113491004A CN202080016748.4A CN202080016748A CN113491004A CN 113491004 A CN113491004 A CN 113491004A CN 202080016748 A CN202080016748 A CN 202080016748A CN 113491004 A CN113491004 A CN 113491004A
Authority
CN
China
Prior art keywords
weakening
transfer method
carrier substrate
donor substrate
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080016748.4A
Other languages
English (en)
Inventor
迪迪埃·朗德吕
O·科农丘克
纳迪娅·本默罕默德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN113491004A publication Critical patent/CN113491004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及一种将有用层转移到载体衬底上的方法，包括以下步骤：a)提供包括埋置弱化面的施主衬底，有用层由施主衬底的正面和埋置弱化面来界定；b)提供载体衬底；c)由施主衬底的正面将施主衬底沿接合界面结合到载体衬底以形成接合结构；d)对接合结构进行退火，以对接合结构施加弱化热预算并且使埋置弱化面达到限定的弱化程度，所述退火达到最高保持温度；e)通过对接合结构施加应力来在埋置弱化面中引发分裂波，分裂波以自维持的方式沿埋置弱化面传播以造成有用层转移到载体衬底。步骤e)中的引发发生在接合结构正经历限定所述接合结构的热区域和冷区域的热梯度、应力局部施加在冷区域中时，并且热区域经历的温度低于最高保持温度。

Description

将有用层转移到载体衬底的方法
技术领域
本发明涉及微电子领域。具体地，本发明涉及将有用层转移到载体衬底上的方法。
背景技术
图1所示的将有用层3转移到载体衬底4的方法是现有技术已知的；该方法具体描述于文献WO 2005043615和WO 2005043616中并且称为“Smart CutTM”方法，包括以下步骤：
·通过在施主衬底1中注入轻物质以来形成埋置弱化面2，从而在该面与施主衬底的表面之间形成有用层3；
·接着，将施主衬底1接合到载体衬底4以形成接合结构5；
·然后对接合结构5进行热处理以弱化埋置弱化面；
·以及最后，引发分裂波，分裂波在施主衬底1中沿着所述埋置弱化面2自维持传播。
在该方法中，在埋置弱化层2的水平处注入的物质开始形成微腔。弱化热处理具有促进这些微腔生长和加压的作用。通过在热处理之后施加额外的外力(能量脉冲)，在埋置弱化层2中引发分裂波，该波以自维持的方式传播，造成有用层3通过在埋置弱化面2的水平处的分离而被转移。这种方法尤其可以降低转移后的表面粗糙度。
该方法可用于制造绝缘体上硅(SOI)衬底。在这种情况下，施主衬底1和载体衬底4均由硅晶片形成，该硅晶片的标准直径对于下一代通常为200mm、300mm或450mm。施主衬底1和载体衬底4之一或两者都被表面氧化。
SOI衬底必须符合非常严格的规范。对于有用层3的平均厚度和厚度均匀性尤其如此。符合这些规范对于将形成在该有用层3中和上的半导体器件正确操作而言是必要的。
在一些情况下，这些半导体器件的结构需要设置SOI衬底，该SOI衬底具备的有用层3具有非常低的平均厚度(例如低于50nm)并且具有非常高的厚度均匀性。期望的厚度均匀性可以为至多约5％，对应于在有用层3的整个表面上典型地从+/-0.3nm到+/-1nm的变化。即使在有用层3已经转移到载体衬底4之后进行附加的修整步骤，例如蚀刻或表面平滑热处理，重要的是在转移之后形态表面特性(具体而言厚度和表面粗糙度的均匀性)尽可能有利，以确保满足最终规范。
申请人已经观察到，当通过向埋置弱化面2施加能量脉冲而在环境温度下进行热处理之后引发分裂波时，一些有用层3在转移之后可以包括由于厚度局部变化的大理石花纹状不规则图案，其变化幅度大约为1纳米或半纳米。这种大理石花纹会在整个有用层3上分布，或仅在其一部分上分布。这助于导致有用层3的不均匀性。
使用通常的修整技术(蚀刻、牺牲氧化、平滑热处理等)很难消除有用层3的厚度的这种不均匀性，因为这些技术在擦除具有这种幅度的不规则图案方面是无效的。
发明目的
本发明涉及将有用层转移到载体衬底上的方法并且具体旨在改进转移的有用层的厚度的均匀性。
发明内容
本发明涉及一种将有用层转移到载体衬底上的方法，包括以下步骤：
a)提供包括埋置弱化面的施主衬底，有用层由施主衬底的正面和埋置弱化面来界定；
b)提供载体衬底；
c)由施主衬底的正面将施主衬底沿接合界面结合到载体衬底以形成接合结构；
d)对接合结构进行退火，以对接合结构施加弱化热预算并且使埋置弱化面达到限定的弱化程度，所述退火达到最高保持温度；
e)通过对接合结构施加应力来在埋置弱化面中引发分裂波，分裂波以自维持的方式沿埋置弱化面传播以造成有用层转移到载体衬底。
转移方法特征在于步骤e)中的所述引发发生在所述接合结构正经历限定所述接合结构的热区域和冷区域的热梯度、所述应力局部施加在所述冷区域中时，并且所述热区域经历的温度低于所述最高保持温度。
根据本发明的其他有利和非限制性特征，单独或以任何技术上可行的组合来考虑：
·所述热梯度被选择为在20℃至100℃之间，优选地在60℃至90℃之间，更优选地在约80℃；
·所述最高保持温度在300℃至600℃之间；
·步骤d)中的退火发生在热处理装置中，并且步骤e)中的所述引发发生在当所述接合结构离开所述热处理装置时；
·所述热处理装置是卧式或立式构造的烤箱，所述热处理装置适用于批量处理多个接合结构；
·步骤e)中的所述引发发生在当所述接合结构的所述热区域达到150℃至250℃之间的温度时；
·所述弱化热预算在分裂热预算的40％到95％之间，所述分裂热预算导致在所述退火期间在所述埋置弱化面中自发引发所述分裂波；
·通过在所述接合结构的所述接合界面处，在所述接合结构的所述施主衬底和所述载体衬底各自的斜切边缘之间插入楔块来在所述接合结构的周边施加所述应力；
·所述施主衬底和所述载体衬底由单晶硅制成，并且其中，所述埋置弱化面通过将轻物质离子注入到所述施主衬底中而形成，所述轻物质选自氢和氦，或氢和氦的组合。
附图说明
本发明的其他特征和优点将从以下参照附图给出的本发明的详细描述中变得明显，在附图中：
图1示出根据现有技术的用于转移薄膜的方法；
图2示出了根据本发明的转移方法；
图3a和图3b示出了转移之后的包括厚度不均匀性的有用层的表面处的雾度图；
图4示出了使用根据本发明的转移方法转移的有用层的表面处的雾度图；
图5示出了根据本发明的转移方法中的步骤；
图6是示出在根据本发明的转移方法中的步骤中由接合结构看到的温度和热梯度的变化的图；
图7示出了根据本发明的转移方法中的步骤。
具体实施方式
在说明书中，附图中相同的附图标记可以用于相同类型的元件。附图是示意性表示，为了清晰起见，没有按比例绘制。特别地，沿z轴的层的厚度相对于沿x轴和y轴的横向尺寸不成比例；这些层相对于彼此的相对厚度在附图中不一定是相对的。应当注意，图1的坐标系(x,y,z)适用于图2。
本发明涉及将有用层3转移到载体衬底4上的方法。有用层3如此命名是因为它旨在用于微电子或微系统领域中的部件的生产。有用层和载体衬底的性质可以根据目标部件类型和目标应用而变化。由于硅是目前最常用的半导体材料，所以有用层和载体衬底尤其可以由单晶硅制成，但当然不限于这种材料。
根据本发明的转移方法首先包括步骤a)：提供施主衬底1，有用层3将从该施主衬底1获取。施主衬底1包括埋置弱化面2(图2的a))。埋置弱化面2有利地通过以限定的深度将轻物质离子注入到施主衬底1中而形成。轻物质优选地选自氢和氦，或氢和氦的组合，因为这些物质促进在限定的注入深度周围形成微腔，得到埋置弱化面2。
有用层3是由施主衬底1的正面1a和埋置弱化面2来界定的。
施主衬底1可以由选自硅、锗、碳化硅、IV-IV、III-V或II-VI半导体化合物和压电材料(例如LiNbO3、LiTaO3等)中的至少一种材料形成。其可以还包括设置在其正面1a和/或背面1b上的可以具有任意性质的一个或更多个表面层，例如电介质。
转移方法还包括步骤b)：提供载体衬底4(图2的b))。
载体衬底可以例如由选自硅、碳化硅、玻璃、蓝宝石、氮化铝的至少一种材料或可以衬底形式获得的任何其它材料形成。其可以还包括具有任意性质的一个或更多个表面层，例如介质性。
如上所述，根据本发明的转移方法的一个有利应用是生产SOI衬底。在该具体情况下，施主衬底1和载体衬底4由单晶硅制成，并且所述衬底中的一个或两个包括位于其正面上的氧化硅表面层6。
转移方法接下来包括步骤c)：由施主衬底1的正面1a将施主衬底1沿接合界面7接合到载体衬底4，以形成接合结构5(图2的c))。
该结合操作可以使用任何已知的方法进行，特别是通过分子粘附的直接结合，通过热压，通过静电接合等。本文将不详细描述这些已知的现有技术。然而，要记住的是，在结合之前，施主衬底1和载体衬底4将经历表面活化和/或清洁处理，以确保接合界面7在缺陷和接合能量方面的质量。
在根据本发明的转移方法中，接着执行步骤d)：对接合结构5进行退火，以对所述结构5施加弱化热预算，并使埋置弱化面达到限定的弱化程度(图2的d))。在退火期间施加的时间/温度的对决定接合结构5经受的热预算。
对于使埋置平面2弱化的操作，可以进行退火的温度范围主要依赖于接合结构5的类型(同质结构或异质结构)和施主衬底1的性质。
举例来说，在由硅制成的施主衬底1和载体衬底4的情况下，步骤d)中的退火达到通常在200℃和600℃之间、有利地在300℃和500℃之间并且甚至更有利地在350℃和450℃之间的最高保持温度。
更一般地，对于不是硅的用于施主衬底1和/或载体衬底4的材料，最大保持温度通常可以在200℃和800℃之间。
退火可以包括温度升高(通常在200℃和最大保持温度之间)和在最高温度下保持。通常，这种退火的持续时间将在几十分钟到几小时之间，这依赖于退火的最高保持温度。
埋置弱化面2的弱化程度由埋置弱化层2中存在的微腔所占据的面积限定。
在施主衬底1由硅制成的情况下，微腔所占据的面积可以通过红外显微术来表征。
依赖于在退火期间施加到接合结构5的热预算，弱化程度可以从低程度(<1％，低于表征仪器的检测阈值)到大于80％。
弱化热预算总是保持在使得在退火期间获得在埋置弱化面2中自发引发分裂波的分裂热预算之下。优选地，弱化热在分裂热预算的40％和95％之间。
需要说明的是，进行步骤d)中退火的热处理装置20优选为卧式或立式烤箱，适用于批量处理多个接合结构5。
在根据本发明的转移方法中，接下来执行步骤e)：通过向接合结构5施加应力来沿着埋置弱化面2引发分裂波(图2的e))。在引发之后，分裂波以自维持的方式传播，造成接合结构5在埋置弱化面2处分离。自维持传播意味着一旦引发，分裂波就在没有施加外部应力的情况下在整个埋置弱化面2的范围内自行传播，使得有用层3完全从施主衬底1分离并转移到载体衬底4。由此获得施主衬底1的转移组件5a和剩余部分5b(图2的f))。
有利地，应力是局部的并且施加在接合结构5的周边。其可以机械地或通过任何其他方式造成，例如通过激光的局部加热或通过超声的能量转移。
优选地，可以通过在键合结构5的接合界面7处、在所述键合结构5的施主衬底1和载体衬底4各自的斜切边缘之间插入楔块来施加局部机械载荷。这导致埋入弱化面2中产生拉伸应变。
回想到，通过应用包括在环境温度下机械地引发分裂波的在背景技术中提到的现有技术的转移方法，申请人已经观察到类似大理石花纹的不规则图案，其不利地影响转移之后的有用层3的厚度均匀性。申请人已经认识到，这些不规则图案与由于(接合结构5/埋置弱化层2)系统中存储的能量不足而导致的分裂波传播的不稳定性有关。
为了克服这些问题并改善转移之后的有用层3的厚度均匀性，根据本发明的转移方法设想，在步骤e)中，当接合结构5经历限定所述接合结构5的热区域和冷区域的热梯度时，通过向埋置弱化面2施加外部应力来引发分裂波。根据本发明，外部应力局部地施加在接合结构5的冷区域中。热区所经历的最高温度总是低于退火的最高保持温度。
有利地，步骤e)中的引发被选择为以当接合结构5经历高于20℃且低于100℃，特别是60℃至90℃，优选地约80℃的热梯度时发生。
这种特定的构造使得可以限制有用层3的厚度变化，厚度变化可以以具有大约1纳米或半纳米幅度的规则或不规则图案的形式出现。
具体地，申请人已经确认由分裂波的传播引起的厚度的不均匀性可以具有两个不同的起因：首先，在传播开始时释放过量的能量(创建间距为约1cm的规则图案)；其次，在传播结束时释放的能量不足，在分裂中生成不稳定性(导致不规则的图案)。现在，通过分裂释放的能量与其传播的材料的温度成正比。因此，如果在接合结构5的热区域中引发，则分裂将最初释放大量能量(这在规则图案方面是不利的)，然后在传播结束时释放较少的能量(这在不规则图案方面是不利的)。通过在接合结构5的冷区域中开始，分裂最初释放很少的能量(这在规则图案方面是有利的)，然后在传播结束时释放较多的能量(这在不规则图案方面是有利的)。
作为示例，图3a和图3b分别示出了在退火期间发生的自发分裂之后和在弱化退火后在环境温度下引发的机械分裂之后的有用层3的雾度图。应该注意的是，上述机械分离操作是通过向接合结构5施加局部机械载荷并在埋置弱化层2中产生应变而开始的。在每种情况下，观察到(规则的或不规则的)图案，其不利地影响转移之后的有用层3的厚度均匀性(幅度在0.5nm至1.5nm之间)。使用KLA-Tencor的SurfscanTM检查工具，通过测量雾度(其对应于由有用层3的表面散射的光的强度)，这些图案已经变得明显。在图3a(自发分裂)中，具有约2cm波长的规则、周期性图案引起4％的雾度信号的局部不均匀性。在图3b(在环境温度下的机械分离)中，不规则图案引起超过12％的雾度信号的局部不均匀性。
图4示出了使用根据本发明的转移方法转移的有用层3的表面处的雾度图：在这种情况下，在当接合结构5经历约80℃的热梯度时，通过向结合结构5的冷区域施加局部机械负载而在埋置弱化面2中产生应变，来引发分裂之后。不存在规则或不规则和大理石花纹状的图案，并且雾度信号中的局部不均匀性不超过2％。因此显著改善了有用层3的厚度均匀性。
一般来说，当在所述结构5上存在高于20℃且低于100℃的热梯度时，在接合结构5的冷区域中引发的分裂波导致转移之后的有用层3的厚度的高的均匀性。
根据本发明的一个有利实施方式，当接合结构5离开执行步骤d)中的退火的热处理设备20时，引发分裂波：当接合结构5离开所述装置时，在接合结构5上通常存在热梯度(图5和图6)。该梯度通常是由于烤箱20的几何形状和存在影响热耗散的用于保持接合结构5的系统。例如，在卧式构造的烤箱20的情况下，其中接合结构5被竖直地放置在由装料铲21承载的容器22中，可以观察到接合结构5的下部区域B(冷区域)(即最靠近由装料铲21的容器22形成的保持系统的区域)比接合结构5的上部区域H冷。然后，根据本发明，在接合结构5的下部区域B(冷区域)中施加局部机械载荷。
优选地，当接合结构5的热区域处于150℃至250℃，优选地约200℃的温度时，步骤e)中的引发发生在热处理装置20的离开处。当分裂波在上述温度范围内引发时，存储在系统(接合结构5+埋置弱化面2)中的能量，特别是由于微腔中存在加压气态物质而存储在埋置弱化面2中的能量，适合于有效的自维持传播，进一步改善了转移之后的有用层3的表面状态。
示例性应用：
根据本发明的转移方法可以用于生产SOI衬底，其有用层3非常薄，特别是在几纳米和50纳米之间。
所使用的示例是由单晶硅制成的施主衬底1和载体衬底4，各自采取300mm直径晶片的形式。施主衬底覆盖有厚度为50nm的氧化硅层6。通过在以下条件下共注入氢和氦离子在施主衬底1中形成埋置弱化面2：
·H：注入能量38keV，剂量1E16 H/cm2；
·He：注入能量25keV，剂量1E16 He/cm2。
埋置弱化层3位于离施主衬底1的表面1a约290nm的深度处。其与氧化物层6一起限定了约240nm的有用层3。
施主衬底1通过分子粘附直接结合到载体衬底4，以形成接合结构5。在接合之前，施主衬底1和载体衬底4将经历已知的表面活化和/或清洁处理，以确保接合界面7在缺陷和接合能量方面的质量。
使用卧式构造的烤箱20来执行如上所述的多个接合结构5的批量退火。这种类型的热处理装置20包括装料铲21，装料铲21承载容器22，接合结构5设置在容器22中(图7)。装料铲21在进入位置和离开位置之间移动，在进入位置，接合结构5在烤箱20内，在离开位置，接合结构5在烤箱20外。
楔块系统10可以在接合结构5下方定位在各个容器22上。装料铲21移动到要进行退火的进入位置。退火包括从200℃到380℃的温度上升，在380℃下保持两分钟和温度下降到225℃。
在完成退火时，装料铲21移动到其离开位置。
如图6所例示，在各个结合结构5已经离开烤箱20，其经历的温度降低并且产生热梯度。接合结构5的冷区域位于底部区域B中，即靠近容器21和装料铲22。各个接合结构5将移动到离开区域23，在离开区域23中其将经历优选在60℃至90℃之间、特别是约80℃+/-10℃，或甚至80℃+/-5℃的热梯度。在该离开区域23中，位于接合结构5上方的挤压装置11将接连地在各个结合结构5上施加挤压力，使得其下方(在冷区域中)的楔块10将在接合界面7处插入结合结构5的被结合的衬底的斜切边缘之间(图7)。插入楔块10在埋置弱化面2的位置处产生局部拉伸应变，从而允许在各个接合结构5在挤压装置11下方通过时在其冷区域中接连地引发分裂波。
当然，除了由楔块系统10和挤压装置11形成的组件之外的工具也可用于根据本发明在接合结构5中引发分裂波。
因此，当各个接合结构经历约80℃(在图6的示例中约70℃)的热梯度时，对于各个接合结构在其冷区域(底部区域B)中引发分裂波。
在图6的示例中，发生引发分裂波的离开区域23对应于各个接合结构5在其最冷区域(底部区域B)中经受约130℃的温度、其中心区域C经受约180℃的中间温度且其顶部区域H经受约200℃的温度的区域。
在分裂波的自维持传播之后，在转移之后获得SOI衬底(转移的组件5a)和施主衬底的剩余部分5b。对于转移的有用层3，获得了非常高的厚度均匀性(类似于图4的结果)。
应用于被转移的组件5a的精加工步骤包括化学清洗操作和至少一个高温平滑热处理。在完成这些步骤后，SOI衬底包括厚度为50nm的有用层3，其厚度的最终不均匀性约为0.45nm。应注意，相比较而言，有用层3在分裂后包括规则或不规则图案的SOI衬底可展现大于或等于0.7nm的最终厚度不均匀性。
当然，本发明不限于所描述的实现方式和示例，并且在不脱离由权利要求限定的本发明的范围的情况下，可以在其中引入变型实施方式。

Claims (9)

1.一种将有用层(3)转移到载体衬底(4)上的转移方法，所述转移方法包括以下步骤：
a)提供包括埋置弱化面(2)的施主衬底(1)，所述有用层(3)由所述施主衬底(1)的正面(1a)和所述埋置弱化面(2)来界定；
b)提供载体衬底(4)；
c)由所述施主衬底(1)的所述正面(1a)将所述施主衬底(1)沿接合界面(7)结合到所述载体衬底(4)以形成接合结构(5)；
d)对所述接合结构(5)进行退火，以对所述接合结构(5)施加弱化热预算并且使所述埋置弱化面(2)达到限定的弱化程度，所述退火达到最高保持温度；
e)通过对所述接合结构(5)施加应力来在所述埋置弱化面(2)中引发分裂波，所述分裂波以自维持的方式沿所述埋置弱化面(2)传播以造成所述有用层(3)转移到所述载体衬底(4)；
所述转移方法的特征在于：步骤e)中的所述引发发生在所述接合结构(5)正经历限定所述接合结构(5)的热区域和冷区域的热梯度、所述应力局部施加在所述冷区域中时，并且所述热区域经历的温度低于所述最高保持温度。
2.根据前一权利要求所述的转移方法，其中，所述热梯度被选择为在20℃至100℃之间，优选地在60℃至90℃之间，更优选地在约80℃。
3.根据前述权利要求中任一项所述的转移方法，其中，所述最高保持温度在300℃至600℃之间。
4.根据前述权利要求中任一项所述的转移方法，其中，步骤d)中的退火发生在热处理装置(20)中，并且步骤e)中的所述引发发生在当所述接合结构(5)离开所述热处理装置(20)时。
5.根据前一权利要求所述的转移方法，其中，所述热处理装置(20)是卧式或立式构造的烤箱，所述热处理装置(20)适用于批量处理多个接合结构(5)。
6.根据前述权利要求中任一项所述的转移方法，其中，步骤e)中的所述引发发生在当所述接合结构(5)的所述热区域达到150℃至250℃之间的温度时。
7.根据前述权利要求中任一项所述的转移方法，其中，所述弱化热预算在分裂热预算的40％到95％之间，所述分裂热预算导致在所述退火期间在所述埋置弱化面(2)中自发引发所述分裂波。
8.根据前述权利要求中任一项所述的转移方法，其中，通过在所述接合结构(5)的所述接合界面(7)处，在所述接合结构(5)的所述施主衬底(1)和所述载体衬底(4)各自的斜切边缘之间插入楔块(10)来在所述接合结构(5)的周边施加所述应力。
9.根据前述权利要求中任一项所述的转移方法，其中，所述施主衬底(1)和所述载体衬底(4)由单晶硅制成，并且其中，所述埋置弱化面(2)通过将轻物质离子注入到所述施主衬底(1)中而形成，所述轻物质选自氢和氦，或氢和氦的组合。
CN202080016748.4A 2019-03-15 2020-02-26 将有用层转移到载体衬底的方法 Pending CN113491004A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1902674A FR3093859B1 (fr) 2019-03-15 2019-03-15 Procédé de transfert d’une couche utile sur une substrat support
FR1902674 2019-03-15
PCT/FR2020/050369 WO2020188169A1 (fr) 2019-03-15 2020-02-26 Procede de transfert d'une couche utile sur une substrat support

Publications (1)

Publication Number Publication Date
CN113491004A true CN113491004A (zh) 2021-10-08

Family

ID=67384010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080016748.4A Pending CN113491004A (zh) 2019-03-15 2020-02-26 将有用层转移到载体衬底的方法

Country Status (9)

Country Link
US (1) US11876015B2 (zh)
EP (1) EP3939078A1 (zh)
JP (1) JP2022527048A (zh)
KR (1) KR20210134784A (zh)
CN (1) CN113491004A (zh)
FR (1) FR3093859B1 (zh)
SG (1) SG11202109921QA (zh)
TW (1) TWI824112B (zh)
WO (1) WO2020188169A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3134229B1 (fr) * 2022-04-01 2024-03-08 Commissariat Energie Atomique Procede de transfert d’une couche mince sur un substrat support

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2938120B1 (fr) * 2008-10-31 2011-04-08 Commissariat Energie Atomique Procede de formation d'une couche monocristalline dans le domaine micro-electronique
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
AU2013222069A1 (en) * 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile

Also Published As

Publication number Publication date
KR20210134784A (ko) 2021-11-10
FR3093859A1 (fr) 2020-09-18
WO2020188169A1 (fr) 2020-09-24
FR3093859B1 (fr) 2021-02-12
US11876015B2 (en) 2024-01-16
SG11202109921QA (en) 2021-10-28
US20220157650A1 (en) 2022-05-19
TWI824112B (zh) 2023-12-01
EP3939078A1 (fr) 2022-01-19
TW202036784A (zh) 2020-10-01
JP2022527048A (ja) 2022-05-30

Similar Documents

Publication Publication Date Title
US6969668B1 (en) Treatment method of film quality for the manufacture of substrates
US9202711B2 (en) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US7449394B2 (en) Atomic implantation and thermal treatment of a semiconductor layer
JP4855015B2 (ja) 二枚のウエハを結合する前の熱処理
JP4876068B2 (ja) スマートカット（登録商標）剥離後の熱処理方法
US6162705A (en) Controlled cleavage process and resulting device using beta annealing
JP4688408B2 (ja) 材料の二層を剥離する方法
US20060014363A1 (en) Thermal treatment of a semiconductor layer
JP5025957B2 (ja) 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
US6936523B2 (en) Two-stage annealing method for manufacturing semiconductor substrates
JP4855254B2 (ja) 両面を有するドナーウェハから半導体材料の薄層を形成するための方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
WO2008093193A1 (en) Process for fabricating a substrate of the silicon-on-insulator type
CN113491004A (zh) 将有用层转移到载体衬底的方法
CN113491005A (zh) 将有用层转移到载体衬底的方法
CN113574654A (zh) 将有用层转移到载体衬底的方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
TWI773852B (zh) 製備施體底材殘餘物之方法，從該方法獲得之底材，以及此種底材之應用
TW202335092A (zh) 用於將薄層移轉至載體底材之方法
TW202347608A (zh) 用於製作雙重絕緣體上半導體結構之方法
JP4949021B2 (ja) 改良された安定化アニール方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Didier Landrue

Inventor after: O. Kononchuk

Inventor after: Nadia Ben Mohammed

Inventor after: F. CORAS

Inventor before: Didier Landrue

Inventor before: O. Kononchuk

Inventor before: Nadia Ben Mohammed