KR19990030065A - Ｓｏｉ 웨이퍼 제조방법 및 그 방법에 의해 제조된 ｓｏｉ 웨이퍼 - Google Patents

Ｓｏｉ 웨이퍼 제조방법 및 그 방법에 의해 제조된 ｓｏｉ 웨이퍼 Download PDF

Info

Publication number
KR19990030065A
KR19990030065A KR1019980039446A KR19980039446A KR19990030065A KR 19990030065 A KR19990030065 A KR 19990030065A KR 1019980039446 A KR1019980039446 A KR 1019980039446A KR 19980039446 A KR19980039446 A KR 19980039446A KR 19990030065 A KR19990030065 A KR 19990030065A
Authority
KR
South Korea
Prior art keywords
wafer
soi
soi wafer
layer
implanted
Prior art date
Application number
KR1019980039446A
Other languages
English (en)
Other versions
KR100562437B1 (ko
Inventor
히로지 아가
키요시 미타니
유끼오 이나즈끼
Original Assignee
와다 다다시
신에쯔 한도타이 컴파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쯔 한도타이 컴파니 리미티드 filed Critical 와다 다다시
Publication of KR19990030065A publication Critical patent/KR19990030065A/ko
Application granted granted Critical
Publication of KR100562437B1 publication Critical patent/KR100562437B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

SOI 웨이퍼 제조법에서, 2개의 실리콘 웨이퍼중 최소 하나의 표면에 산화막이 형성되고; 웨이퍼내에 미소 기포층(봉입층(enclosed layer))을 형성하기 위하여 2개의 실리콘 웨이퍼중 하나의 상부 표면에 수소 이온 또는 희유 기체 이온이 주입되며; 이온-주입된 표면이 산화막을 통해 다른 실리콘 웨이퍼의 표면과 밀착되도록 이온-주입된 실리콘 웨이퍼는 다른 실리콘 웨이퍼위에 겹쳐지며; 박막을 형성하기 위하여, 미소 기포층을 박리면으로 사용하면서 이온-주입된 웨이퍼의 일부를 박리하기 위하여 열처리를 수행함으로써 SOI 웨이퍼를 얻는다. 상기 방법에서, 이렇게 얻은 SOI 웨이퍼의 박리된 표면의 결함층(defect layer)은 기체상 에칭을 통하여 200 nm 이상의 깊이로 제거한 다음, 경면 연마(mirror polishing)가 수행된다. 따라서, 얻어진 SOI 웨이퍼는 매우 낮은 수준의 결함을 가지며 높은 두께 균일도를 갖는다.

Description

ＳＯＩ 웨이퍼 제조 방법 및 그 방법에 의해 제조된 ＳＯＩ 웨이퍼
본 발명은 이온-주입된 웨이퍼를 다른 웨이퍼에 결합하고, 그 이온-주입된 웨이퍼의 일부를 박리함으로써 SOI 웨이퍼를 얻는 방법(스마트-컷(smart-cut) 방법)에 따라 제조된 SOI(silicon on insulator) 구조를 갖는 웨이퍼의 표면 처리에 관한 것이다.
종래에는, SOI 구조를 갖는 웨이퍼를 제조하는 방법으로 2가지 방법이 널리 알려져 있다. 한 가지 방법은 산소 이온을 고농도로 실리콘 단결정내에 주입시킨 다음, 산화막을 형성하기 위하여, 고온에서 열처리를 수행하는 SIMOX(separation by implanted oxygen)이다. 다른 방법은 2개의 거울-연마된 실리콘 웨이퍼를 접착제를 사용하지 않고 함께 결합한 다음, 웨이퍼중 하나를 박막화하는 방법이다.
SIMOX 방법에서, 소자 활성 영역이 되는 SOI층의 두께는 산소 이온 주입시 가속 전압 조정을 통해 결정하고 제어할 수 있다. 따라서, SIMOX방법은 높은 두께 균일성(이하 두께 균일성(thickness uniformity)라 함)을 갖는 얇은 SOI층을 쉽게 형성할 수 있는 잇점을 갖는다. 그러나, SIMOX법은 매립된 산화막의 신뢰성, SOI층의 결정화도, 및 1300℃ 이상의 온도에서의 열처리 필요성 등에 관해 많은 문제점들을 갖는다.
한편, 웨이퍼 결합법에서는, 2개의 거울-연마된 실리콘 단결정 웨이퍼중 최소 하나에 산화막을 형성하고, 접착제를 사용하지 않고 함께 결합한 다음 결합을 강화하기 위하여 열처리(전형적으로 1100 ~ 1200℃에서)시키며; 이어서, 웨이퍼를 박막화하기 위해 웨이퍼중 하나를 연삭하거나 습식 에칭시킨후, 그 표면을 거울-연마하여 SOI 층을 형성한다. 따라서, 매립된 산화막의 신뢰성이 높으며, SOI 층의 결정성이 좋다. 그러나, 박막이 기계적 가공 방법으로 형성되기 때문에, 결과물인 SOI 층의 두께 및 그 균일성에 한계가 있다.
웨이퍼 결합법에서는, 실리콘 웨이퍼가 함께 결합될 뿐 아니라, SOI 층을 형성하기 위하여, 실리콘 웨이퍼가 SiO2, SiC, Al2O3등의 절연 웨이퍼에 직접적으로 결합될 수 있다.
최근, 대중의 관심은 새로운 SOI 웨이퍼 제조 방법에 집중되어 왔다; 즉, 이온-주입된 웨이퍼를 다른 웨이퍼에 결합하고 그 이온-주입된 웨이퍼의 일부를 박리함으로써 SOI 웨이퍼를 얻는 소위 스마트-컷 방법이다. 이 방법에서는, 2개의 실리콘 웨이퍼중 최소 하나의 표면에 산화막을 형성하고; 웨이퍼내에 미세 기포층(봉입층)을 형성하기 위하여 2개의 실리콘 웨이퍼중 하나의 표면으로 수소 이온 또는 희유 기체 이온들을 주입하고; 이온-주입된 표면이 산화막을 통하여 다른 실리콘 웨이퍼과 밀착하도록 이온 주입된 실리콘 웨이퍼를 다른 실리콘 웨이퍼에 겹치며; 박막을 형성하기 위하여, 미세 기포층을 박리면으로 사용하면서 이온-주입된 웨이퍼의 일부를 박리하기 위하여 열처리를 수행하고; 열처리를 다시 수행하여 박막과 다른 웨이퍼를 견고하게 결합함으로써 SOI 웨이퍼를 얻는다(일본 특허 공개 제 5-211128 참조). 또한, 이 방법에서는, 박리의 결과로 형성된 표면(이하 박리면(delaminated surface)이라 한다)은 거울형 표면을 가지기 때문에, SOI 층이 높은 두께 균일성을 갖는 SOI 웨이퍼를 비교적 쉽게 얻는다.
상기 방법의 최종 단계에서는, 표면 거칠기를 감소시키고 결함층을 제거하기 위하여, 터치 연마(touch polishing)라 부르는, 극소량의 스톡(stock) 제거용 경면 연마(70 ~ 100nm)를 직접 행한다.
그러나, H. Gassel 등(J.Electrochem. Soc., 140, pp 1713, 1993)에 의해 개시된 4단계 Secco-에칭에 따라 아직 터치 연마하지 않은 SOI 층을 평가하면, SOI 층에서의 결정 결함층의 두께는 약 200nm인 것으로 발견되었다. 결함층은 수소 이온 주입시 발생된 변형 및 손상에 기인한 것으로 생각된다.
이러한 결함층은 터치 연마에 의해 제거된 스톡의 양이 200nm 이상으로 증가되면 제거될 수 있다. 그러나, 이러한 경우, 웨이퍼 전체 표면에 걸친 스톡 제거의 균일성이 저하되어, SOI 층의 두께 변화가 증대되는 결과를 낳는다. 특히 SOI 층의 두께가 작을 경우, 두께 변화 증대는 반도체 소자에 큰 역효과를 일으켜서 제품 가치가 손실되는 결과를 낳는다.
본 발명은 상기한 문제점들을 감안하여 이루어졌다. 본 발명의 목적은 이온-주입된 웨이퍼를 다른 웨이퍼와 결합시키고 그 이온-주입된 웨이퍼의 일부를 박리함으로써 SOI 웨이퍼를 얻는 방법을 통해 얻은 박리된 표면속에 깊이 존재하는 결정 결함층을 확실히 제거함으로써, 양호한 두께 균일성 및 높은 결정성을 갖는 SOI 웨이퍼를 비교적 용이하게 비교적 저비용으로 제조하는 방법을 제공하는 것이다.
도 1은 이온-주입된 웨이퍼를 다른 웨이퍼에 결합하고 이온-주입된 웨이퍼의 일부를 박리함으로써 SOI 웨이퍼를 얻는 SOI-웨이퍼 제조 방법의 예를 나타내는 흐름도이다.
도 2A 및 2B는 PACE(plasma assisted chemical etching) 방법에 의해 수행되는 증기상 에칭 방법을 나타내는 개략도이며, 여기서 도 2A는 사시도이며, 도 2B는 단면도이다.
도 3은 도 1에 나타난 방법에 의해 제조된 SOI 웨이퍼의 박리된 표면에서의 결정 결함층과 결함 피트(pits) 밀도와의 관계를 나타내는 그래프이다.
상기 목적을 달성하기 위하여, 본 발명은 2개의 실리콘 웨이퍼중 최소 하나의 표면에 산화막을 형성하고; 웨이퍼내에 미소 기포층(봉입층)을 형성하기 위하여 2개의 실리콘 웨이퍼중 하나의 상부 표면으로 수소 이온 또는 희유 기체 이온들을 주입시키며; 이온-주입된 표면이 산화막을 통하여 다른 실리콘 웨이퍼의 표면과 밀착하도록 이온-주입된 실리콘 웨이퍼를 다른 실리콘 웨이퍼위에 겹치고; 박막을 형성하기 위하여, 미소 기포층을 박리면으로 사용하면서, 이온-주입된 웨이퍼의 일부를 박리하기 위하여 열처리를 수행함으로써 SOI 웨이퍼를 얻으며, 이렇게 얻은 SOI 웨이퍼의 박리된 표면의 결함층을 기체상 에칭을 통하여 제거하는, SOI 웨이퍼 제조 방법을 제공한다.
상기한 바와 같이, 이온-주입된 웨이퍼가 다른 웨이퍼에 결합하고 이온-주입된 웨이퍼의 일부가 박리됨으로써 SOI 웨이퍼를 얻는 방법에 따라 SOI 웨이퍼를 재조할 경우, SOI 웨이퍼의 박리면에 두꺼운 결정 결함층이 형성된다. 이와같은 결함층을 제거하는데 증기상 에칭(vapor-phase etching)이 효과적이다. 증기상 에칭을 통하여, 다량의 스톡이 제거되는 경우에도, SOI 층의 두께를 균일하게 하면서 결정 결함층을 제거할 수 있다.
본 발명은 또한 웨이퍼내에 미소 기포층(봉입층)을 형성하기 위하여 수소 이온 또는 희유 기체 이온들을 실리콘 웨이퍼의 상부 표면으로 주입시키며; 이온-주입된 표면이 절연성 웨이퍼와 밀착하도록 이온-주입된 웨이퍼를 절연성 웨이퍼상에 겹치게 하고; 박막을 형성하기 위하여, 미세 기포층을 박리 평면으로 사용하면서, 이온 주입된 웨이퍼의 일부를 박리하기 위하여 열처리를 수행함으로써 SOI 웨이퍼를 얻으며, 이렇게 얻은 SOI 웨이퍼의 박리면에서의 결함층은 증기상 에칭을 통하여 제거하는 SOI 웨이퍼 제조방법을 제공한다.
상기한 바와 같이, 이온-주입된 웨이퍼를 다른 웨이퍼에 결합하고, 그 이온-주입된 웨이퍼의 일부를 박리함으로써 SOI 웨이퍼를 얻는 방법은 실리콘 웨이퍼가 함께 결합되는 경우 뿐 아니라, 실리콘 웨이퍼가 SiO2, SiC, Al2O3등의 절연체 웨이퍼에 직접 결합되는 경우에도 적용할 수 있다.
바람직하게는, 결함층은 증기상 에칭에 의해 200 nm 이상의 깊이까지 제거되는 것이 좋다.
결합층이 200 nm 이상의 깊이로 제거되면, 결함층은 확실하게 제거될 수 있다. 따라서, SOI층이 균일한 두께를 갖는 SOI 웨이퍼를 제조하는 것이 가능하게 된다.
바람직하게는, 증기상 에칭에 의해 처리된 표면은 그후 경면 연마 처리된 다.
결정 결함층이 증기상 에칭을 이용한 표면처리를 통하여 확실하게 제거된다 하더라도, 표면 처리동안 헤이즈(HAZE)라 하는 표면 거칠기가 새로 발생된다. 그러나, 이러한 표면 거칠기는, 필요하다면, 경면 연마, 또는 보다 바람직하게는 터치 연마를 통해 제거될 수 있다.
본 발명의 방법은 이온-주입된 웨이퍼를 다른 웨이퍼에 결합하고, 그 이온 주입된 웨이퍼의 일부를 박리함으로써 SOI 웨이퍼를 얻는 방법으로 제조된 SOI 웨이퍼의 박리된 표면에 있는 결정 결함층을 제거할 수 있도록 한다. 따라서, 아주 낮은 수준의 결함과 양호한 두께 균일성을 갖는 SOI 층을 갖는 SOI 웨이퍼를 얻을 수 있다.
상기한 바와 같이, 본 발명에서는, 이온-주입된 웨이퍼를 다른 웨이퍼에 결합하고 그 이온-주입된 웨이퍼의 일부를 박리함으로써 SOI 웨이퍼를 얻는 방법에 의해 제조된 SOI 웨이퍼의 SOI 층의 표면의 결정 결함층을 제거하기 위하여 증기상 에칭을 수행한다. 따라서, SOI 층의 막두께는 균일하게 만들어질 수 있다. 또한, SOI 층의 표면 거칠기를 감소시키기 위하여 거울 연마를 추가적으로 수행할 경우, 균일한 두께, 감소된 표면 거칠기, 아주 낮은 수준의 결함 및 높은 결정성의 SOI 층을 갖는 SOI 웨이퍼를 비교적 용이하고 싼 비용으로 제조하는 것이 가능하게 된다.
이하 본 발명의 실시예를 도면을 참조로 하여 기술한다. 그러나, 본 발명은 이에 한정되는 것은 아니다.
본 발명에 대한 기술은 2개의 실리콘 웨이퍼가 함꼐 결합되는 경우에 초점을 맞춘다.
도 1은 이온-주입된 웨이퍼를 다른 웨이퍼에 결합하고 그 이온-주입된 웨이퍼의 일부를 박리함으로써 SOI 웨이퍼를 얻으며, 부가적으로 증기상 에칭 단계(vapor-phase etching step)와 터치 연마 단계(touch polishing step)를 포함하는 SOI-웨이퍼 제조 방법을 나타내는 공정도이다. 이 방법은 공정 단계의 순서가 서로 다른 2개의 다른 방법(방법 A 와 방법 B)으로 수행될 수 있다. 먼저, 방법 A를 기술한다.
방법 A의 단계 1에서는, 소자 사양에 맞는 2개의 경면-연마된 실리콘웨이퍼 20 및 21을 제조한다.
방법 A의 단계 2에서는, 웨이퍼중 최소 하나(이 경우에는 웨이퍼 20)를 열산화시켜 이들의 표면에 약 0.1 ~ 2.0μm의 두께는 갖는 산화막 30을 형성한다.
방법 A의 단계 3에서는, 다른 실리콘 웨이퍼 21의 한 표면에 수소 이온 또는 희유 기체 이온들을 주입시켜 이온 주입의 평균 깊이에 상응하는 위치의 표면에 평행하게 신장하는 미소 기포층(봉입층)40을 웨이퍼내에 형성한다. 주입 온도는 25 ~ 450℃가 바람직하다.
방법 A의 단계 4에서는, 이온-주입된 표면이 웨이퍼 20의 산화막 30과 밀착하도록 이온-주입된 웨이퍼 21을 다른 웨이퍼 20에 겹친다. 청정 분위하에 실온에서 2개의 웨이퍼의 표면이 서로 밀착할 경우, 웨이퍼들은 접착제 등을 사용하지 않고 서로 부착한다.
단계 5에서는, 봉입층 40을 박리면으로 사용하면서, 상부 웨이퍼부 28이 하부 SOI 웨이퍼 10(SOI 층25, 매립 산화층 26, 및 기판 웨이퍼 27로 구성됨) 으로부터 박리되는 박리용 열처리가 수행된다. 즉, 비활성 기체 분위기하에 약 500℃ 이상의 온도에서 열처리가 수행되면 결정 재배열 및 기포 응집이 발생하여 하부 SOI 웨이퍼로부터 상부 웨이퍼부를 박리시킨다. 그 후 박리된 상부 웨이퍼부 28이 제거된다.
단계 6에서는, 단계 4에서 부여된 결합력은 소자 공정용으로는 너무 낮기 때문에, 결합력을 충분한 수준으로 증가시키기 위하여 상기 단계 4에서 서로 밀착하도록 한 웨이퍼들에 열처리를 가한다. 바람직하게는, 이 열처리는 비활성 기체 분위기하에서 1050 ~ 1200℃에서 30분 ~ 2시간동안 수행한다.
대안으로서, 단계 5에서 박리된 상부 웨이퍼부 28이 하부 SOI 웨이퍼로부터 제거되지 않도록, 단계 5에서의 박리를 위한 열처리 및 단계 6에서의 결합을 위한 열처리를 연속적으로 수행할 수 있다. 대안으로, 단계 5 및 6을 위해 단일 열처리를 수행할 수도 있다.
단계 7에서는, 증기상 에칭을 통하여, SOI 층 25의 표면인 박리면 50의 결정 결함층을 제거하고 SOI층 25의 두께를 균일하게 만든다. 이 단계는 도 2A와 2B에 나타난 바와 같이, 증기상 에칭을 수행하기 위하여 RF 플라즈마 16이 공동 12내에서 국부적으로 발생되는 PACE 방법을 사용하는 것이 바람직하다. 상기한 단계 5-6-7의 순서는 5-7-6으로 변경할 수 있다.
PACE 방법은 건식 에칭의 한가지 형태이다. 먼저, SOI 웨이퍼 10의 SOI층의 두께 분포를 측정한다. 공동 12가 SOI 웨이퍼 10 상에서 이동될 때, 공동 12의 이동 속도는 두께 분포에 따라 조절되므로, 각 부분이 플라즈마 16에 노출되는 동안의 시간이 조절된다. 결과로서, 표면에서의 에칭 제거량이 조절되므로, SOI층의 표면 결합층이 제거되면서, SOI 웨이퍼 10의 SOI 충의 두께가 균일하게 만들어진다. 플라즈마 16은 RF 전압을 RF 전원 15로부터 SOI 웨이퍼 10의 위아래에 위치한 전극 13 및 14에 인가함으로써 공동 12내에 국부적으로 발생된다. 공동 12는 SOI 웨이퍼 10상에서 자유롭게 이동할 수 있도록 지지된다.
본 발명은 SOI 층 25의 표면인 박리면 50의 결정 결함층을 제거하고, SOI층 25의 두께를 균일하게 만들기 위하여 증기상 에칭 단계를 수행하는 PACE 방법을 사용할 뿐 아니라 이 PACE 방법의 여러 조건을 주의깊게 결정함으로써 성취되었다.
특히, 기체상 에칭은 200 nm 이상의 깊이까지 수행되는 것이 바람직하다. 따라서, 이온 주입에 의해 유도된 표면 결함, 표면 손상 등은 확실하게 제거할 수 있다.
기체상 에칭은 다량의 스톡이 제거되는 경우에도, SOI층의 두께 균일성을 감소시키지 않고, 결정 결함층을 제거하고 두께 균일성을 향상시킬 수 있다는 것이 확인되었다.
단계 8은 단계 7에서의 증기상 에칭 동안 발생된 표면 헤이즈를 제거하기 위한 터치 연마 단계이다. 필요하다면, 기체상-에칭된 표면은 5 ~ 15 nm로, 바람직하게는 약 10 nm로 경면-연마된다.
상기한 방법에 의해, 높은 두께 균일성을 갖는 SOI층 25를 갖는 고품질의 SOI 웨이퍼 10이 제조된다.
이하 방법 B에 의한 SOI 웨이퍼 제조 방법을 기술한다. 방법 B의 단계 1에서는, 소자 사양에 적합한 2개의 경면-연마된 실리콘 웨이퍼 22 및 23을 제조한다. 방법 B의 단계 2에서는, 웨이퍼중 최소 하나(이 경우에는 웨이퍼 23)를 열산화시켜 이들의 표면에 약 0.1 ~ 2.0μm의 두께를 갖는 산화막 31을 형성한다. 방법 B의 단계 3에서는, 수소 이온 또는 희유 기체 이온들을 웨이퍼 23의 산화막 31로 주입시켜 웨이퍼내에 이온 주입의 평균 깊이에 상응하는 위치에서 표면에 평행하게 신장하는 미세 기포층(내포층) 41을 형성한다. 주입 온도는 25 ~ 450℃가 바람직하다. 방법 B의 단계 4에서는, 웨이퍼 23의 이온-주입된 표면 또는 산화막 31이 실리콘 웨이퍼 22의 표면과 밀착하도록 이온-주입된 웨이퍼 23을 실리콘 웨이퍼 22상에 겹친다. 청정 분위기하의 실온에서 두 웨이퍼의 표면들이 서로 접촉될 경우, 웨이퍼들은 접착제 등을 사용하지 않고 서로 접착된다.
이어서, 단계 5 ~ 8에서는, 방법 A에서와 동일한 처리 방법들을 수행함으로써 결정 결합없이 균일한 두께를 갖는 SOI 층을 갖는 SOI 웨이퍼를 얻는다.
실시예
다음으로, 본 발명을 실시예에 의해 기술한다. 그러나, 본 발명은 이에 한정되지는 않는다.
(실시예)
지름 150mm를 갖는 28개의 경면-연마된 실리콘 웨이퍼들(전도형 : p형; 비저항: 10Ω·cm)을 제조하였다. 이들 웨이퍼들을 도 1에 나타낸 방법 B의 단계 1 ~ 6에 의해 처리함으로써 두께 870nm를 갖는 SOI층을 갖는 14개의 SOI 웨이퍼들을 얻었다. 이 방법에 사용된 주요 공정 조건들은 다음과 같다:
a) 매립된 산화막의 두께 : 400 nm;
b) 수소 주입 조건 : H+이온, 주입 에너지: 150 keV, 주입량: 8 x 1016/cm2; c) 박리용 열처리 조건 : N2기체 분위기하, 500℃에서 30분간; 및
d) 결합용 열처리 조건 : N2기체 분위기하, 1100℃에서 2시간.
이와같이 제조된 SOI 웨이퍼들중, 12개의 SOI 웨이퍼들을 SOI층이 90nm, 140nm, 190nm, 290nm, 490nm 또는 680nm(6 종류)의 깊이로 에칭되도록 PACE 방법에 따라 2개를 한 번에 증기상 에칭 처리하였다. 이어서, 각 SOI 층의 표면에서 결함 피트의 밀도(이하 결함 피트 밀도라 함)를 측정하기 위하여 4-단계 Secco-에칭에 따라 선택적인 에칭을 수행하였다. 그 측정 결과를 도 3에 나타내었다. 도 3에서, 가로축은 SOI층의 스톡 제거 두께를 나타내며, 세로축은 결함 피트 밀도를 나타낸다. 도 3은 SOI 층이 동일한 깊이로 제거된 2개의 웨이퍼의 평균 값을 나타낸다. 비교를 위해, 기체상 에칭 처리를 하지 않은 2개의 남아있는 웨이퍼들을 4단계 Secco-에칭법에 따라 그 결함 피트 밀도에 대해 평가하였다. 평가 결과를 역시 도 3에 나타내었다.
도 3에서 명확하게 나타난 바와 같이, SOI층의 스톡 제거량이 약 200nm까지 증가함에 따라, 결함 피트의 밀도는 급격히 감소한다; 그러나, SOI 층의 스톡 제거량이 200nm 이상으로 증가하면, 밀도는 실제로 변하지 않고 낮은 수준으로 남아있다. 따라서, 결함층이 최소한 200nm의 깊이로 에칭되면, 극도로 낮은 수준의 결함을 갖는 SOI층을 갖는 SOI 웨이퍼를 얻는다.
본 발명은 상기 실시예에 한정되지 않는다. 상기 실시예는 단순한 예이며, 청구항에 기술된 것과 실제로 동일한 구조를 가지며 유사한 작용과 효과를 제공하는 것들은 본 발명의 범위에 포함된다.
예를들어, 위에서 가술한 것들은 2개의 실리콘 웨이퍼들이 결합되어 SOI 웨이퍼를 얻는 경우에 촛점을 두었다. 그러나, 본 발명은 상기 실시예에 한정되지 않는다. 예를들어, 본 발명은 실리콘 웨이퍼가 절연체 웨이퍼에 결합되는 경우; 이온-주입된 웨이퍼가 이들에 결합되는 경우; 및 이온-주입된 웨이퍼의 일부가 박리되어 SOI 웨이퍼를 얻는 경우에 적용가능한 것이다.
상기한 바와 같이, 본 발명의 방법에 의하면 고도의 두께 균일성과 높은 결정성 및 흠결 수준이 극도로 낮은 얇은 SOI층을 갖는 SOI 웨이퍼를 제공할 수 있다.

Claims (16)

  1. 2개의 실리콘 웨이퍼중 최소 하나의 표면에 산화막을 형성하는 단계;
    웨이퍼내에 미소 기포층(봉입층)을 형성하기 위해 2개의 실리콘 웨이퍼중 하나의 상부 표면에 수소 이온 또는 희유 기체 이온을 주입하는 단계;
    이온 주입된 표면이 산화막을 통해 다른 실리콘 웨이퍼와 밀착하도록 이온-주입된 실리콘 웨이퍼를 다른 실리콘 웨이퍼상에 겹치는 단계;
    박막을 형성하기 위하여, 미소 기포층을 박리면으로 사용하면서, 이온-주입된 웨이퍼의 일부를 박리하기 위하여 열처리를 수행함으로써 SOI 웨이퍼를 얻는 단계;
    를 포함하여 이루어지며,
    이렇게 얻은 SOI 웨이퍼의 박리면에서의 결함층을 증기상 에칭을 통해 제거하는 SOI 웨이퍼 제조 방법.
  2. 웨이퍼내에 미소 기포층(봉입층)을 형성하기 위하여 실리콘 웨이퍼의 상부 표면에 수소 이온 또는 희유 기체 이온들을 주입하는 단계;
    이온-주입된 표면이 절연성 웨이퍼와 밀착하도록 이온-주입된 웨이퍼를 절연체 웨이퍼 위에 겹치는 단계; 및
    박막을 형성하기 위하여, 미소 기포층을 박리면으로 사용하면서, 이온-주입된 웨이퍼의 일부를 박리하기 위하여 열처리를 수행하는 단계;
    를 포함하여 이루어지며,
    이렇게-얻은 SOI 웨이퍼의 박리면의 결함층을 증기상 에칭을 통해 제거하는 SOI 웨이퍼 제조 방법.
  3. 제1항에 있어서, 상기 결함층은 증기상 에칭에 의해 200nm 이상의 깊이로 식각됨을 특징으로 하는 SOI 웨이퍼 제조 방법.
  4. 제2항에 있어서, 상기 결함층은 증기상 에칭에 의해 200nm 이상의 깊이로 에칭됨을 특징으로 하는 SOI 웨이퍼 제조 방법.
  5. 제1항에 있어서, 상기 증기상 에칭에 의해 처리된 표면은 나아가 경면 연마(mirror polishing) 처리됨을 특징으로 하는 SOI 웨이퍼 제조 방법.
  6. 제2항에 있어서, 상기 증기상 에칭에 의해 처리된 표면은 나아가 경면 연마 처리함을 특징으로 하는 SOI 웨이퍼 제조 방법.
  7. 제3항에 있어서, 상기 증기상 에칭에 의해 처리된 표면은 나아가 경면 연마로 처리함을 특징으로 하는 SOI 웨이퍼 제조 방법.
  8. 제4항에 있어서, 상기 증기상 에칭에 의해 처리된 표면은 나아가 경면 연마 처리함을 특징으로 하는 SOI 웨이퍼 제조 방법.
  9. 제1항의 방법에 따라 제조된 SOI 웨이퍼.
  10. 제2항의 방법에 따라 제조된 SOI 웨이퍼.
  11. 제3항의 방법에 따라 제조된 SOI 웨이퍼.
  12. 제4항의 방법에 따라 제조된 SOI 웨이퍼.
  13. 제5항의 방법에 따라 제조된 SOI 웨이퍼.
  14. 제6항의 방법에 따라 제조된 SOI 웨이퍼.
  15. 제7항의 방법에 따라 제조된 SOI 웨이퍼.
  16. 제8항의 방법에 따라 제조된 SOI 웨이퍼.
KR1019980039446A 1997-09-26 1998-09-23 Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼 KR100562437B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27987897A JP3324469B2 (ja) 1997-09-26 1997-09-26 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP9-279878 1997-09-26

Publications (2)

Publication Number Publication Date
KR19990030065A true KR19990030065A (ko) 1999-04-26
KR100562437B1 KR100562437B1 (ko) 2006-07-03

Family

ID=17617205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039446A KR100562437B1 (ko) 1997-09-26 1998-09-23 Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼

Country Status (4)

Country Link
US (1) US6140210A (ko)
EP (1) EP0905767A1 (ko)
JP (1) JP3324469B2 (ko)
KR (1) KR100562437B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473855B1 (ko) * 2002-09-12 2005-03-10 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
KR100691310B1 (ko) * 2004-04-06 2007-03-12 박재근 유기 ｅｌ 디스플레이 및 그 제조 방법
KR100693881B1 (ko) * 2002-09-25 2007-03-13 샤프 가부시키가이샤 반도체 장치, 표시 장치 및 반도체 장치의 제조 방법
KR100733111B1 (ko) * 1999-08-27 2007-06-27 신에쯔 한도타이 가부시키가이샤 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
WO2009114569A2 (en) * 2008-03-11 2009-09-17 Varian Semiconductor Equipment Associates Cooled cleaving implant
KR20100085840A (ko) * 2009-01-21 2010-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US20050124142A1 (en) * 1998-12-31 2005-06-09 Bower Robert W. Transposed split of ion cut materials
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6881644B2 (en) 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
US6362075B1 (en) * 1999-06-30 2002-03-26 Harris Corporation Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2001189288A (ja) * 1999-12-20 2001-07-10 Ind Technol Res Inst イオン注入利用の基板ダイシング法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6326285B1 (en) 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
US7094667B1 (en) 2000-12-28 2006-08-22 Bower Robert W Smooth thin film layers produced by low temperature hydrogen ion cut
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
AU2002337297A1 (en) * 2001-10-23 2003-05-06 Cambridge Semiconductor Limited Lateral semiconductor-on-insulator structure and corresponding manufacturing methods
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
US6794227B2 (en) 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
JP2004228150A (ja) * 2003-01-20 2004-08-12 Canon Inc エッチング方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
FR2858460B1 (fr) * 2003-07-30 2005-10-14 Soitec Silicon On Insulator Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures
US6833195B1 (en) * 2003-08-13 2004-12-21 Intel Corporation Low temperature germanium transfer
KR100898649B1 (ko) 2004-05-28 2009-05-22 가부시키가이샤 섬코 Ｓｏｉ기판 및 그 제조방법
JP4407384B2 (ja) 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
US7560361B2 (en) * 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
EP1806769B1 (en) * 2004-09-13 2013-11-06 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
TWI401749B (zh) * 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
CN100487885C (zh) * 2005-07-29 2009-05-13 上海新傲科技有限公司 一种绝缘体上硅的制作方法
US7675670B2 (en) 2005-10-28 2010-03-09 Miradia Inc. Fabrication of a high fill ratio silicon spatial light modulator
US7522330B2 (en) * 2005-10-28 2009-04-21 Miradia Inc. High fill ratio silicon spatial light modulator
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US7312154B2 (en) 2005-12-20 2007-12-25 Corning Incorporated Method of polishing a semiconductor-on-insulator structure
CN101401195B (zh) * 2006-03-28 2010-11-03 夏普株式会社 半导体元件的转印方法和半导体装置的制造方法以及半导体装置
DE102006015076B4 (de) * 2006-03-31 2014-03-20 Advanced Micro Devices, Inc. Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
JP2007317988A (ja) 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
TWI437696B (zh) * 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
US8101500B2 (en) 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
TWI442478B (zh) * 2008-03-05 2014-06-21 Sumco Corp 矽基板及其製造方法
JP2009212354A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP5411438B2 (ja) * 2008-03-18 2014-02-12 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
JP2010153809A (ja) * 2008-11-26 2010-07-08 Sumco Corp シリコンウェーハの表面に形成された所定の膜厚を有する層の膜厚分布を均一化する処理方法及びシリコンウェーハの厚み分布を均一化する処理方法
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4784641B2 (ja) 2008-12-23 2011-10-05 株式会社デンソー 半導体装置およびその製造方法
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
JP5619474B2 (ja) * 2009-05-26 2014-11-05 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5688709B2 (ja) * 2010-09-24 2015-03-25 国立大学法人東京農工大学 薄膜半導体基板の製造方法
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
CN103560106B (zh) * 2013-11-22 2017-01-18 上海新傲科技股份有限公司 低翘曲度的半导体衬底的制备方法
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
DE102014118017A1 (de) * 2014-12-05 2016-06-09 Ev Group E. Thallner Gmbh Substratstapelhalterung, Container und Verfahren zur Trennung eines Substratstapels

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2801704B2 (ja) * 1989-12-11 1998-09-21 株式会社東芝 半導体基板の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH08191138A (ja) * 1995-01-10 1996-07-23 Sony Corp Ｓｏｉ基板の製造方法
JPH0922993A (ja) * 1995-07-06 1997-01-21 Toshiba Ceramics Co Ltd Ｓｏｉウエハ及びその製造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733111B1 (ko) * 1999-08-27 2007-06-27 신에쯔 한도타이 가부시키가이샤 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
KR100473855B1 (ko) * 2002-09-12 2005-03-10 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
KR100693881B1 (ko) * 2002-09-25 2007-03-13 샤프 가부시키가이샤 반도체 장치, 표시 장치 및 반도체 장치의 제조 방법
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
KR100691310B1 (ko) * 2004-04-06 2007-03-12 박재근 유기 ｅｌ 디스플레이 및 그 제조 방법
WO2009114569A2 (en) * 2008-03-11 2009-09-17 Varian Semiconductor Equipment Associates Cooled cleaving implant
WO2009114569A3 (en) * 2008-03-11 2009-11-12 Varian Semiconductor Equipment Associates Cooled cleaving implant
US8329260B2 (en) 2008-03-11 2012-12-11 Varian Semiconductor Equipment Associates, Inc. Cooled cleaving implant
KR20100085840A (ko) * 2009-01-21 2010-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
KR100562437B1 (ko) 2006-07-03
JPH11102848A (ja) 1999-04-13
US6140210A (en) 2000-10-31
JP3324469B2 (ja) 2002-09-17
EP0905767A1 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
KR100562437B1 (ko) Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
US6992025B2 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
KR100614120B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
KR100688629B1 (ko) Ｓｏｉ웨이퍼 및 그 제조방법
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
JP2000294754A (ja) 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
US20050218111A1 (en) Methods for preparing a bonding surface of a semiconductor wafer
KR20080106038A (ko) Ｓｏｉ 웨이퍼의 제조 방법
JPH11297583A (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US6239004B1 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
KR20070055382A (ko) 접합웨이퍼의 제조방법
JP2013175787A (ja) 多層結晶構造体の製造方法
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH05235007A (ja) 半導体基板の製造方法
JP2000030993A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
KR100898534B1 (ko) 접합 웨이퍼 및 접합 웨이퍼의 제조 방법
JP2000196048A (ja) Ｓｏｉウェ―ハの製造方法
KR19980039476A (ko) 절연막의 표면처리방법 및 이를 이용한 에스오아이 웨이퍼의 제조방법
JPS6224641A (ja) 埋込誘電体層を有する半導体基板の製造方法
JPH03265154A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee