JP2012069927A - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2012069927A
JP2012069927A JP2011180526A JP2011180526A JP2012069927A JP 2012069927 A JP2012069927 A JP 2012069927A JP 2011180526 A JP2011180526 A JP 2011180526A JP 2011180526 A JP2011180526 A JP 2011180526A JP 2012069927 A JP2012069927 A JP 2012069927A
Authority
JP
Japan
Prior art keywords
substrate
base substrate
semiconductor
bonding
heated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011180526A
Other languages
English (en)
Other versions
JP2012069927A5 (ja
Inventor
Yoshihiro Komatsu
良寛 小松
Tomoaki Moriwaka
智昭 森若
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011180526A priority Critical patent/JP2012069927A/ja
Publication of JP2012069927A publication Critical patent/JP2012069927A/ja
Publication of JP2012069927A5 publication Critical patent/JP2012069927A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】貼り合わせ不良を十分に低減できるＳＯＩ基板を提供する。
【解決手段】半導体基板に絶縁層を形成し、絶縁層が形成された半導体基板にイオンを照射することにより脆化領域を形成し、ベース基板を加熱することで、ベース基板表面に付着した水分量を低減し、加熱されたベース基板と、脆化領域が形成された半導体基板と、を対向して接触させることにより貼り合わせ、貼り合わされたベース基板と半導体基板とを加熱して、脆化領域において分離させることにより、ベース基板上に半導体層を形成するＳＯＩ基板の作製方法。これにより、貼り合わせ不良を十分に低減できるＳＯＩ基板を提供することができる。
【選択図】図１

Description

ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板およびその作製方法、ならびに該基板を用いた半導体装置およびその作製方法に関する。
近年、バルク状のシリコン基板に代わり、絶縁表面に薄い単結晶半導体層を備えたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることが検討されている。ＳＯＩ基板を用いることで、トランジスタのドレインと基板により形成される寄生容量を小さくすることができるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして大いに注目されている。
ＳＯＩ基板を製造する方法の１つとして、スマートカット（登録商標）法が知られている（例えば、特許文献１参照）。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコン基板にイオン注入法を用いて水素イオンを注入し、表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン層を介して、水素イオンを注入したシリコン基板を別のシリコン基板に接合させる。その後、加熱処理を行うことにより、水素イオンが注入されたシリコン基板の一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコン基板上にシリコン層が形成される。
さらに、スマートカット法を用いてシリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。ガラス基板はシリコン基板よりも大面積化が容易であり、且つ、安価であるため、主に、液晶表示装置等の製造の際に用いられる。ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となるのである。
特開平０５−２１１１２８号公報 特開２００５−２５２２４４号公報
ところで、上記スマートカット法などを用いてベース基板上にシリコン層を形成する際に、貼り合わせの界面に貼り合わせに起因する不良（貼り合わせ不良）が発生する場合がある。このような貼り合わせ不良が存在する部分には、シリコン層を形成することができない場合がある。この場合、ＳＯＩ基板として使用可能な面積が低下し、これを用いた半導体装置の取り数が低下するなどの問題が生じる。また、貼り合わせ不良の存在する部分にシリコン層を形成できた場合でも、その部分に半導体装置を形成すると半導体装置の特性が低下するなどの問題が生じる。
上記問題に鑑み、貼り合わせ不良を十分に低減したＳＯＩ基板を提供することを目的の一とする。または、このようなＳＯＩ基板を用いた半導体装置を提供することを目的の一とする。
開示する発明の一態様は、半導体基板に絶縁層を形成し、絶縁層が形成された半導体基板にイオンを照射することにより脆化領域を形成し、ベース基板を加熱することで、ベース基板表面に付着した水分量を低減し、加熱されたベース基板と、脆化領域が形成された半導体基板と、を対向して接触させることにより貼り合わせ、貼り合わされたベース基板と半導体基板とを加熱して、脆化領域において分離させることにより、ベース基板上に半導体層を形成する、ＳＯＩ基板の作製方法である。
また、開示する発明の一態様は、半導体基板に絶縁層を形成し、絶縁層が形成された半導体基板にイオンを照射することにより脆化領域を形成し、ベース基板を加熱した後冷却することで、ベース基板表面に付着した水分量を低減し、冷却されたベース基板と、脆化領域が形成された半導体基板と、を対向して接触させることにより貼り合わせ、貼り合わされたベース基板と半導体基板とを加熱して、脆化領域において分離させることにより、ベース基板上に半導体層を形成する、ＳＯＩ基板の作製方法である。
また、開示する発明の一態様は、複数の半導体基板にそれぞれ絶縁層を形成し、絶縁層が形成された複数の半導体基板にイオンを照射することによりそれぞれ脆化領域を形成し、ベース基板を加熱することで、ベース基板表面に付着した水分量を低減し、加熱されたベース基板と、脆化領域が形成された複数の半導体基板と、を対向して接触させることにより貼り合わせ、貼り合わされたベース基板と複数の半導体基板とを加熱して、脆化領域において分離させることにより、ベース基板上に複数の半導体層を形成する、ＳＯＩ基板の作製方法である。
また、上記において、ベース基板上に半導体層を形成した後、半導体層にレーザー光を照射することができる。また、上記において、ベース基板を加熱する際に、ベース基板を５５℃以上９５℃以下に加熱することができる。また、上記において、ベース基板を加熱する際に、前記ベース基板の加熱温度以上の温度の気体を吹きつけることにより加熱を行うことができる。また、上記において、ベース基板を加熱した後冷却する際に、ベース基板を室温以上９５℃以下に冷却することができる。また、上記において、ベース基板としてガラス基板を用いることができる。また、上記において、ベース基板と半導体基板とを貼り合わせる前に、ベース基板および半導体基板の表面に、オゾンまたは活性状態にある酸素と紫外線を組み合わせて処理を行うことができる。
一般に、「ＳＯＩ基板」は絶縁表面上にシリコン層が設けられた構成の半導体基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の半導体基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン層に限定されない。また、本明細書等において、半導体基板は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。つまり、本明細書等においては「ＳＯＩ基板」も広く半導体基板に含まれる。
なお、本明細書等において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同様の方向を向いているものをいう。つまり、結晶欠陥やダングリグボンドなどを含んでいても、上記のように結晶軸の方向が揃っているものは単結晶として扱う。
また、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、表示装置や、集積回路は半導体装置に含まれる。また、本明細書等において表示装置とは、発光表示装置や液晶表示装置、電気泳動素子を用いた表示装置を含む。発光表示装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等がある。
開示する発明の一態様により、貼り合わせ不良を十分に低減したＳＯＩ基板を提供することができる。また、このようなＳＯＩ基板を用いることにより半導体装置の特性を向上させることができる。
ＳＯＩ基板の作製方法の一例を示す断面図。 ベース基板と半導体基板の貼り合わせ方法の一例を示す図。 ベース基板と半導体基板の貼り合わせ方法の一例を示す図。 ＳＯＩ基板の作製方法の一例を示す断面図。 ＳＯＩ基板の一例を示す斜視図。 ベース基板と半導体基板の貼り合わせ方法の一例を示す図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 電子機器を説明するための図。 ＳＯＩ基板の貼り合わせ不良数と加熱条件を示す図。 ＳＯＩ基板のボイド数と加熱条件を示す図。 ＴＤＳ強度と基板温度を示す図。
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の例について、図面を参照して説明する。
＜第１の態様＞
はじめに、図１乃至図３を参照して、第１の態様に係る作製方法について説明する。
まず、ベース基板１００を用意する（図１（Ａ）参照）。ベース基板１００には、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が６００℃以上であるものを用いることが好ましい。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いることができる。ベース基板１００としてガラス基板を用いることにより、シリコン基板を用いる場合と比較して大面積化が可能であり低コスト化を図ることができる。
また、ベース基板１００として、絶縁性セラミック基板、石英基板およびサファイア基板などの絶縁体でなる基板、半導体セラミック、シリコンなどの半導体基板、金属およびステンレスなどの導電体でなる基板などを用いることもできる。他にも、ベース基板１００として、作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。以下の説明では、ベース基板１００として、矩形状に加工されたガラス基板を用いる場合について示す。なお、特段の断りが無い限り、矩形には正方形が含まれることとする。
次に、ボンド基板として半導体基板１１０を用意する（図１（Ｂ−１）参照）。半導体基板１１０としては、多結晶半導体基板または単結晶半導体基板を用いることができる。多結晶半導体基板または単結晶半導体基板としては、例えば、多結晶または単結晶のシリコン基板やゲルマニウム基板、シリコンゲルマニウム基板、炭化シリコン基板などの第１４族元素でなる半導体基板、またガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板１１０として、矩形状に加工されたシリコン基板を用いる場合について示す。
次に、半導体基板１１０に絶縁層１１４を形成する（図１（Ｂ−２）参照）。
絶縁層１１４には、例えば、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、窒化酸化シリコン層等の単層、又はこれらを積層させた層を用いることができる。これらの層は、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて絶縁層１１４を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン層を絶縁層１１４に用いることが生産性の点から好ましい。
なお、酸化窒化シリコン層とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、および水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０ａｔｏｍｉｃ％、窒素が０．５〜１５ａｔｏｍｉｃ％、シリコンが２５〜３５ａｔｏｍｉｃ％、水素が０．１〜１０ａｔｏｍｉｃ％の範囲で含まれるものをいう。また、窒化酸化シリコン層とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳおよびＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０ａｔｏｍｉｃ％、窒素が２０〜５０ａｔｏｍｉｃ％、シリコンが２５〜３５ａｔｏｍｉｃ％、水素が１５〜２５ａｔｏｍｉｃ％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００ａｔｏｍｉｃ％としたとき、窒素、酸素、シリコンおよび水素の含有比率が上記の範囲内に含まれるものとする。
また、絶縁層１１４は、半導体基板１１０に熱酸化処理を行うことにより形成してもよい。この場合、熱酸化処理は、ハロゲンを添加した酸化性雰囲気中で加熱処理を行うことが好ましい。このような熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０ｖｏｌｕｍｅ％（好ましくは３ｖｏｌｕｍｅ％）の割合で含む雰囲気中で、９００℃〜１１５０℃の温度（たとえば９５０℃）で熱酸化処理を行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすれば良い。形成される酸化層の厚さとしては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとする。
本実施の形態では、半導体基板１１０に塩化水素（ＨＣｌ）を含む雰囲気中で熱酸化処理を行うことにより、絶縁層１１４（ここでは、酸化シリコン層）を形成する。従って、絶縁層１１４は、塩素原子を含有した層となる。
なお、貼り合わせに際して特に問題がない場合など、絶縁層１１４を設ける必要がない場合には、絶縁層１１４を設けない構成としても良い。
次に、絶縁層１１４が形成された半導体基板１１０にイオンを照射することにより、半導体基板１１０中に脆化領域１１２を形成する（図１（Ｂ−３）参照）。例えば、電界で加速されたイオンを有するイオンビームを照射して、半導体基板１１０の表面から所定の深さの領域に脆化領域１１２を形成する。脆化領域１１２が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。つまり、脆化領域１１２は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。ここで、脆化領域１１２が形成される深さは、半導体基板１１０の全面において均一であることが好ましい。
また、上述の脆化領域１１２が形成される深さにより、半導体基板１１０から分離される半導体層の厚さが決定される。脆化領域１１２が形成される深さは、半導体基板１１０の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
イオンを半導体基板１１０に添加する際には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
イオンドーピング装置を用いる場合の脆化領域１１２の形成工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６ｉｏｎｓ／ｃｍ２以上４×１０１６ｉｏｎｓ／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２ ＋、Ｈ３ ＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３ ＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３ ＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３ ＋の割合を高めておくことで、脆化領域１１２に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、脆化領域１１２における分離が容易になる。また、Ｈ３ ＋イオンを多く照射することで、Ｈ＋、Ｈ２ ＋を照射する場合より短時間で脆化領域１１２を形成することができる。また、Ｈ３ ＋を用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域１１２を浅い領域に形成することが可能になる。
イオン注入装置を用いる場合には、質量分離により、Ｈ３ ＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２ ＋を照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域１１２を効率よく形成することができる。
また、イオンの照射を複数回に分けて行うことで、脆化領域１１２を形成することもできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、始めにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。
次に、半導体基板１１０上に形成された絶縁層１１４およびベース基板１００の少なくとも一方に表面処理を行うことが好ましい。表面処理を行うことで、半導体基板１１０とベース基板１００の貼り合わせ界面での接合強度を向上させることができる。さらに、表面処理を行うことで、基板表面に存在するパーティクル（ゴミ、とも記す）等を低減することができるため、パーティクル等に起因する貼り合わせ不良を低減することができる。
表面処理としては、ウェット処理、ドライ処理、またはウェット処理およびドライ処理の組み合わせが挙げられる。また、異なるウェット処理を組み合わせる、または異なるドライ処理を組み合わせて行うことができる。
ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹きつける方法）などが挙げられる。ドライ処理としては、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。被処理体（半導体基板１１０、半導体基板１１０上に形成された絶縁層１１４、またはベース基板１００）に対し、上記のような表面処理を行うことで、被処理体表面の親水性および清浄性を高めることができる。その結果、貼り合わせ界面の接合強度を向上させることができる。さらに、表面処理を行うことで、基板表面に存在するパーティクル等を低減することができるため、パーティクル等に起因する貼り合わせ不良を低減することができる。
ウェット処理は、被処理体表面に付着するマクロなゴミなどの除去に効果的である。ドライ処理は、被処理体表面に付着する有機物などミクロなゴミの除去または分解に効果的である。そのため、被処理体に対し、紫外線処理などのドライ処理を行った後、洗浄などのウェット処理を行うと、被処理体表面を清浄化および親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
ウェット処理の後には、被処理体を乾燥させることが好ましい。乾燥方法として、気体を吹きつける方法（エアナイフともいう）、ＩＰＡによる乾燥（水をイソプロピルアルコールの蒸気で置換する方法）、スピンによる乾燥などを用いることができる。
ドライ処理の例の一つとして、プラズマ処理について説明する。プラズマ処理は、真空状態のチャンバーに不活性ガス（例えば、アルゴンガス）を導入し、被処理物の表面（例えば、ベース基板１００）にバイアスを印加してプラズマ状態として行う。プラズマ中には電子とアルゴンの陽イオンが存在し、陰極方向（ベース基板１００側）にアルゴンの陽イオンが加速される。加速されたアルゴンの陽イオンがベース基板１００表面に衝突することによって、ベース基板１００表面がスパッタエッチングされる。このとき、ベース基板１００表面の凸部から優先的にスパッタエッチングされ、当該ベース基板１００表面の平坦性を向上することができる。また、加速されたアルゴンの陽イオンによって、ベース基板１００の有機物等の不純物を除去し、ベース基板を活性化することができる。また、真空状態のチャンバーに不活性ガスに加えて、反応性ガス（例えば、酸素ガス、窒素ガス）を導入し、被処理面にバイアス電圧を印加してプラズマ状態として行うこともできる。反応性ガスを導入する場合、ベース基板１００表面がスパッタエッチングされることにより生じる欠損を、補修することができる。プラズマ処理により、被処理物の表面に未結合手を生成するため、表面が活性状態になり接合に適した状態になる。また、プラズマ処理により加速されたイオンが被処理物の表層に注入されることで、表層に歪みなどの欠陥を形成する。これにより、貼り合わせ界面の水分の拡散が容易となるため、水分の吸収を高めることが可能になる。
ドライ処理の他の例の一つとして、活性状態にある酸素を用いた表面処理と、それに紫外線を組み合わせた表面処理について説明する。
オゾンまたは一重項酸素などの活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去または分解することができる。また、オゾンまたは一重項酸素などの活性状態にある酸素に、紫外線のうち２００ｎｍ未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。
例えば、酸素を含む雰囲気下で紫外線を照射することにより、被処理体の表面処理を行う。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることができる。また、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ） ・・・ （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （３）
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む紫外光を照射して起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ） ・・・ （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （６）
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射により行うことができる。
上述のように、２００ｎｍ未満の波長を含む光により、被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたは一重項酸素により被処理体表面に付着する有機物や化学結合を切断した有機物などを酸化分解して除去することができる。そのため上記のような表面処理を行うことで、被処理体表面の親水性および清浄性をより高めることができ、半導体基板１１０と、ベース基板１００とを貼り合わせる際に、貼り合わせ不良を低減することができる。
本実施の形態では、ベース基板１００および半導体基板１１０に、表面処理としてドライ処理とウェット処理を組み合わせて行う。まずドライ処理として、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射を行う。次に、ウェット処理として、アルカリ系洗浄剤を用いた洗浄、ブラシ洗浄および２流体洗浄（純水を空気とともに吹きつける方法）を行う。その後、気体を吹きつける方法（エアナイフ）、またはＩＰＡによる乾燥を用いてベース基板１００および半導体基板１１０を乾燥させる。
次に、ベース基板１００と半導体基板１１０とを貼り合わせる。具体的には、ベース基板１００と半導体基板１１０とを対向させて、ベース基板１００と、半導体基板１１０に形成された絶縁層１１４とを貼り合わせる。ベース基板１００と半導体基板１１０とを貼り合わせる方法について、図２を用いて説明する。
本実施の形態においては、ベース基板１００を上方に、治具１３０に載せた半導体基板１１０を下方に、わずかな間隔（数ｍｍ程度）をおいて接近させて配置する（図２（Ａ）参照）。このとき、ベース基板１００と、半導体基板１１０の脆化領域が形成された面と、を対向させる。また治具１３０を用いて、半導体基板１１０をベース基板１００に対してわずかに（数度程度）傾けて配置することが好ましい。ベース基板１００と半導体基板１１０の間を接近させ、かつ傾けて配置することで、ベース基板１００と半導体基板１１０の貼り合わせ開始点となる最初の接触点を任意に設定することができ、安定した貼り合わせが可能となる。なお、ベース基板１００と半導体基板１１０の間隔および角度については特に限定されず、貼り合わせに適切な条件を設定すればよい。
次に、ベース基板１００の上方にホットプレート１４０を配置し、ホットプレート１４０を加熱することにより、ベース基板１００を加熱する（図２（Ｂ）参照）。ベース基板１００の加熱温度は、５０℃以上１００℃以下、好ましくは５５℃以上９５℃以下とする。加熱時間については特に限定されず、ベース基板１００が所望の温度になるよう適切な条件を設定すればよい。例えば、１８０秒間加熱することができる。
なお、本実施の形態においてはベース基板１００を加熱する場合について説明するが、本発明の一態様はこれに限定されない。半導体基板１１０を加熱してもよいし、ベース基板１００と半導体基板１１０の双方を加熱してもよい。半導体基板１１０を加熱する場合は、ベース基板を加熱する場合と同様に、ホットプレートを用いて半導体基板１１０を加熱してもよい。また、治具１３０に加熱する機構を設けることにより、半導体基板１１０を加熱してもよい。
また、本実施の形態においてはホットプレート１４０を用いてベース基板を加熱するが、本発明の一態様はこれに限定されない。例えば、ハロゲンランプのランプ光を照射することで加熱してもよい。また、ウェット処理後の乾燥工程において、ベース基板の加熱温度以上の温度の気体を吹きつけること（エアナイフともいう）により加熱してもよい。ベース基板の加熱温度以上の気体を吹きつけることにより加熱することで、ウェット処理後の乾燥工程と同時に、基板の加熱を行うことができる。これにより工程を簡略化できるため、より好ましい。吹きつける気体の温度および吹きつける時間は、ベース基板が５０℃以上１００℃以下、好ましくは５５℃以上９５℃以下となるよう、適切な条件を設定すればよい。
次に、所望の温度に加熱されたベース基板１００を押圧することで、ベース基板１００の端部と、半導体基板１１０の端部とを接触させる（図２（Ｃ）参照）。また、ピンなどを用いてベース基板１００または半導体基板１１０の一点、たとえばベース基板１００の中央を押圧することで、ベース基板１００と半導体基板１１０とを接触させてもよい。接触させた部分からベース基板１００と半導体基板１１０との貼り合わせが開始され、貼り合わせは、その開始地点から同心円を描くように進行する。例えば、ベース基板１００と半導体基板１１０の角部の一から貼り合わせを開始させる場合、貼り合わせは、該角部の対角に位置する角部に向かって同心円状に進行し、全面におよぶ（図１（Ｃ）および図２（Ｄ）参照）。
ベース基板１００と半導体基板１１０との貼り合わせの際に、ベース基板１００および半導体基板１１０上の水分量、および貼り合わせの速度によっては、貼り合わせの界面に貼り合わせ不良が発生する場合がある。
ベース基板１００と半導体基板１１０の貼り合わせには、水素結合やファン・デル・ワールス力が作用している。水素結合やファン・デル・ワールス力を作用させるためには、ヒドロキシル基および水が必要である。そのため、ベース基板１００および半導体基板１１０上のヒドロキシル基および水が不足すると、ベース基板１００と半導体基板１１０は自発的に接合せず、貼り合わせができない。
しかし、ベース基板１００および半導体基板１１０上の水分が過多であると、貼り合わせが急速に進むため、貼り合わせ界面において、気体やパーティクルが閉じ込められてしまう。また、半導体基板１１０の外周部や貼り合わせの終了地点付近では、貼り合わせの速度がばらつきやすく、気体やパーティクルの閉じこめがより起こりやすい傾向にある。気体やパーティクルが閉じ込められるとベース基板１００と半導体基板１１０の間に微細な空隙が生じ、後の工程でベース基板１００と半導体基板１１０を分離したときに、貼り合わせ不良が生じる。本明細書等では、これらの気体やパーティクルが閉じこめられたことに起因する貼り合わせ不良を「ボイド」という。なお、半導体基板１１０の外周部とは、半導体基板１１０の縁から５ｍｍ程度までの領域を言う。
また、ベース基板１００および半導体基板１１０上の水分が過多であると、両基板表面に貼り合わせに不必要な水分（以下、余剰水分という）がベース基板１００と半導体基板１１０との貼り合わせ界面に残留する。貼り合わせ界面に余剰水分が残留すると、後の加熱処理工程やレーザー光照射工程等で余剰水分が加熱されて気化する。これにより余剰水分が存在した部分に空洞が形成され、またはその空洞が破裂して、シリコン層の隆起や、シリコン層や酸化シリコン膜の欠落といった貼り合わせ不良として顕在化する。このような余剰水分に起因する貼り合わせ不良は、基板全体に分布し、貼り合わせ不良の大きな要因の一である。
以上のことから、ベース基板１００と半導体基板１１０の少なくとも一方を加熱することにより、ベース基板１００と半導体基板１１０上の貼り合わせに必要な水分量を残存させた上で、余剰水分を低減できる。これにより、貼り合わせ界面に気体やパーティクルが閉じこめられることを抑制できる。そのため、貼り合わせ界面（特に、基板の縁から５ｍｍ程度の位置）に生じるボイドを低減できる。また、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、後の工程において、余剰水分に起因する貼り合わせ不良を低減できる。
また、表面処理としてプラズマ処理を行う場合、加速されたイオンがベース基板１００および半導体基板１１０の表層に注入されることで、表層に歪みなどの欠陥を形成する。これにより、貼り合わせ界面の余剰水分の拡散が容易となるため、表層の歪みなどの欠陥に余剰水分を吸収させることが可能になる。そのため、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、後の工程において、余剰水分に起因する貼り合わせ不良を低減できる。
なお、ベース基板１００の加熱温度について、ベース基板１００と半導体基板１１０上の水分量が最適となるのは、ベース基板を貼り合わせる際の温度にして５０℃以上１００℃以下、好ましくは５５℃以上９５℃以下のときである。これは、発明者らの試行錯誤の結果明らかとなった。加熱温度が５０℃未満では水分が過剰なため貼り合わせ不良を低減する効果が十分に得られず、また１００℃以上では基板表面に付着した水分が不足し、自発的に接合が起こらないことが、実験の結果明らかとなったためである。
また、加熱されたベース基板１００を所望の温度まで冷却してから、半導体基板１１０と接触させてもよい。この方法について図３を用いて説明する。
図２（Ａ）と同様に、ベース基板１００と半導体基板１１０の間にわずかな間隔を空け、またわずかに傾けて配置する。このとき、ベース基板１００と、半導体基板１１０の脆化領域が形成された面を対向させる。次に、ベース基板１００の上方にホットプレート１４０を配置し、ホットプレート１４０を加熱することにより、ベース基板１００を加熱する（図３（Ａ）参照）。ベース基板１００の加熱温度は、５０℃以上ベース基板１００の歪み点未満の温度とする。加熱時間については特に限定されず、ベース基板１００が所望の温度になるよう適切な条件を設定すればよい。例えば、１８０秒間加熱することができる。
なお、本実施の形態においてはベース基板１００を加熱する場合について説明するが、本発明の一態様はこれに限定されない。半導体基板１１０を加熱してもよいし、ベース基板１００と半導体基板１１０の双方を加熱してもよい。
また、本実施の形態においてはホットプレート１４０を用いてベース基板を加熱するが、本発明の一態様はこれに限定されない。例えば、ハロゲンランプのランプ光の照射により加熱してもよい。また、ウェット処理後の乾燥工程において、ベース基板の加熱温度以上の温度の気体を吹きつけることにより加熱してもよい。ベース基板の加熱温度以上の温度の気体を吹きつけて加熱することで、ウェット処理後の乾燥工程と同時に、基板の加熱を行うことができる。これにより工程を簡略化でき、より好ましい。吹きつける気体の温度は、ベース基板が５０℃以上ベース基板１００の歪み点未満の温度となるよう、適切な条件を設定すればよい。
次に、加熱されたベース基板１００を所望の温度まで冷却する（図３（Ｂ）参照）。冷却の温度は１００℃以下、好ましくは室温以上９５℃以下とする。冷却の方法については特に限定されず、ベース基板１００が所望の温度になるよう適切に行えばよい。本実施の形態においてはベース基板１００を室温で放冷し、室温まで冷却する。
次に、所望の温度まで冷却されたベース基板１００を押圧することで、ベース基板１００の端部と、半導体基板１１０の端部とを接触させる（図３（Ｃ）参照）。また、ピンなどを用いてベース基板１００または半導体基板１１０の一点、たとえばベース基板１００の中央を押圧することで、ベース基板１００と半導体基板１１０とを接触させてもよい。接触させた部分からベース基板１００と半導体基板１１０との接合が始まり、その後は自発的に接合が生じて全面におよぶ（図３（Ｃ）および図３（Ｄ）参照）。
ベース基板１００および半導体基板１１０の少なくとも一方を加熱した後、所望の温度まで冷却した場合であっても、貼り合わせ界面（特に、基板の縁から５ｍｍ程度の位置）に生じるボイドを低減できる。
また、ベース基板１００と半導体基板１１０の少なくとも一方を加熱した後、所望の温度まで冷却した場合であっても、貼り合わせ不良を低減できる。
なお加熱されたベース基板１００を所望の温度まで冷却してから、半導体基板１１０と接触させる場合の冷却温度について、ベース基板１００と半導体基板１１０上の水分量が最適となるのは、ベース基板を冷却し貼り合わせる際の温度にして１００℃以下、好ましくは室温以上９５℃以下のときである。これは、発明者らの試行錯誤の結果明らかとなった。１００℃以上では基板表面に付着した水分が不足し、自発的に接合が起こらないことが、実験の結果明らかとなったためである。
次に、半導体基板１１０とベース基板１００とを貼り合わせた後に、貼り合わされたベース基板１００および半導体基板１１０に対して第１の加熱処理を施して、貼り合わせを強固なものとすることが好ましい。この際の加熱温度は、脆化領域１１２における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。加熱処理時間については特に限定されず、処理時間と貼り合わせ強度との関係から適切な条件を設定すればよい。加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置などを用いることができる。また、マイクロ波などを照射して、該領域のみを局所的に加熱することもできる。貼り合わせ強度に問題がない場合には、上記加熱処理は省略すれば良い。本実施の形態においては２００℃、２時間の加熱処理を施す。
次に、第２の加熱処理を行うことにより、半導体基板１１０を、脆化領域１１２において、半導体層１１６と半導体基板１２０とに分離する（図１（Ｄ）参照）。これにより、ベース基板１００上に絶縁層１１４を介して半導体層１１６が設けられたＳＯＩ基板１８０が得られる。
第２の加熱処理を行うことで、温度上昇によって脆化領域１１２に形成されている微小な孔には、イオンドーピングで添加した原子が析出し、微小な孔の内部の圧力が上昇する。圧力の上昇により、脆化領域１１２の微小な孔に体積変化が起こり、脆化領域１１２において半導体基板１１０が分離する。絶縁層１１４はベース基板１００に接合しているので、ベース基板１００上には絶縁層１１４を介して半導体基板１１０から分離された半導体層１１６が形成される。また、ここでの加熱処理の温度は、ベース基板１００の歪み点を越えない温度とする。例えば、ベース基板１００としてガラス基板を用いる場合には、加熱処理の温度は４００℃以上７５０℃以下とすることが好ましい。ただし、ガラス基板の耐熱性が十分であればこの限りではない。この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。本実施の形態においては６００℃、２時間の加熱処理を施す。
なお、上述した第１の加熱処理を行わず、第２の加熱処理工程と、脆化領域１１２における分離の熱処理工程を同時に行ってもよい。
ベース基板１００と半導体基板１１０との貼り合わせ界面に余剰水分が残留していた場合、上述の加熱処理工程において余剰水分が加熱され気化する。これにより、余剰水分が存在していた部分に空洞が形成される。または、該空洞が破裂することで半導体層１１８や絶縁層１１４が欠落する。このように、一部の貼り合わせ不良は、加熱処理工程において顕在化する。しかし、ベース基板１００と半導体基板１１０との貼り合わせ前に、ベース基板１００と半導体基板１１０との少なくとも一方を加熱することで、両基板の水分量を制御できるため、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、貼り合わせ界面に空洞が形成され、またはその空洞が破裂することを防止できるため、加熱処理工程において顕在化する、余剰水分に起因する貼り合わせ不良を低減することができる。同様に、ベース基板１００と、半導体基板１１０との少なくとも一方を加熱した後、冷却した場合であっても、上述の効果が得られる。
次に、ＳＯＩ基板１８０の半導体層１１６に平坦化処理を行うことが好ましい。半導体層１１６の表面に分離工程やイオン照射工程などに起因する凹凸や欠陥が生じた場合であっても、半導体層１１６に対して平坦化処理を行うことにより、半導体層１１６の表面を平坦化することができる。
平坦化処理は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）、エッチング処理、レーザー光の照射等により行うことができる。ここでは、半導体層１１６にレーザー光を照射することで、半導体層１１６の再結晶化と表面の平坦化を行う。
レーザー光を半導体層１１６の上面側から照射することで、半導体層１１６の上面を溶融させる。溶融した後、半導体層１１６が冷却、固化することで、その上面の平坦性が向上した半導体層１１８が得られる。レーザー光を用いることにより、ベース基板１００が直接加熱されないため、当該ベース基板１００の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１００に用いることが可能である。
なお、レーザー光の照射による半導体層１１６の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層１１６の欠陥を減少させることができる。ここで、完全溶融とは、半導体層１１６が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、半導体層１１６の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
ベース基板１００と半導体基板１１０との貼り合わせ界面に余剰水分が残留していた場合、レーザー光の照射工程において余剰水分が加熱され気化する。これにより、余剰水分が存在していた部分に空洞が形成される。または形成された空洞が破裂することで半導体層１１８や絶縁層１１４が欠落する。このように、レーザー光の照射工程において貼り合わせ不良が顕在化する。また、上述の加熱処理工程またはレーザー光の照射工程において、貼り合わせ界面に空洞が形成された場合、レーザー光のエネルギー分布が不均一となる。このために半導体層１１８に隆起や、半導体層１１８や絶縁層１１４に欠落が生じるおそれがある。しかし、ベース基板１００と半導体基板１１０との貼り合わせ前に、ベース基板１００と半導体基板１１０との少なくとも一方を加熱することで、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、貼り合わせ界面に空洞が形成されること、および該空洞が破裂することを防止できるため、レーザー光照射工程において顕在化する、余剰水分に起因する貼り合わせ不良を低減することができる。また、レーザー光による平坦化処理工程を好適に行うことができる。同様に、ベース基板１００と、半導体基板１１０との少なくとも一方を加熱した後、冷却した場合であっても、上述の効果が得られる。
上述のようにレーザー光を照射した後には、半導体層１１８の薄膜化工程を行っても良い。半導体層１１８の薄膜化には、エッチバック処理を適用すればよい。エッチバック処理としては、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理を挙げることができる。例えば、半導体層１１８がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６とＯ２をプロセスガスに用いて、半導体層１１８を薄くすることができる。
なお、平坦化処理はＳＯＩ基板１８０に限らず分離後の半導体基板１２０に対して行ってもよい。分離後の半導体基板１２０の表面を平坦にすることによって、当該半導体基板１２０をＳＯＩ基板の作製工程において再度利用することが可能となる。
以上の工程により、ベース基板１００上に、絶縁層１１４を介して半導体層１１８が設けられたＳＯＩ基板１９０を作製することができる（図１（Ｅ）参照）。
なお、本実施の形態では、半導体層１１６に平坦化工程の後に、薄膜化工程を行う場合について説明したが、本発明の一態様はこれに限定されず、平坦化工程の前に薄膜化工程を行ってもよいし、平坦化工程の前後に薄膜化工程を行ってもよい。
なお、本実施の形態においては、レーザー光を用いて欠陥の低減、および、平坦性の向上を実現しているが、本発明の一態様はこれに限定されない。加熱処理など、他の方法を用いて欠陥の低減、平坦性の向上を実現しても良い。加熱処理により、欠陥の低減、平坦性を向上させる場合であっても、貼り合わせ前にベース基板１００と半導体基板１１０との少なくとも一方に加熱処理を行うことにより、余剰水分に起因する貼り合わせ不良を低減することは有効である。また、欠陥低減処理が不要であれば、エッチング処理などの薄膜化処理のみを適用しても良い。
＜第２の態様＞
次に、図４を参照して、第２の態様に係る作製方法について説明する。第２の態様と第１の態様の相違は、ベース基板１００に絶縁層１０１を形成する点にある。よって、以下ではこの点について主に説明する。
まず、ベース基板１００を用意（図４（Ａ−１）参照）し、該ベース基板上に絶縁層１０１を形成する（図４（Ａ−２）参照）。ベース基板１００については、第１の様態の図１（Ａ）を参酌すればよい。
絶縁層１０１の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。絶縁層１０１は、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが好ましい。絶縁層１０１は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化シリコンを用いて絶縁層１０１を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層１０１を得ることができる。なお、本実施の形態においては絶縁層１０１を単層構造としているが、積層構造としても良い。
次に、ボンド基板として半導体基板１１０を用意し、半導体基板１１０の表面に絶縁層１１４を形成し、半導体基板１１０に対してイオンを照射することにより脆化領域１１２を形成する（図４（Ｂ−１）〜図４（Ｂ−３）参照）。図４（Ｂ−１）〜図４（Ｂ−３）は、第１の様態の図１（Ｂ−１）〜図１（Ｂ−３）と同様に行うことができるため、詳細な説明は省略する。
次に、ベース基板１００、またはベース基板１００上に形成された絶縁層１０１、半導体基板１１０と半導体基板１１０上に形成された絶縁層１１４の表面処理を行うことが好ましい。この工程は第１の様態と同様に行うことができるため、詳細な説明は省略する。
次に、ベース基板１００と半導体基板１１０を貼り合わせる（図４（Ｃ）参照）。具体的には、ベース基板１００と半導体基板１１０とを対向させて、ベース基板１００に形成された絶縁層１０１と、半導体基板１１０に形成された絶縁層１１４とを貼り合わせる。このとき、ベース基板１００と半導体基板１１０の少なくとも一方を所望の温度まで加熱した後、ベース基板１００と半導体基板１１０とを貼り合わせることが好ましい。または、ベース基板１００と半導体基板１１０の少なくとも一方を所望の温度まで加熱して、所望の温度まで冷却した後、ベース基板１００と半導体基板１１０とを貼り合わせることが好ましい。ベース基板１００と半導体基板１１０とを貼り合わせる方法に関しては、第１の様態の図２および図３の記載を参酌することができる。
次に、半導体基板１１０を、脆化領域１１２において、半導体層１１６と半導体基板１２０とに分離する（図４（Ｄ）参照）。これにより、ベース基板１００上に絶縁層１０１および絶縁層１１４を介して半導体層１１６が設けられたＳＯＩ基板１８１が得られる。さらに、ＳＯＩ基板１８１の半導体層１１６に平坦化工程等を施すことにより、ベース基板１００上に絶縁層１０１および絶縁層１１４を介して半導体層１１８が設けられたＳＯＩ基板１９１が得られる（図４（Ｅ）参照）。なお、図４（Ｄ）、（Ｅ）の工程については、第１の態様の図１（Ｄ）、（Ｅ）の記載を参酌することができる。
ベース基板１００と半導体基板１１０とを貼り合わせる際に、ベース基板１００と半導体基板１１０の少なくとも一方を加熱することにより、貼り合わせが急速に進むことを抑制できる。これにより、貼り合わせ界面において、気体やパーティクルが閉じこめられることを抑制できるため、貼り合わせ界面に生じるボイドを低減することができる。また、ベース基板１００と半導体基板１１０とを貼り合わせる際に、ベース基板１００と半導体基板１１０の少なくとも一方を加熱することにより、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、加熱処理工程や平坦化工程などの工程において顕在化する、半導体層１１８の隆起や欠落といった余剰水分に起因する貼り合わせ不良を低減できる。同様に、ベース基板１００と半導体基板１１０との少なくとも一方を加熱した後、冷却した場合であっても、上述の効果が得られる。
開示する発明の一態様により、貼り合わせ不良を十分に低減したＳＯＩ基板を作製することができる。また、このようなＳＯＩ基板を用いた半導体装置の特性を向上させることができる。
（実施の形態２）
本実施形態では、実施の形態１と異なるＳＯＩ基板、およびその作製方法について説明する。
図５は、ＳＯＩ基板２９０の構成例を示す斜視図である。ＳＯＩ基板２９０は、１枚のベース基板２００に複数の半導体層２１６が設けられている。各半導体層２１６は絶縁層２１４を介してベース基板２００上に設けられている。
図５および図６を参照して、実施の形態２に係る作製方法について説明する。実施の形態２と実施の形態１の相違は、１枚のベース基板２００に複数の半導体層２１６が設けられている点にある。よって、以下ではこの点について主に説明する。
まず、ベース基板２００を用意する。ベース基板２００として、液晶パネルの製造用に開発されたマザーガラス基板を用いることが好ましい。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のサイズの基板が知られている。大面積のマザーガラス基板をベース基板２００に用いてＳＯＩ基板２９０を製造することで、ＳＯＩ基板の大面積化が実現できる。
大面積のマザーガラス基板をベース基板２００として用いることで、ＳＯＩ基板２９０の大面積化が実現できる。ＳＯＩ基板２９０の大面積化が実現すれば、１枚のＳＯＩ基板２９０から多数の液晶パネル等のパネル、またはＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるパネル数またはチップ数が増加するので、生産性を飛躍的に向上させることができる。
なお、上記ベース基板２００上に絶縁層を形成してもよい。ベース基板２００上に形成する絶縁層については、実施の形態１の図４（Ａ−２）に示す絶縁層１０１と同様に行うことができるため、詳細な説明は省略する。
次に、ボンド基板として半導体基板２１０を複数用意する。本実施の形態において、半導体基板２１０は所望の大きさ、形状に加工されている。矩形状のベース基板２００に貼り合わせること、および縮小投影型露光装置等の露光装置の露光領域が矩形であること等を考慮すると、半導体基板２１０の形状は矩形であることが好ましい。例えば、矩形状の半導体基板２１０の長辺の長さは、縮小投影型露光装置の１ショットの露光領域の一辺のｎ倍（ｎは任意の正の整数で、ｎ≧１（ｎは１以上））を満たすように加工することが好ましい。
矩形の半導体基板２１０は、円形状のバルク半導体基板を切断することで形成することができる。半導体基板２１０の切断には、ダイサー或いはワイヤソー等の切断装置、レーザー切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、半導体基板２１０として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状の半導体基板２１０を製造することができる。
次に、複数の半導体基板２１０それぞれに絶縁層２１４を形成する。その後、複数の半導体基板２１０それぞれに対してイオンを照射することにより、半導体基板２１０中に脆化領域を形成する。これらの工程は、実施の形態１の図１（Ｂ−１）〜図１（Ｂ−３）と同様に行うことができるため、詳細な説明は省略する。
次に、ベース基板２００と複数の半導体基板２１０の少なくとも一方に、表面処理を行うことが好ましい。表面処理工程は、実施の形態１と同様に行うことができるため、詳細な説明は省略する。
次に、ベース基板２００と複数の半導体基板２１０を貼り合わせる。具体的には、ベース基板２００と半導体基板２１０とを対向させて、ベース基板２００と、半導体基板２１０に形成された絶縁層２１４とを貼り合わせる。ベース基板２００と複数の半導体基板２１０とを貼り合わせる方法について、図６を用いて説明する。
まず、ベース基板２００を上方に、治具２３０に載せた半導体基板２１０を下方に、わずかな間隔（数ｍｍ程度）をおいて接近させて配置する。このとき、ベース基板２００と、半導体基板２１０の脆化領域が形成された面を対向させる。また治具２３０を用いて、半導体基板２１０をベース基板２００に対してわずかに（数度程度）傾けて配置することが好ましい。ベース基板２００と半導体基板２１０の間を接近させ、かつ傾けて配置することで、ベース基板２００と半導体基板２１０の貼り合わせ開始点となる最初の接触点を任意に設定することができ、安定した貼り合わせが可能となる。なお、ベース基板２００と半導体基板２１０の間隔および角度については特に限定されず、貼り合わせに適切な条件を設定すればよい。
次に、ベース基板２００の上方にホットプレート２４０を配置し、ホットプレート２４０を加熱することにより、ベース基板２００を加熱する（図６（Ａ）参照）。ベース基板２００の加熱温度は、５０℃以上１００℃以下、好ましくは、５５℃以上９５℃以下とする。加熱時間については特に限定されず、ベース基板２００が所望の温度になるよう適切な条件を設定すればよい。例えば、１８０秒間加熱することができる。
なおベース基板２００を所望の温度に加熱する場合の、ベース基板２００と半導体基板２１０上の最適な水分量は、ベース基板を貼り合わせる際の温度にして５０℃以上１００℃以下、好ましくは５５℃以上９５℃以下である。これは、発明者らの試行錯誤の結果明らかとなった。加熱温度が５０℃未満では基板表面に付着した水分が過剰であるため貼り合わせ不良を低減する効果が十分に得られず、また１００℃以上では基板表面に付着した水分が不足し、自発的に接合が起こらないためである。
なお、本実施の形態においてはベース基板２００を加熱する場合について説明するが、本発明の一態様はこれに限定されない。半導体基板２１０を加熱してもよいし、ベース基板２００と半導体基板２１０の双方を加熱してもよい。
また、本実施の形態においてはホットプレート２４０を用いてベース基板を加熱するが、本発明の一態様はこれに限定されない。例えば、ハロゲンランプの輻射により加熱してもよい。また、ウェット処理後の乾燥工程において、ベース基板の加熱温度以上の温度の気体を吹きつけることにより加熱を行っても良い。ベース基板の加熱温度以上の温度の気体を吹きつけることにより加熱することで、ウェット処理後の乾燥工程と同時に、基板の加熱を行うことができる。これにより工程を簡略化でき、より好ましい。吹きつける気体の温度は、ベース基板が５０℃以上１００℃以下、好ましくは５５℃以上９５℃以下となるよう、適切な条件を設定すればよい。また本実施の形態においてはベース基板２００の全面を加熱する場合について説明するが、本発明の一態様はこれに限定されない。ベース基板２００のうち、貼り合わせに必要な一部分を加熱してもよい。
次に、所望の温度まで加熱されたベース基板２００を押圧することで、ベース基板２００の端部と、半導体基板２１０の端部とを接触させる（図６（Ｂ）参照）。また、ピンなどを用いてベース基板２００または半導体基板２１０の一点、たとえばベース基板２００の中央を押圧することで、ベース基板２００と半導体基板２１０とを接触させてもよい。接触させた部分からベース基板２００と半導体基板２１０との接合が始まり、その後は自発的に接合が生じて全面におよぶ（図６（Ｃ）参照）。
また、加熱されたベース基板２００を所望の温度まで冷却してから、半導体基板２１０と接触させてもよい。この方法については、実施の形態１の図３の記載を参照することができる。ベース基板２００の加熱温度は、５０℃以上ベース基板２００の歪み点未満の温度とする。冷却の温度は１００℃以下、好ましくは室温以上９５℃以下とする。冷却の方法については特に特定されず、ベース基板２００が所望の温度になるよう適切に設定すればよい。本実施例においては、ベース基板を室温で放冷し、室温まで冷却する。
なお熱されたベース基板２００を所望の温度まで冷却してから、半導体基板２１０と接触させる場合の、ベース基板２００と半導体基板２１０上の最適な水分量は、ベース基板を冷却し貼り合わせる際の温度にして１００℃以下、好ましくは室温以上９５℃以下である。これは、発明者らの試行錯誤の結果明らかとなった。１００℃以上では基板表面に付着した水分が不足し、自発的に接合が起こらないことが実験により明らかとなったためである。
本実施の形態では、２つの治具を用いて、２枚の半導体基板２１０を貼り合わせる様子を示したが、本発明の一態様はこれに限定されない。１つの治具を用いて複数の半導体基板２１０を順次貼り合わせてもよいし、複数の治具を用いて複数の半導体基板を順次貼り合わせてもよい。３つ以上の治具を用いて複数の半導体基板２１０を貼り合わせる場合には、一度に３つ以上の半導体基板２１０を貼り合わせることもできる。
次に、加熱処理を行うことにより、半導体基板２１０を、脆化領域において、半導体層２１６と半導体基板２１０とに分離する。これにより、ベース基板２００上に複数の半導体層２１６が設けられたＳＯＩ基板２９０が得られる。この工程は実施の形態１と同様に行うことができるため、詳細な説明は省略する。
その後、複数の半導体層２１６に欠陥低減処理や、平坦性処理、薄膜化工程等を施すことができる。この工程は実施の形態１と同様に行うことができるため、詳細な説明は省略する。
一枚のベース基板２００と複数の半導体基板２１０とを貼り合わせる場合、複数の半導体基板２１０のそれぞれの外周部にボイドが発生することや、余剰水分に起因する貼り合わせ不良が生じることは、生産性の面で大きな問題となる。しかし、ベース基板２００と半導体基板２１０とを貼り合わせる際に、ベース基板２００と半導体基板２１０の少なくとも一方を加熱することにより、貼り合わせが急速に進むことを抑制できる。これにより、貼り合わせ界面において、気体やパーティクルが閉じこめられることを抑制できる。このため、貼り合わせ界面に生じるボイドを低減できる。また、ベース基板２００と半導体基板２１０とを貼り合わせる際に、ベース基板２００と半導体基板２１０の少なくとも一方を加熱することにより、貼り合わせ界面に余剰水分が残留することを抑制できる。これにより、加熱処理工程や平坦化工程などの工程において、半導体層２１６の隆起や欠落といった余剰水分に起因する貼り合わせ不良を低減できる。以上により、貼り合わせ不良を低減させることにより、一枚のベース基板２００と複数の半導体基板２１０とを貼り合わせる場合において、生産性を向上させることができる。
開示する発明の一態様により、貼り合わせ不良を十分に低減したＳＯＩ基板を作製することができる。また、このようなＳＯＩ基板を用いた半導体装置の特性を向上させることができる。
（実施の形態３）
本実施の形態では、図７乃至図９を参照して、上記実施の形態における半導体装置の作製方法の詳細について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明する。以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。
図７（Ａ）は、実施の形態１および２に示す方法で作製したＳＯＩ基板の一部を示す断面図である（例えば、図１（Ｅ）等参照）。
半導体層７００（図１（Ｅ）における半導体層１１８に対応）には、ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、砒素などのｎ型不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にｐ型不純物を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型不純物を添加する。上述の不純物を添加する際には、ドーズ量が１×１０１５ｉｏｎｓ／ｃｍ２以上１×１０１７ｉｏｎｓ／ｃｍ２以下程度となるように行えばよい。
その後、半導体層７００を島状に分離して、半導体層７０２、および半導体層７０４を形成する（図７（Ｂ）参照）。
次に、半導体層７０２と半導体層７０４を覆うように、ゲート絶縁膜７０６を形成する（図７（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化シリコン膜を単層で形成することとする。酸化シリコン以外にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化ガリウム等を含む膜を、単層構造または積層構造で形成することによりゲート絶縁膜７０６としても良い。
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁膜を半導体層に接するように形成する。
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁膜７０６と半導体層７０２、半導体層７０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また、半導体層が単結晶であるため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のばらつきを抑制することができる。
または、半導体層７０２と半導体層７０４を熱酸化させることで、ゲート絶縁膜７０６を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
なお、水素を含むゲート絶縁膜７０６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁膜７０６中に含まれる水素を半導体層７０２および半導体層７０４中に拡散させるようにしても良い。この場合、ゲート絶縁膜７０６として、プラズマＣＶＤ法を用いた窒化シリコンまたは窒化酸化シリコンを用いるとことができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体層７０２および半導体層７０４に水素を供給することで、半導体層７０２中、半導体層７０４中、ゲート絶縁膜７０６と半導体層７０２の界面、およびゲート絶縁膜７０６と半導体層７０４の界面における欠陥を効果的に低減することができる。
次に、ゲート絶縁膜７０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体層７０２の上方に電極７０８を、半導体層７０４の上方に電極７１０を形成する（図７（Ｄ）参照）。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶シリコンなど、半導体材料を用いて形成しても良い。
本実施の形態では電極７０８および電極７１０を単層の導電膜で形成しているが、開示する発明の一態様に係る半導体装置は該構成に限定されない。電極７０８および電極７１０は積層された複数の導電膜で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
なお、電極７０８および電極７１０を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等をパターニングしてマスクを形成する工程が加わるが、これらの材料を用いたマスクでは、レジスト材料を用いたマスクと比較してエッチング時における膜減りが少ないため、より正確な形状の電極７０８および電極７１０を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極７０８および電極７１０を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または吹出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように電極７０８および電極７１０を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、または酸素などを適宜用いることができる。
次に、電極７０８および電極７１０をマスクとして、一導電型を付与する不純物元素を半導体層７０２、半導体層７０４に添加する（図８（Ａ）参照）。本実施の形態では、半導体層７０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体層７０４にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体層７０２に添加する際には、ｐ型の不純物が添加される半導体層７０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層７０４に添加する際には、ｎ型の不純物が添加される半導体層７０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。または、半導体層７０２および半導体層７０４に、ｐ型を付与する不純物元素またはｎ型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でｐ型を付与する不純物元素またはｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層７０２に不純物領域７１２、半導体層７０４に不純物領域７１４が形成される。
次に、電極７０８の側面にサイドウォール７１６を、電極７１０の側面にサイドウォール７１８を形成する（図８（Ｂ）参照）。サイドウォール７１６およびサイドウォール７１８は、例えば、ゲート絶縁膜７０６、電極７０８および電極７１０を覆うように新たに絶縁膜を形成し、異方性エッチングにより該絶縁膜を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁膜７０６を部分的にエッチングしても良い。サイドウォール７１６およびサイドウォール７１８を形成するための絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等を用いて、シリコン、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、有機材料などを含む膜を、単層構造または積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール７１６およびサイドウォール７１８を形成する工程は、これらに限定されるものではない。
次に、ゲート絶縁膜７０６、電極７０８および電極７１０、サイドウォール７１６およびサイドウォール７１８をマスクとして、半導体層７０２、半導体層７０４に一導電型を付与する不純物元素を添加する（図８（Ｃ）参照）。なお、半導体層７０２、半導体層７０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、ｎ型を付与する不純物元素を半導体層７０２に添加する際には、ｐ型の不純物が添加される半導体層７０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体層７０４に添加する際には、ｎ型の不純物が添加される半導体層７０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。
上記不純物元素の添加により、半導体層７０２に、一対の高濃度不純物領域７２０と、一対の低濃度不純物領域７２２と、チャネル形成領域７２４とが形成される。また、上記不純物元素の添加により、半導体層７０４に、一対の高濃度不純物領域７２６と、一対の低濃度不純物領域７２８と、チャネル形成領域７３０とが形成される。高濃度不純物領域７２０、高濃度不純物領域７２６はソースまたはドレインとして機能し、低濃度不純物領域７２２、低濃度不純物領域７２８はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。
なお、半導体層７０２上に形成されたサイドウォール７１６と、半導体層７０４上に形成されたサイドウォール７１８は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。例えば、ｐチャネル型トランジスタとなる半導体層７０４上のサイドウォール７１８は、ｎチャネル型トランジスタとなる半導体層７０２上のサイドウォール７１６よりも、キャリアが移動する方向の長さが長くなるように形成すると良い。ｐチャネル型トランジスタにおいて、サイドウォール７１８の長さをより長くすることで、ボロンの拡散による短チャネル効果を抑制することができるため、ソースおよびドレインに高濃度のボロンを添加することが可能となる。これにより、ソースおよびドレインを十分に低抵抗化することができる。
ソースおよびドレインをさらに低抵抗化するために、半導体層７０２および半導体層７０４の一部をシリサイド化したシリサイド領域を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体層中の珪素と金属とを反応させて行う。シリサイド領域としては、コバルトシリサイドまたはニッケルシリサイドを形成すれば良い。半導体層７０２や半導体層７０４が薄い場合には、半導体層７０２、半導体層７０４の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザー光の照射などによってもシリサイド領域を形成することができる。
上述の工程により、ｎチャネル型トランジスタ７３２およびｐチャネル型トランジスタ７３４が形成される。なお、図８（Ｃ）に示す段階では、ソース電極またはドレイン電極として機能する導電膜は形成されていないが、これらのソース電極またはドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
次に、ｎチャネル型トランジスタ７３２、ｐチャネル型トランジスタ７３４を覆うように絶縁膜７３６を形成する（図８（Ｄ）参照）。絶縁膜７３６は必ずしも設ける必要はないが、絶縁膜７３６を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ７３２、ｐチャネル型トランジスタ７３４に侵入することを防止できる。具体的には、絶縁膜７３６を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化シリコン膜を、絶縁膜７３６として用いる。この場合、上述の水素化の工程は、該窒化酸化シリコン膜形成後に行っても良い。なお、本実施の形態においては、絶縁膜７３６を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。
次に、ｎチャネル型トランジスタ７３２、ｐチャネル型トランジスタ７３４を覆うように、絶縁膜７３６上に絶縁膜７３８を形成する。絶縁膜７３８は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜７３８を形成しても良い。
絶縁膜７３８の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、半導体層７０２と半導体層７０４の一部が露出するように絶縁膜７３６および絶縁膜７３８にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層７０２に接する導電膜７４０および導電膜７４２と、半導体層７０４に接する導電膜７４４および導電膜７４６を形成する（図９（Ａ）参照）。導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６は、トランジスタのソース電極またはドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とヘリウムの混合ガスを用いたが、これに限定されるものではない。
導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６は、ＣＶＤ法やスパッタリング法等により形成することができる。材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６は、単層構造としても良いし、積層構造としても良い。
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度の銅（Ｃｕ）を混入させた材料を用いても良い。
導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層７０２と半導体層７０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜７４０および導電膜７４２と半導体層７０２とのコンタクト、導電膜７４４および導電膜７４６と半導体層７０４とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜７４０乃至導電膜７４６を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造またはそれ以上の積層構造とすることもできる。
また、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６として、六フッ化タングステンガスとシランガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、六フッ化タングステンを水素還元して形成したタングステンを、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６として用いても良い。
なお、導電膜７４０および導電膜７４２はｎチャネル型トランジスタ７３２の高濃度不純物領域７２０に接続されている。導電膜７４４および導電膜７４６はｐチャネル型トランジスタ７３４の高濃度不純物領域７２６に接続されている。
上述のシリサイド領域の形成工程、ゲート絶縁膜７０６形成工程等のＳＯＩ基板１９０が高温になる工程では、貼り合わせ界面に余剰水分が存在すると、半導体層１１８または半導体層２１６の隆起や欠落といった貼り合わせ不良が生じるおそれがある。半導体層１１８または半導体層２１６が隆起した部分にｎチャネル型トランジスタ７３２またはｐチャネル型トランジスタ７３４を形成した場合、その特性および信頼性は平坦である場合に比べて低下してしまう。しかし、ベース基板２００と半導体基板２１０とを貼り合わせる際に、ベース基板２００と半導体基板２１０の少なくとも一方を加熱することにより、貼り合わせ界面に余剰水分が残留することを抑制することができる。これにより、ＳＯＩ基板１９０が高温になる工程において、半導体層２１６の隆起や欠落といった余剰水分に起因する貼り合わせ不良を低減できる。これにより、ｎチャネル型トランジスタ７３２またはｐチャネル型トランジスタ７３４の特性および信頼性を向上させることができる。
図９（Ｂ）に、図９（Ａ）に示したｎチャネル型トランジスタ７３２およびｐチャネル型トランジスタ７３４の平面図を示す。ここで、図９（Ｂ）のＡ−Ｂにおける断面が図９（Ａ）に対応している。ただし、図９（Ｂ）においては、簡単のため、絶縁膜７３６、絶縁膜７３８、導電膜７４０、導電膜７４２、導電膜７４４、導電膜７４６等を省略している。
なお、本実施の形態においては、ｎチャネル型トランジスタ７３２とｐチャネル型トランジスタ７３４が、それぞれゲート電極として機能する電極を１つずつ有する場合（電極７０８、電極７１０を有する場合）を例示しているが、開示する発明の一態様は該構成に限定されない。トランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
本実施の形態では、貼り合わせ不良を十分に低減したＳＯＩ基板を用いているため、半導体装置の歩留まりを向上させることができる。なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図１０を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用する場合について説明する。
図１０（Ａ）は、ノート型のパーソナルコンピュータであり、筐体６０１、筐体６０２、表示部６０３、キーボード６０４などによって構成されている。表示部６０３には、実施の形態３に示す半導体装置が設けられている。また、筐体６０１と筐体６０２の少なくとも一の内部には駆動回路が設けられており、駆動回路には実施の形態３に示す半導体装置が設けられている。そのため、特性が向上され、信頼性の高いノート型のパーソナルコンピュータが実現される。
図１０（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体６１１には、表示部６１３と、外部インターフェイス６１５と、操作ボタン６１４等が設けられている。また、携帯情報端末を操作するスタイラス６１２などを備えている。表示部６１３には、実施の形態３に示す半導体装置が設けられている。また、本体６１１内には駆動回路が設けられており、駆動回路には実施の形態３に示す半導体装置が設けられている。そのため、特性が向上され、信頼性の高い携帯情報端末が実現される。
図１０（Ｃ）は、電子ペーパーを実装した電子書籍６２０であり、筐体６２１と筐体６２３の２つの筐体で構成されている。筐体６２１および筐体６２３には、それぞれ表示部６２５および表示部６２７が設けられている。筐体６２１と筐体６２３は、軸部６３７により接続されており、該軸部６３７を軸として開閉動作を行うことができる。また、筐体６２１は、電源６３１、操作キー６３３、スピーカー６３５などを備えている。表示部６２７には、実施の形態３に示す半導体装置が設けられている。また、筐体６２１、筐体６２３の少なくとも一の内部には駆動回路が設けられており、駆動回路には、実施の形態３に示す半導体装置が設けられている。そのため、特性が向上され、信頼性の高い電子書籍が実現される。
図１０（Ｄ）は、携帯電話機であり、筐体６４０と筐体６４１の２つの筐体で構成されている。さらに、筐体６４０と筐体６４１は、スライドし、図１０（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、筐体６４１は、表示パネル６４２、スピーカー６４３、マイクロフォン６４４、操作キー６４５、ポインティングデバイス６４６、カメラ用レンズ６４７、外部接続端子６４８などを備えている。また、筐体６４０は、携帯電話機の充電を行う太陽電池セル６４９、外部メモリスロット６５０などを備えている。また、アンテナは、筐体６４１に内蔵されている。表示パネル６４２には、実施の形態３に示す半導体装置が設けられている。また、筐体６４０と筐体６４１の少なくとも一の内部には駆動回路が設けられており、駆動回路には、実施の形態３に示す半導体装置が設けられている。そのため、特性が向上され、信頼性の高い携帯電話機が実現される。
図１０（Ｅ）は、デジタルカメラであり、本体６６１、表示部６６７、接眼部６６３、操作スイッチ６６４、表示部６６５、バッテリー６６６などによって構成されている。表示部６６５には、実施の形態３に示す半導体装置が設けられている。また、本体６６１内には駆動回路が設けられており、駆動回路には実施の形態３に示す半導体装置が設けられている。そのため、特性が向上され、信頼性の高いデジタルカメラが実現される。
図１０（Ｆ）は、テレビジョン装置６７０であり、筐体６７１、表示部６７３、スタンド６７５などで構成されている。テレビジョン装置６７０の操作は、筐体６７１が備えるスイッチや、リモコン操作機６８０により行うことができる。表示部６７３には、実施の形態３に示す半導体装置が設けられている。また、筐体６７１およびリモコン操作機６８０の内部には駆動回路が設けられており、駆動回路には実施の形態３に示す半導体装置が搭載されている。そのため、特性が向上され、信頼性の高いテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、特性が向上され、信頼性の高い電子機器が実現される。
本実施例では、半導体基板とベース基板との貼り合わせ界面（基板中心部、ここではシリコン層の縁から５ｍｍまでの範囲を除外した部分）における貼り合わせ不良の数を測定した結果について説明する。
まず、半導体基板として１２６．６ｍｍ×１２６．６ｍｍのシリコン基板を用意した。シリコン基板に熱酸化処理により酸化シリコン膜を１００ｎｍ形成した。次に、酸化シリコン膜が形成されたシリコン基板中に、酸化シリコン膜を通して水素イオンをドーピングし、脆化領域を形成した。水素イオンのドーピングの条件は、加速電圧を５０ｋｅＶとし、ドーズ量を２．７×１０１６ｉｏｎｓ／ｃｍ２とし、ビーム電流密度を６．３５μＡ／ｃｍ２として行った。
次に、ベース基板として３２０ｍｍ×４００ｍｍガラス基板を用意した。次に、ガラス基板およびシリコン基板に表面処理を行った。ガラス基板の表面処理には、ドライ処理として、線状光源のＸｅエキシマＵＶランプのスキャン照射を１０ｍｍ／秒で行った。その後、ウェット処理として、アルカリ系洗浄剤を用いたブラシ洗浄と、２流体洗浄（純水を空気とともに吹きつける方法）を行った。その後、気体を吹きつけてガラス基板を乾燥させた。シリコン基板の表面処理には、ドライ処理として線状光源のＸｅエキシマＵＶランプのスキャン照射を１０ｍｍ／秒で行った。その後、ウェット処理として、アルカリ系洗浄剤を用いたメガソニック洗浄を行った。その後、ＩＰＡによる乾燥（水をイソプロピルアルコールの蒸気で置換する方法）でシリコン基板を乾燥させた。
次に、ガラス基板の表面処理がされた面と、シリコン基板の脆化領域が形成され表面処理がされた面と、を対向させて配置し、ガラス基板をホットプレートにより加熱した。加熱条件として、６０℃に加熱（条件Ａ：シリコン基板４枚）、９０℃に加熱（条件Ｂ：同４枚）、６０℃に加熱後室温まで冷却（条件Ｃ：同２枚）、９０℃に加熱後室温まで冷却（条件Ｄ：同１枚）、の４つを設定し、ガラス基板の貼り合わせる部分を１８０秒間加熱した。また、比較例として、ガラス基板を加熱しない条件（条件Ｅ：同４枚）も設定した。
次に、条件Ａおよび条件Ｂについては、所望の温度に加熱されたガラス基板と、シリコン基板とを対向させて、ガラス基板を押圧することで、ガラス基板とシリコン基板の端部とを接触させた。この接触により、ガラス基板とシリコン基板との自発接合を生じさせ、ガラス基板とシリコン基板とを貼り合わせた。また、条件Ｃおよび条件Ｄについては、ガラス基板を所望の温度に加熱した後、冷却した。その後、ガラス基板とシリコン基板とを対向させて、ガラス基板を押圧することで、ガラス基板とシリコン基板の端部とを接触させた。この接触により、ガラス基板とシリコン基板との自発接合を生じさせ、ガラス基板とシリコン基板とを貼り合わせた。条件Ｅについては、ガラス基板は室温のまま、ガラス基板とシリコン基板とを対向させて、ガラス基板を押圧することで、ガラス基板とシリコン基板の端部とを接触させた。この接触により、ガラス基板とシリコン基板との自発接合を生じさせ、ガラス基板とシリコン基板とを貼り合わせた。
次に、全ての貼り合わされたガラス基板とシリコン基板に加熱処理を行い、貼り合わせを強固にした後、脆化領域においてシリコン基板を分離した。これにより、ガラス基板上に酸化シリコン膜を介してシリコン層が設けられたＳＯＩ基板を得た。加熱処理は、貼り合わせを強固にする目的で２００℃、２時間行い、その後分離する目的で６００℃、２時間行った。
次に、上記により得られたＳＯＩ基板にレーザー光を照射した。レーザー光のレーザー発振器として、ＸｅＣｌエキシマレーザー（波長：３０８ｎｍ、繰り返し周波数：３０Ｈｚ）を用いた。レーザー光の照射は、光学系により断面を線状に整形し、線状のレーザー光の走査速度を０．５ｍｍ／秒、ビームショット数を約２０ショットとし、室温にて窒素ガスをＳＯＩ基板に吹き付けながら行った。
次に、上記により得られたＳＯＩ基板の貼り合わせ不良について顕微鏡で観察した。具体的には基板中心部、ここではシリコン層の縁から５ｍｍまでの範囲を除外した部分１１６．６ｍｍ×１１６．６ｍｍにおいて、シリコン層の隆起、シリコン層や酸化シリコン膜の欠落などの貼り合わせ不良について観察した。
図１１に、貼り合わせ不良の数を測定した結果を示す。図１１中の白四角形は各試料の不良数を示し、黒四角形は各条件における不良数の平均値を示す。
図１１に示すように、ガラス基板を６０℃に加熱（条件Ａ）、および９０℃に加熱（条件Ｂ）することにより、加熱しない場合（条件Ｅ）と比較して、貼り合わせ不良を低減することができた。また、ガラス基板を６０℃に加熱した後冷却（条件Ｃ）、および９０℃に加熱した後冷却（条件Ｄ）することでも、加熱しない場合（条件Ｅ）と比較して、貼り合わせ不良を低減することができた。
以上の結果より、ガラス基板を加熱した後にシリコン基板と貼り合わせることによって（条件Ａおよび条件Ｂ）、ガラス基板とシリコン基板との貼り合わせ界面における貼り合わせ不良を低減できることが示された。また、ガラス基板を加熱し冷却した後に、シリコン基板と貼り合わせることによっても（条件Ｃおよび条件Ｄ）、ガラス基板とシリコン基板との貼り合わせ界面における貼り合わせ不良を低減できることが示された。
シリコン層の隆起や、シリコン層や酸化シリコン膜の欠落といった貼り合わせ不良は、基板表面の余剰水分や、パーティクル（ゴミ）、気体の閉じ込めなどが要因である。その中でも貼り合わせ界面の余剰水分は、貼り合わせ不良の大きな要因の一である。ガラス基板を加熱することで、またはガラス基板を加熱後冷却することで、ガラス基板表面に付着した水分の一部が気化する。これにより、ガラス基板表面の貼り合わせに必要な水分量を残存させた上で、余剰水分を低減できる。このため、加熱した場合（条件Ａおよび条件Ｂ）と加熱後冷却した場合（条件Ｃおよび条件Ｄ）において、余剰水分に起因する貼り合わせ不良が減少したと考えられる。
本実施例では、半導体基板とベース基板との貼り合わせ界面（基板の外周部、ここではシリコン層の縁から４ｍｍまでの範囲）における貼り合わせ不良の数を測定した結果について説明する。
まず、半導体基板として１２６．６ｍｍ×１２６．６ｍｍのシリコン基板を用意した。シリコン基板に熱酸化処理により酸化シリコン膜を１００ｎｍ形成した。次に、酸化シリコン膜が形成されたシリコン基板中に、酸化シリコン膜を通して水素イオンをドーピングし、脆化領域を形成した。水素イオンのドーピングの条件は、加速電圧を５０ｋｅＶとし、ドーズ量を２．７×１０１６ｉｏｎｓ／ｃｍ２とし、ビーム電流密度を６．３５μＡ／ｃｍ２として行った。
次に、ベース基板として３２０ｍｍ×４００ｍｍガラス基板を用意した。次に、ガラス基板およびシリコン基板に表面処理を行った。ガラス基板の表面処理には、ドライ処理として、線状光源のＸｅエキシマＵＶランプのスキャン照射を１０ｍｍ／秒で行った。その後、ウェット処理として、アルカリ系洗浄剤を用いたブラシ洗浄と、２流体洗浄（純水を空気とともに吹きつける方法）を行った。その後、気体を吹きつけてガラス基板を乾燥させた。シリコン基板の表面処理には、ドライ処理として線状光源のＸｅエキシマＵＶランプのスキャン照射を１０ｍｍ／秒で行った。その後、ウェット処理として、アルカリ系洗浄剤を用いたメガソニック洗浄を行った。その後、ＩＰＡによる乾燥（水をイソプロピルアルコールの蒸気で置換する方法）でシリコン基板を乾燥させた。
次に、ガラス基板とシリコン基板を、表面処理がされた面を対向させて配置し、ガラス基板をホットプレートで加熱した。加熱条件として、６０℃に加熱（条件Ａ：シリコン基板４枚）、９０℃に加熱（条件Ｂ：同４枚）、６０℃に加熱後室温まで冷却（条件Ｃ：同２枚）、９０℃に加熱後室温まで冷却（条件Ｄ：同１枚）、の４つを設定し、ガラス基板の貼り合わせる部分を１８０秒間加熱した。また、比較例として、ガラス基板を加熱しない条件（条件Ｅ：同４枚）も設定した。
次に、ガラス基板とシリコン基板との貼り合わせを行った。本実施例では、貼り合わせ工程において、貼り合わせ時間を計測した。具体的には、ガラス基板とシリコン基板とを対向させ、ガラス基板を押圧することでシリコン基板と接触させてガラス基板とシリコン基板を貼り合わせる方法において、接触によりガラス基板とシリコン基板との貼り合わせが開始した時から、自発的に接合が進み、接合が完了した時までを、ストップウォッチで計測した。貼り合わせ方法は、実施例１と同様に行った。
次に、貼り合わされたガラス基板とシリコン基板に加熱処理を行い、貼り合わせを強固にした後、脆化領域においてシリコン基板を分離した。これにより、ガラス基板上に酸化シリコン膜を介してシリコン層が設けられたＳＯＩ基板を得た。加熱処理は、貼り合わせを強固にする目的で２００℃、２時間行い、その後分離する目的で６００℃、２時間行った。
次に、上記により得られたＳＯＩ基板の貼り合わせ不良について顕微鏡で観察した。このとき、基板の外周部（シリコン層の縁から４ｍｍまでの範囲）の貼り合わせ界面において、ガラス基板と酸化シリコン膜の界面には、気体やパーティクルが閉じこめられたことによって生じる貼り合わせ不良（ボイド）が観察された。
図１２に、貼り合わせに要した時間と、ボイド数の測定結果について示す。図１２中の黒丸は各試料における貼り合わせに要した時間を示し、棒グラフはボイド数を示す。
図１２に示すように、ガラス基板を６０℃に加熱した条件Ａでは、貼り合わせ時間は７．６７秒、８．７１秒、１２．７８秒、ボイド数は２７個、７個、７個であった。これに対し、ガラス基板を加熱しなかった条件Ｅでは、貼り合わせ時間は３．４９秒、３．４秒、３．９２秒、ボイド数は３５６個、６６５個、６４２個であった。
上記の結果から、ガラス基板を６０℃に加熱した（条件Ａ）ことにより、ガラス基板を加熱しなかった（条件Ｅ）場合と比較して、貼り合わせに時間がかかることが示された。また、ガラス基板を６０℃に加熱したことにより、ガラス基板を加熱しなかった場合と比較して、ボイド数が低減することが示された。以上のことから、ガラス基板を加熱することにより、貼り合わせが急速に進むことを抑制し、基板の外周部においてボイドの発生を低減できることが示された。
また、図１２に示すように、ガラス基板を９０℃に加熱した条件Ｂ、ガラス基板を加熱後冷却した条件Ｃおよび条件Ｄについても、ガラス基板を加熱しなかった条件Ｅと比較して、基板の外周部においてボイドの発生を低減できることが示された。
本実施例では、ガラス基板を加熱することで離脱するガラス基板の水（Ｈ２Ｏ）およびＯＨを測定した結果を示す。
まず、ベース基板として３２０ｍｍ×４００ｍｍガラス基板を用意した。次に、ガラス基板に表面処理を行った。表面処理には、ドライ処理としてＸｅエキシマＵＶランプの照射を１０ｍｍ／秒で行った。その後、ウェット処理としてアルカリ系洗浄剤を用いたブラシ洗浄と、２流体洗浄（純水を空気とともに吹きつける方法）を行った。その後、気体を吹きつけてガラス基板を乾燥させた。
次に、ガラス基板をホットプレートにより加熱した。加熱条件として、６０℃に加熱と、９０℃に加熱の２つを設定し、１８０秒間加熱した。また、比較例として加熱なしの条件も設定した。その後加熱したガラス基板、および加熱しなかったガラス基板を１０ｍｍ×１０ｍｍに切り出し、ＴＤＳ（昇温離脱ガス分光法、Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、離脱するガラス基板の水（Ｈ２Ｏ）およびＯＨを測定した。なお、ＴＤＳ分析とは、試料を真空容器内で加熱し、昇温中に試料から発生するガス成分を四重極質量分析計で検出する分析方法である。検出されるガス成分はｍ／ｚ（質量／電荷）で区別される。
図１３に、ＴＤＳ分析結果を示す。図１３（Ａ）は、ｍ／ｚ＝１７（ＯＨ）におけるＴＤＳスペクトルであり、図１３（Ｂ）は、ｍ／ｚ＝１８（主に、Ｈ２Ｏ）におけるＴＤＳスペクトルである。図１３中に矢印を用いて、６０℃に加熱したガラス基板、９０℃に加熱したガラス基板、加熱しなかったガラス基板の測定結果と、試料なしで測定した結果を示す。
図１３（Ａ）（Ｂ）に示すように、６０℃に加熱した基板および９０℃に加熱したガラス基板は、加熱していないガラス基板と比較して、脱離する水（Ｈ２Ｏ）およびＯＨが減少していることがわかる。
上記の結果から、ガラス基板を加熱することによりガラス基板表面に付着した水分量が低減されることが示された。これは実施例１に示した、ガラス基板の加熱によりガラス基板表面の余剰水分が低減され、貼り合わせ不良が低減される効果を裏付けるものである。また実施例２に示した、ガラス基板の加熱により基板外周部のボイドが低減される効果を裏付けるものである。
１００ ベース基板
１０１ 絶縁層
１１０ 半導体基板
１１２ 脆化領域
１１４ 絶縁層
１１６ 半導体層
１１８ 半導体層
１２０ 半導体基板
１３０ 治具
１４０ ホットプレート
１８０ ＳＯＩ基板
１８１ ＳＯＩ基板
１９０ ＳＯＩ基板
１９１ ＳＯＩ基板
２００ ベース基板
２１０ 半導体基板
２１４ 絶縁層
２１６ 半導体層
２３０ 治具
２４０ ホットプレート
２９０ ＳＯＩ基板
６０１ 筐体
６０２ 筐体
６０３ 表示部
６０４ キーボード
６１１ 本体
６１２ スタイラス
６１３ 表示部
６１４ 操作ボタン
６１５ 外部インターフェイス
６２０ 電子書籍
６２１ 筐体
６２３ 筐体
６２５ 表示部
６２７ 表示部
６３１ 電源
６３３ 操作キー
６３５ スピーカー
６３７ 軸部
６４０ 筐体
６４１ 筐体
６４２ 表示パネル
６４３ スピーカー
６４４ マイクロフォン
６４５ 操作キー
６４６ ポインティングデバイス
６４７ カメラ用レンズ
６４８ 外部接続端子
６４９ 太陽電池セル
６５０ 外部メモリスロット
６６１ 本体
６６３ 接眼部
６６４ 操作スイッチ
６６５ 表示部
６６６ バッテリー
６６７ 表示部
６７０ テレビジョン装置
６７１ 筐体
６７３ 表示部
６７５ スタンド
６８０ リモコン操作機
７００ 半導体層
７０２ 半導体層
７０４ 半導体層
７０６ ゲート絶縁膜
７０８ 電極
７１０ 電極
７１２ 不純物領域
７１４ 不純物領域
７１６ サイドウォール
７１８ サイドウォール
７２０ 高濃度不純物領域
７２２ 低濃度不純物領域
７２４ チャネル形成領域
７２６ 高濃度不純物領域
７２８ 低濃度不純物領域
７３０ チャネル形成領域
７３２ ｎチャネル型トランジスタ
７３４ ｐチャネル型トランジスタ
７３６ 絶縁膜
７３８ 絶縁膜
７４０ 導電膜
７４２ 導電膜
７４４ 導電膜
７４６ 導電膜

Claims (9)

  1. 半導体基板に絶縁層を形成し、
    前記絶縁層が形成された前記半導体基板にイオンを照射することにより脆化領域を形成し、
    ベース基板を加熱することで、前記ベース基板表面に付着した水分量を低減し、加熱された前記ベース基板と、前記脆化領域が形成された前記半導体基板と、を対向して接触させることにより貼り合わせ、
    貼り合わされた前記ベース基板と前記半導体基板とを加熱して、前記脆化領域において分離させることにより、前記ベース基板上に半導体層を形成する、ＳＯＩ基板の作製方法。
  2. 半導体基板に絶縁層を形成し、
    前記絶縁層が形成された前記半導体基板にイオンを照射することにより脆化領域を形成し、
    ベース基板を加熱した後冷却することで、前記ベース基板表面に付着した水分量を低減し、冷却された前記ベース基板と、前記脆化領域が形成された前記半導体基板と、を対向して接触させることにより貼り合わせ、
    貼り合わされた前記ベース基板と前記半導体基板とを加熱して、前記脆化領域において分離させることにより、前記ベース基板上に半導体層を形成する、ＳＯＩ基板の作製方法。
  3. 複数の半導体基板にそれぞれ絶縁層を形成し、
    前記絶縁層が形成された前記複数の半導体基板にイオンを照射することによりそれぞれ脆化領域を形成し、
    ベース基板を加熱することで、前記ベース基板表面に付着した水分量を低減し、加熱された前記ベース基板と、前記脆化領域が形成された前記複数の半導体基板と、を対向して接触させることにより貼り合わせ、
    貼り合わされた前記ベース基板と前記複数の半導体基板とを加熱して、前記脆化領域において分離させることにより、前記ベース基板上に複数の半導体層を形成する、ＳＯＩ基板の作製方法。
  4. 前記ベース基板上に前記半導体層を形成した後、
    前記半導体層にレーザー光を照射する、請求項１乃至３のいずれか一に記載のＳＯＩ基板の作製方法。
  5. 前記ベース基板を加熱する際に、
    前記ベース基板を５５℃以上９５℃以下に加熱する、請求項１乃至４のいずれか一に記載のＳＯＩ基板の作製方法。
  6. 前記ベース基板を加熱する際に、
    前記ベース基板の加熱温度以上の温度の気体を吹きつけることにより加熱を行う、請求項１乃至５のいずれか一に記載のＳＯＩ基板の作製方法。
  7. 前記ベース基板を加熱した後冷却する際に、
    前記ベース基板を室温以上９５℃以下に冷却する、請求項２および４乃至６のいずれか一に記載のＳＯＩ基板の作製方法。
  8. 前記ベース基板としてガラス基板を用いる、請求項１乃至７のいずれか一に記載のＳＯＩ基板の作製方法。
  9. 前記ベース基板と前記半導体基板とを貼り合わせる前に、
    前記ベース基板および前記半導体基板の表面に、オゾンまたは活性状態にある酸素と紫外線を組み合わせて処理を行う、請求項１乃至８のいずれか一に記載のＳＯＩ基板の作製方法。
JP2011180526A 2010-08-23 2011-08-22 Ｓｏｉ基板の作製方法 Withdrawn JP2012069927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011180526A JP2012069927A (ja) 2010-08-23 2011-08-22 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010186594 2010-08-23
JP2010186594 2010-08-23
JP2011180526A JP2012069927A (ja) 2010-08-23 2011-08-22 Ｓｏｉ基板の作製方法

Publications (2)

Publication Number Publication Date
JP2012069927A true JP2012069927A (ja) 2012-04-05
JP2012069927A5 JP2012069927A5 (ja) 2014-10-02

Family

ID=45594394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011180526A Withdrawn JP2012069927A (ja) 2010-08-23 2011-08-22 Ｓｏｉ基板の作製方法

Country Status (3)

Country Link
US (1) US20120045883A1 (ja)
JP (1) JP2012069927A (ja)
SG (2) SG2014010508A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6270450B2 (ja) * 2013-12-13 2018-01-31 キヤノン株式会社 放射線検出装置、放射線検出システム、及び、放射線検出装置の製造方法
US9299600B2 (en) * 2014-07-28 2016-03-29 United Microelectronics Corp. Method for repairing an oxide layer and method for manufacturing a semiconductor structure applying the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313796A (ja) * 2001-04-18 2002-10-25 Gasonics:Kk 基板熱処理装置
JP2005197524A (ja) * 2004-01-08 2005-07-21 Sumitomo Mitsubishi Silicon Corp Ｓｏｉウェーハの作製方法
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2892230B1 (fr) * 2005-10-19 2008-07-04 Soitec Silicon On Insulator Traitement d'une couche de germamium
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313796A (ja) * 2001-04-18 2002-10-25 Gasonics:Kk 基板熱処理装置
JP2005197524A (ja) * 2004-01-08 2005-07-21 Sumitomo Mitsubishi Silicon Corp Ｓｏｉウェーハの作製方法
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置

Also Published As

Publication number Publication date
US20120045883A1 (en) 2012-02-23
SG2014010508A (en) 2014-05-29
SG178691A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
JP5500914B2 (ja) レーザ照射装置
JP5553523B2 (ja) 半導体装置の作製方法
JP5586912B2 (ja) 半導体基板の作製方法
JP5433220B2 (ja) 半導体装置及びその作製方法
KR101554470B1 (ko) 반도체 기판의 제작 방법
JP2011077504A (ja) 半導体装置の作製方法
JP5941285B2 (ja) Ｓｏｉ基板の作製方法
JP5586906B2 (ja) 半導体装置の作製方法
JP5583916B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP2012069927A (ja) Ｓｏｉ基板の作製方法
JP5977947B2 (ja) Ｓｏｉ基板の作製方法
JP5580010B2 (ja) 半導体装置の作製方法
JP2009253180A (ja) 半導体装置及びその作製方法
JP2012156495A (ja) Ｓｏｉ基板の作製方法
JP5851113B2 (ja) Ｓｏｉ基板の作製方法
JP5981725B2 (ja) Ｓｏｉ基板の作製方法
JP5576617B2 (ja) 単結晶半導体層の結晶性評価方法
KR101641499B1 (ko) Ｓｏｉ 기판의 제작 방법
JP2009212387A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160301

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170404