JP2005197524A - Soiウェーハの作製方法 - Google Patents
Soiウェーハの作製方法 Download PDFInfo
- Publication number
- JP2005197524A JP2005197524A JP2004003347A JP2004003347A JP2005197524A JP 2005197524 A JP2005197524 A JP 2005197524A JP 2004003347 A JP2004003347 A JP 2004003347A JP 2004003347 A JP2004003347 A JP 2004003347A JP 2005197524 A JP2005197524 A JP 2005197524A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- soi
- soi wafer
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
スマートカット法によるSOIウェーハの作製で、剥離後の表面を平坦化し、SOI層を薄膜化して、SOI層の膜厚を均一化する。
【解決手段】
活性層用シリコンウェーハに酸化膜を介して水素ガスをイオン注入し、シリコンバルク中にイオン注入層を形成する。次いで、この活性層用ウェーハを絶縁膜を介して支持ウェーハに貼り合わせる。この貼り合わせウェーハを加熱することにより、イオン注入層を境界にその一部を剥離し、SOIウェーハを作製する。このイオン注入層を境界として剥離した後、SOIウェーハを酸化性雰囲気で酸化処理する。この酸化膜は例えばHF液により除去する。この後、SOIウェーハをアルゴンガス雰囲気で1100以上で略3時間熱処理する。この結果、SOIウェーハの表面の平均2乗粗さが0.1nm以下まで改善される。
【選択図】図1
Description
SOIウェーハの作製方法の1つに、シリコンウェーハ表面に水素イオンを注入した後、剥離熱処理により、イオン注入層を境界として剥離するスマートカット法がある。しかし、剥離した時のダメージにより、剥離後のSOIウェーハの表面(剥離面)が粗くなってしまう。この問題に対して、例えば、特許文献1に記載のSOIウェーハの作製方法には、気相エッチング法による平坦化処理が開示されている。
また、例えば、特許文献2に記載のSOIウェーハの作製方法には、剥離後のウェーハの表面を酸化処理した後に、水素を含む還元性雰囲気下で熱処理して、表面を平坦化する技術が提案されている。
また、この発明は、SOI層の膜厚を均一化して、SOI層を薄膜化するSOIウェーハの作製方法を提供することを目的とする。
そして、このSOIウェーハを、例えば酸化性雰囲気で酸化処理をする。この結果、SOI層表面に所定厚さの酸化膜が形成される。このときの酸化膜の厚さは4000Åである。この後、SOIウェーハの酸化膜を例えばHFエッチングにより除去する。これにより、SOIウェーハのSOI層が剥離後よりも均一化され、かつ薄膜化が可能となる。
さらにこの後、例えばアルゴンガス雰囲気で1100℃の熱処理を略3時間行う。アルゴンガスはSOIウェーハの表面を再結晶化(マイグレーション)させる。
この結果、SOIウェーハの表面の平均2乗粗さrms(10μm×10μm)は0.1nm以下まで低減できる。
酸化処理は、剥離熱処理により完全に分離した場合、剥離熱処理と、同じ炉内で連続して行える。また、平坦化熱処理は、結合熱処理と兼用できる。
平坦化熱処理する温度は、1100℃以上である。1100℃未満であると、SOIウェーハの表面を再結晶化させることができない。よって、SOIウェーハの表面の平坦化が不十分となる。
スマートカット法によるSOIウェーハの作製方法において、イオン注入層を境界として剥離した後、SOIウェーハを、酸化性雰囲気で酸化処理する。酸化処理時の温度は600℃〜1000℃の範囲であり、酸化処理時間は限定されない。
この後、SOIウェーハを、アルゴンガスの不活性雰囲気で1100℃以上の温度に保持して平坦化熱処理する。これにより、SOIウェーハの表面(剥離面)が再結晶化され(マイグレーション)、その表面が平坦化される。
この結果、SOIウェーハの表面の平均2乗粗さrms(10μm×10μm)は0.1nm以下まで低減できる。
また、上記酸化処理は、剥離熱処理により完全に分離した場合、剥離熱処理と同じ炉内で連続して行える。
ここでは、スマートカット法を用いて、SOI層を形成するSOIウェーハの作製方法について説明する。
本実施例に係るスマートカット法によるSOIウェーハの作製は、図1に示すような工程で行われる。
まず、CZ法により育成され、ボロンがドーパントとされたシリコンインゴットからスライスしたシリコンウェーハを2枚準備する。これらのシリコンウェーハを、一方を活性層用ウェーハとして、他方を支持用ウェーハとする。そして、図1(a)に示すように、活性層用ウェーハとなるシリコンウェーハの表面に酸化膜を形成する。酸化膜の形成は、酸化炉内にシリコンウェーハを挿入し、これを所定時間、所定温度に加熱することにより行われる。このとき、形成される酸化膜の厚さは150nmである。
次に、図1(c)に示すように、水素イオンが注入された活性層用ウェーハを、そのイオンが注入された面(酸化膜表面)を貼り合わせ面として、支持用ウェーハに貼り合わせる。この結果、貼り合わせ界面に絶縁膜(酸化膜)が介在された貼り合わせウェーハが形成される。
そして、図1(d)に示すように、貼り合わせウェーハを略500℃、窒素ガス雰囲気で熱処理する。すると、貼り合わせウェーハのイオン注入層において水素ガスのバブルが形成され、このバブルが形成されたイオン注入層を境界として、活性層用ウェーハの一部(貼り合わせウェーハの一部)が剥離する。すなわち、貼り合わせウェーハは、支持ウェーハに酸化膜を介してSOI層(活性層用ウェーハの一部)が積層されたSOIウェーハと、残りの活性層用ウェーハとに分離される。このときのSOIウェーハの表面の平均2乗粗さrms(10μm×10μm)は10nm以下である。
ここまでの工程は、一般的なスマートカット法によるSOIウェーハの作製方法での工程と同じである。
そして、図1(f)に示すように、この酸化膜を例えばHFエッチングにより除去する。これにより、SOI層の厚さが均一化され、かつ、薄膜化される。
上記一連の工程(酸化処理およびHFエッチング)は、複数回行ってもよい。これにより、平坦化された粗さを維持したままで、SOI層の薄膜化がより可能である。すなわち、SOI層の取り代が大きい場合は、酸化処理して酸化膜を形成した後、例えばHFエッチングにより酸化膜を除去する工程を繰り返すことにより、SOI層がより薄膜化される。
ウェット酸化処理する理由は、ドライ酸化雰囲気で酸化処理すると、酸化レートが遅く、長時間の熱処理が必要となるからである。また、水素ガスの添加や、HCl酸化のような酸化レートの速いガス形態を用いても効果的である。
また、酸化膜の形成が異方性である低温領域で酸化処理が必要である。そのときの酸化性雰囲気の温度は、600℃〜1000℃の範囲であり、好ましくは600℃〜800℃である。
SOI層の最終的な厚さは500Å〜1000Åが一般的である。したがって、酸化処理および平坦化熱処理の条件を考慮すると、剥離直後のSOI層の厚さは、3000Å〜4000Åが好ましい。
平坦化熱処理の温度が1200℃以上であると、スリップ転移の発生するおそれがある。したがって、1100℃〜1150℃までの温度が好ましい。熱処理時間もスループットを考慮して略3時間が好ましい。
上述の図1(a)〜(d)を経て作製されたSOIウェーハについて平坦化熱処理温度を1050℃〜1300℃、時間を1時間〜4時間に変化させて保持した。また、酸化膜の厚さを3000Å〜5000Åまで変化させた。これらのSOIウェーハについて、SOI層の表面の平均2乗粗さrms(10μm×10μm)についてそれぞれ公知の方法で評価した。評価結果を表1に示す。
Claims (4)
- 活性層用ウェーハに絶縁膜を介して水素または希ガス元素をイオン注入してイオン注入層を形成し、次いで、この活性層用ウェーハを絶縁膜を介して支持ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを熱処理して、イオン注入層を境界として剥離するSOIウェーハの作製方法であって、
貼り合わせウェーハを熱処理することにより、イオン注入層を境界として剥離しSOIウェーハを形成した後、SOIウェーハを酸化処理してSOI層表面に所定厚さの酸化膜を形成し、次いで、この酸化膜を除去し、この後、SOIウェーハを不活性ガス雰囲気で熱処理するSOIウェーハの作製方法。 - 上記不活性ガス雰囲気での熱処理は、SOIウェーハをアルゴンガス雰囲気で、1100℃以上の温度に略3時間以上保持する請求項1に記載のSOIウェーハの作製方法。
- 上記酸化処理は、600℃〜1000℃の温度で処理する請求項1または請求項2に記載のSOIウェーハの作製方法。
- 上記酸化膜の厚さは、4000Å以上である請求項1〜請求項3のいずれか1項に記載のSOIウェーハの作製方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003347A JP4285244B2 (ja) | 2004-01-08 | 2004-01-08 | Soiウェーハの作製方法 |
PCT/JP2004/019596 WO2005067053A1 (ja) | 2004-01-08 | 2004-12-28 | Soiウェーハの作製方法 |
EP04807951A EP1705704A4 (en) | 2004-01-08 | 2004-12-28 | PROCESS FOR PRODUCING SOI PLATEBOARD |
US10/585,522 US7358147B2 (en) | 2004-01-08 | 2004-12-28 | Process for producing SOI wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003347A JP4285244B2 (ja) | 2004-01-08 | 2004-01-08 | Soiウェーハの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005197524A true JP2005197524A (ja) | 2005-07-21 |
JP4285244B2 JP4285244B2 (ja) | 2009-06-24 |
Family
ID=34747073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004003347A Expired - Lifetime JP4285244B2 (ja) | 2004-01-08 | 2004-01-08 | Soiウェーハの作製方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7358147B2 (ja) |
EP (1) | EP1705704A4 (ja) |
JP (1) | JP4285244B2 (ja) |
WO (1) | WO2005067053A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218579A (ja) * | 2008-02-14 | 2009-09-24 | Shin Etsu Chem Co Ltd | Soi基板の表面処理方法 |
JP2012069927A (ja) * | 2010-08-23 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US8802540B2 (en) | 2007-03-14 | 2014-08-12 | Sumco Corporation | Method of manufacturing bonded wafer |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5082299B2 (ja) * | 2006-05-25 | 2012-11-28 | 株式会社Sumco | 半導体基板の製造方法 |
JP2008016534A (ja) * | 2006-07-04 | 2008-01-24 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP5183969B2 (ja) * | 2007-05-29 | 2013-04-17 | 信越半導体株式会社 | Soiウェーハのシリコン酸化膜形成方法 |
JP5654206B2 (ja) * | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法及び該soi基板を用いた半導体装置 |
JP2009260315A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法及び半導体装置の作製方法 |
JP5478199B2 (ja) * | 2008-11-13 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
FR2987935B1 (fr) * | 2012-03-12 | 2016-07-22 | Soitec Silicon On Insulator | Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi). |
US8962224B2 (en) * | 2012-08-13 | 2015-02-24 | Applied Materials, Inc. | Methods for controlling defects for extreme ultraviolet lithography (EUVL) photomask substrate |
FR3007891B1 (fr) * | 2013-06-28 | 2016-11-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH112848A (ja) | 1997-06-12 | 1999-01-06 | Mitsubishi Cable Ind Ltd | 分極反転結晶の製造方法 |
JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
FR2827423B1 (fr) * | 2001-07-16 | 2005-05-20 | Soitec Silicon On Insulator | Procede d'amelioration d'etat de surface |
US6884696B2 (en) | 2001-07-17 | 2005-04-26 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonding wafer |
JP2003224247A (ja) * | 2002-01-29 | 2003-08-08 | Shin Etsu Handotai Co Ltd | Soiウエーハ及びsoiウエーハの製造方法 |
KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
US20070069335A1 (en) * | 2003-09-08 | 2007-03-29 | Akihiko Endo | Bonded wafer and its manufacturing method |
US7179719B2 (en) * | 2004-09-28 | 2007-02-20 | Sharp Laboratories Of America, Inc. | System and method for hydrogen exfoliation |
JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Soiウェーハの製造方法 |
-
2004
- 2004-01-08 JP JP2004003347A patent/JP4285244B2/ja not_active Expired - Lifetime
- 2004-12-28 EP EP04807951A patent/EP1705704A4/en not_active Withdrawn
- 2004-12-28 US US10/585,522 patent/US7358147B2/en active Active
- 2004-12-28 WO PCT/JP2004/019596 patent/WO2005067053A1/ja active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8802540B2 (en) | 2007-03-14 | 2014-08-12 | Sumco Corporation | Method of manufacturing bonded wafer |
JP2009218579A (ja) * | 2008-02-14 | 2009-09-24 | Shin Etsu Chem Co Ltd | Soi基板の表面処理方法 |
JP2012069927A (ja) * | 2010-08-23 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2005067053A1 (ja) | 2005-07-21 |
JP4285244B2 (ja) | 2009-06-24 |
US7358147B2 (en) | 2008-04-15 |
EP1705704A1 (en) | 2006-09-27 |
US20070190737A1 (en) | 2007-08-16 |
EP1705704A4 (en) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828230B2 (ja) | Soiウェーハの製造方法 | |
JP4552856B2 (ja) | Soiウェーハの作製方法 | |
US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
JPWO2005022610A1 (ja) | 貼り合わせウェーハの製造方法 | |
WO2013102968A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP4285244B2 (ja) | Soiウェーハの作製方法 | |
US20230369038A1 (en) | Methods of forming soi substrates | |
JP6107709B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
EP2161741B1 (en) | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density | |
CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
JP2008066500A (ja) | 貼り合わせウェーハおよびその製造方法 | |
JP2008016534A (ja) | 貼り合わせウェーハの製造方法 | |
JP4624812B2 (ja) | Soiウエーハの製造方法 | |
JP4720164B2 (ja) | Soiウェーハの製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
TWI549192B (zh) | Method of manufacturing wafers | |
JP2018056230A (ja) | 貼り合わせsoiウェーハの製造方法 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
JP5703920B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2004281805A (ja) | 半導体ウェーハの平坦化処理方法 | |
JP2008072049A (ja) | 貼り合わせウェーハの製造方法 | |
JP2005085964A (ja) | 貼り合わせ基板の製造方法 | |
JP2005197525A (ja) | Soiウェーハの作製方法 | |
JP2005086041A (ja) | 半導体ウェーハのイオン注入方法 | |
JP2004214399A (ja) | 半導体基板の製造方法およびウェーハ剥離熱処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080229 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4285244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |