KR101554470B1 - 반도체 기판의 제작 방법 - Google Patents

반도체 기판의 제작 방법 Download PDF

Info

Publication number
KR101554470B1
KR101554470B1 KR1020090004890A KR20090004890A KR101554470B1 KR 101554470 B1 KR101554470 B1 KR 101554470B1 KR 1020090004890 A KR1020090004890 A KR 1020090004890A KR 20090004890 A KR20090004890 A KR 20090004890A KR 101554470 B1 KR101554470 B1 KR 101554470B1
Authority
KR
South Korea
Prior art keywords
island
semiconductor layers
substrate
single crystal
semiconductor layer
Prior art date
Application number
KR1020090004890A
Other languages
English (en)
Other versions
KR20090082126A (ko
Inventor
고이치로 다나카
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090082126A publication Critical patent/KR20090082126A/ko
Application granted granted Critical
Publication of KR101554470B1 publication Critical patent/KR101554470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 반도체 기판에 있어서의 반도체층 표면의 평탄성을 향상시키는 것을 목적의 하나로 한다. 또는, 반도체 기판의 생산성을 향상시키는 것을 목적의 하나로 한다.
단결정 반도체 기판의 일 표면에 이온을 조사하여 손상 영역을 형성하고, 단결정 반도체 기판의 일 표면 위에 절연층을 형성하고, 절연 표면을 가지는 기판의 표면과 절연층의 표면을 접촉시켜 절연 표면을 가지는 기판과 단결정 반도체 기판을 접합하고, 가열 처리를 실시함으로써, 손상 영역에 있어서 단결정 반도체 기판을 분리시켜 절연 표면을 가지는 기판 위에 단결정 반도체층을 형성하고, 단결정 반도체층을 패터닝함으로써 복수의 섬 형상 반도체층을 형성하고, 섬 형상 반도체층의 하나에 상기 섬 형상 반도체층의 전체 면을 덮도록 성형된 레이저 광을 조사한다.
단결정 반도체, 절연 표면 기판, 레이저, 평탄화, 용융 상태 판정

Description

반도체 기판의 제작 방법{MANUFACTURING METHOD OF SEMICONDUCTOR SUBSTRATE}
본 발명은, 반도체 기판의 제작 방법에 관한 것이다.
근년, 벌크(bulk)형의 실리콘 기판 대신에, SOI(Silicon On Insulator) 기판을 사용한 집적회로가 개발되고 있다. 절연층 위에 형성된 얇은 단결정 실리콘층의 특징을 살림으로써, 집적회로 중의 트랜지스터끼리를 완전하게 분리하여 형성할 수 있고, 또한 트랜지스터를 완전 공핍(空乏)형으로 할 수 있기 때문에, 고집적, 고속 구동, 저소비 전력 등 부가가치가 높은 반도체 집적회로를 실현할 수 있다.
SOI 기판을 제작하는 방법 중의 하나로서, 수소 이온 주입과 박리를 조합한, 수소 이온 주입 박리법이 알려져 있다. 수소 이온 주입 박리법의 대표적인 공정을 이하에 나타낸다.
우선, 실리콘 기판에 수소 이온을 주입함으로써, 표면으로부터 소정의 깊이에 이온 주입층을 형성한다. 다음에, 베이스 기판이 되는 다른 실리콘 기판을 산화시켜 산화실리콘막을 형성한다. 그 후, 수소 이온을 주입한 실리콘 기판과, 다른 실리콘 기판의 산화실리콘막을 밀착시켜, 2장의 실리콘 기판을 접합시킨다. 그 리고, 가열 처리를 행함으로써, 이온 주입층을 벽개면으로 하여 한 쪽의 실리콘 기판을 벽개시킨다.
수소 이온 주입 박리법을 사용하여 유리 기판 위에 단결정 실리콘층을 형성하는 방법이 알려져 있다(예를 들어, 특허 문헌 1 참조). 특허 문헌 1에서는, 이온 주입에 의하여 형성된 결함층이나, 박리면의 단차(段差)를 제거하기 위하여 박리면을 기계 연마한다.
[특허문헌 1] 특개평11-097379호 공보
상술한 바와 같이, 이온 주입 박리법을 사용하여, 단결정 반도체층을 형성하는 경우에는, 이온의 주입에 의하여 단결정 반도체층 중의 결함이 증대한다. 단결정 반도체층 중에 결함이 다수 존재하는 상황에서는, 예를 들어, 게이트 절연막과의 계면에 결함의 준위가 형성되기 쉬워지므로, 이것을 사용하여 제작한 반도체 소자의 특성은 양호하지 않게 된다. 또한, 단결정 반도체층 중에 결함이 다수 존재하는 경우에는, 원래 단결정 반도체 본래의 특성을 얻을 수 없다.
상술한 문제를 해소하는 방책으로서는, 예를 들어, 고온(800℃ 이상)에서의 가열이나, 연삭(硏削), 연마(硏磨) 등의 처리를 들 수 있다. 그러나, 고온에서의 가열이나 연삭, 연마 등의 처리는, 유리 기판 위에 형성한 단결정 반도체층에 대한 처리로서는 적당하지 않다. 왜냐하면, 유리 기판의 내열 온도는 650℃ 정도이고, 또한, 유리 기판은 실리콘 기판 등과 비교하여 대형이기 때문이다.
상술한 수법을 대신하는 것으로서는, 예를 들어, 단결정 반도체층에 대하여 레이저 광을 조사하는 방법이 있다. 레이저 광을 조사함으로써, 단결정 반도체층만을 선택적으로 용융시켜, 결함을 저감시킬 수 있다. 또한, 상기 레이저 광으로서는, 주로 펄스 발진 레이저 광이 사용된다. 펄스 발진 레이저 광(이하, 펄스 레이저 광이라고도 함)은, 연속 발진 레이저 광(이하, CW 레이저 광이라고도 함)과 비교하여 원하는 강도를 얻기 쉽다는 장점을 가진다.
여기서, 단결정 반도체층에 대하여 펄스 레이저 광을 조사하는 경우에는, 펄 스 레이저 광의 단부가 조사되는 영역에 있어서, 단결정 반도체층 표면의 요철(凹凸)이 증대된다는 문제가 있다. 이것은, 상기 영역에 있어서는, 용융 영역과 비용융 영역이 혼재하게 되므로, 용융 영역과 비용융 영역의 경계에 있어서는, 단결정 반도체층에 변형이 쉽게 생기는 것에 기인하다. 이와 같은 변형을 완화하는 방법으로서, 조사 위치를 약간 변위시키면서, 다수의 펄스 레이저 광을 조사하는 방법을 들 수 있지만, 이 경우에는, 스루 풋(through put)이 저하된다는 문제점이 생긴다.
상술한 문제점을 감안하여, 반도체 기판에 있어서의 반도체층 표면의 평탄성을 향상시키는 것을 목적의 하나로 한다. 또는, 반도체 기판의 생산성을 향상시키는 것을 목적의 하나로 한다.
개시에 따른 발명에서는, 반도체층에 대하여 펄스 레이저 광을 조사하기 전에 패터닝함으로써 섬 형상 반도체층을 형성하고, 펄스 레이저 광의 단부(고체 상태와 액체 상태의 경계가 생기는 영역)가 섬 형상 반도체층에 조사되지 않도록 한다. 즉, 펄스 레이저 광의 소정의 영역이 패터닝 후의 섬 형상 반도체층의 전체 면을 덮도록 조사된다.
개시에 따른 반도체 기판의 제작 방법의 일 형태는, 단결정 반도체 기판의 일 표면에 이온을 조사하여 손상 영역을 형성하고, 단결정 반도체 기판의 일 표면 위에 절연층을 형성하고, 절연 표면을 가지는 기판의 표면과 절연층의 표면을 접촉시켜, 절연 표면을 가지는 기판과 단결정 반도체 기판을 접합시켜, 가열 처리를 실 시함으로써, 손상 영역에 있어서, 단결정 반도체 기판을 분리시켜 절연 표면을 가지는 기판 위에 단결정 반도체층을 형성하고, 단결정 반도체층을 패터닝하여 복수의 섬 형상 반도체층을 형성하고, 섬 형상 반도체층의 일 형태에 상기 섬 형상 반도체층의 전체 면을 덮도록 성형된 레이저 광을 조사하는 것을 특징으로 한다. 여기서, 이온의 조사란, 이온을 전계에 의하여 가속시켜 대상물에 조사하는 것을 말한다. 이에 따라, 대상물의 표면으로부터, 소정의 깊이의 영역에 대상물의 조성, 원자 배열 등이 변화된 영역(손상 영역)을 형성할 수 있다.
개시에 따른 반도체 기판의 제작 방법의 다른 일 형태는, 단결정 반도체 기판의 일 표면에 이온을 조사하여 손상 영역을 형성하고, 단결정 반도체 기판의 일 표면 위에 제 1 절연층을 형성하고, 절연 표면을 가지는 기판의 표면 위에 제 2 절연층을 형성하고, 제 2 절연층의 표면과 제 1 절연층의 표면을 접촉시켜, 절연 표면을 가지는 기판과 단결정 반도체 기판을 접합시켜, 가열 처리를 실시함으로써, 손상 영역에 있어서, 단결정 반도체 기판을 분리시켜 절연 표면을 가지는 기판 위에 단결정 반도체층을 형성하고, 단결정 반도체층을 패터닝하여 복수의 섬 형상 반도체층을 형성하고, 섬 형상 반도체층의 일 형태에 상기 섬 형상 반도체층의 전체 면을 덮도록 성형된 레이저 광을 조사하는 것을 특징으로 한다.
개시에 따른 반도체 기판의 제작 방법의 다른 일 형태는, 단결정 반도체 기판의 일 표면에 이온을 조사하여 손상 영역을 형성하고, 단결정 반도체 기판을 패터닝하여, 그 저부가 손상 영역보다 깊은 오목(凹)부를 형성하고, 단결정 반도체 기판의 일 표면 위에 절연층을 형성하고, 절연 표면을 가지는 기판의 표면과 절연 층의 표면을 접촉시켜, 절연 표면을 가지는 기판과 단결정 반도체 기판을 접합시켜, 가열 처리를 실시함으로써, 손상 영역에 있어서, 단결정 반도체 기판을 분리시켜 절연 표면을 가지는 기판 위에 복수의 섬 형상 반도체층을 형성하고, 섬 형상 반도체층의 일 형태에 상기 섬 형상 반도체층의 전체 면을 덮도록 성형된 레이저 광을 조사하는 것을 특징으로 한다.
개시에 따른 반도체 기판의 제작 방법의 다른 일 형태는, 단결정 반도체 기판의 일 표면에 이온을 조사하여 손상 영역을 형성하고, 단결정 반도체 기판을 패터닝하여, 그 저부가 손상 영역보다 깊은 오목부를 형성하고, 단결정 반도체 기판의 일 표면 위에 제 1 절연층을 형성하고, 절연 표면을 가지는 기판의 표면 위에 제 2 절연층을 형성하고, 제 2 절연층의 표면과 제 1 절연층의 표면을 접촉시켜, 절연 표면을 가지는 기판과 단결정 반도체 기판을 접합시켜, 가열 처리를 실시함으로써, 손상 영역에 있어서, 단결정 반도체 기판을 분리시켜 절연 표면을 가지는 기판 위에 복수의 섬 형상 반도체층을 형성하고, 섬 형상 반도체층의 일 형태에 상기 섬 형상 반도체층의 전체 면을 덮도록 성형된 레이저 광을 조사하는 것을 특징으로 한다.
상기에 있어서, 섬 형상 반도체층의 일 형태에는, 레이저 광의 중앙의 영역이 조사된다(즉, 레이저 광의 단부가 조사되지 않는다). 여기서, 레이저 광의 중앙의 영역이란, 반도체층에 대하여 조사한 경우에 표면 요철이 형성되는 영역(즉, 액체 상태와 고체 상태의 경계가 형성되는 영역)을 제거하는 영역을 말한다. 예를 들어, 그 피크 강도의 80% 이상의 강도를 가지는 영역으로 할 수 있다. 또한, 여 기서 말하는 표면 요철이란, 반도체 장치의 제작에 있어서 문제가 되는 정도의 표면 요철을 가리킨다. 또한, 레이저 광과 섬 형상 반도체층의 위치 관계는, 섬 형상 반도체층에 상기 “표면 요철이 형성되는 영역”이 조사되지 않는 구성이면 좋으므로, 상기 구성에 한정하여 해석되는 것이 아니다. 예를 들어, 섬 형상 반도체층과 섬 형상 반도체층 사이의 영역에 “표면 요철이 형성되는 영역”이 조사되는 위치 관계로 하여도 좋다.
또한, 상기에 있어서, 레이저 광의 조사는 감압 분위기에 있어서 행하는 것이 바람직하다. 예를 들어, 50Pa 이하(바람직하게는, 5×10-1Pa 이하, 보다 바람직하게는, 5×10-3Pa 이하)로 할 수 있다.
또한, 상기에 있어서, 레이저 광을 조사할 때의 섬 형상 반도체층의 용융 상태를 판정한 후, 섬 형상 반도체층이 비용융 상태에 있다고 판정한 경우에는, 상기 섬 형상 반도체층에 대하여 다시 레이저 광을 조사할 수 있다. 이 경우, 상기 레이저 광의 조사에 의한 섬 형상 반도체층의 용융 상태의 판정은, 섬 형상 반도체층에 레이저 광을 조사할 때, 섬 형상 반도체층의 표면 또는 이면에 소정의 파장의 참조광(參照光)을 조사하여, 상기 참조광의 반사율을 측정함으로써 행할 수 있다. 예를 들어, 제 1 반사율과 제 2 반사율을 기준으로 하여, 반사율이 제 1 반사율 미만인 경우에는, 섬 형상 반도체층이 비용융 상태에 있다고 판정하고, 반사율이 제 1 반사율 이상 제 2 반사율 미만인 경우에는, 섬 형상 반도체층이 부분 용융 상태에 있다고 판정하고, 반사율이 제 2 반사율 이상인 경우에는, 섬 형상 반도체층이 완전 용융 상태에 있다고 판정할 수 있다. 또한, 상기에 있어서, 제 1 반사율은 섬 형상 반도체층의 표면이 용융 상태에 있는 경우의 반사율로 하고, 제 2 반사율은 섬 형상 반도체층의 이면이 용융 상태에 있는 경우의 반사율로 할 수 있다.
개시에 따른 발명에서는, 섬 형상 반도체층의 형상 등에 따라, 레이저 광을 성형한다. 또는, 레이저 광의 조사 영역에 따라 반도체층을 패터닝한다. 이에 따라, 레이저 광의 중앙 영역이 조사되고, 레이저 광의 단부가 반도체층에 조사되지 않으므로, 레이저 광 단부의 조사에 기인하는 표면 요철을 억제하여, 평탄성이 높은 반도체층을 가지는 반도체 기판을 제공할 수 있다. 또한, 표면 요철을 억제하기 위하여 다수의 펄스 레이저 광을 조사할 필요가 없어지기 때문에, 반도체 기판의 제작에 따른 효율을 향상시킬 수 있다.
실시형태에 대하여, 도면을 사용하여 이하에 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 발명의 취지에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 또한, 이하에 설명하는 구성에 있어서, 동일 부분을 가리키는 부호는 상이한 도면간에서 공통으로 사용하는 것으로 한다. 또한, 본 명세서 중에 있어서, 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키는 것으로 한다.
(실시형태 1)
본 실시형태에서는, 반도체 기판의 제작 방법에 대하여 도 1a 내지 도 4c를 참조하여 설명한다.
우선, 베이스 기판(100)을 준비한다(도 1a 참조). 베이스 기판(100)으로서는, 예를 들어, 액정 표시장치 등에 사용되는 가시광 투광성을 가지는 유리 기판을 사용할 수 있다. 유리 기판으로서는, 변형점(strain point)이 580℃ 이상 680℃ 이하(바람직하게는, 600℃ 이상 680℃ 이하)인 기판을 사용하면 좋다. 또한, 유리 기판은 무 알칼리 유리 기판인 것이 바람직하다. 무 알칼리 유리 기판에는, 예를 들어, 알루미노 실리케이트 유리, 알루미노 보로실리케이트 유리, 바륨 보로실리케이트 유리 등의 유리 재료가 사용된다.
또한, 베이스 기판(100)으로서는 유리 기판 이외에 세라믹스 기판, 석영 기판, 사파이어 기판 등의 절연체로 이루어지는 절연성 기판, 실리콘 등의 반도체 재료로 이루어지는 반도체 기판, 금속이나 스테인리스 등의 도전체로 이루어지는 도전성 기판 등을 사용할 수도 있다.
본 실시형태에 있어서는 나타내지 않지만, 베이스 기판(100) 표면에 절연층을 형성하여도 좋다. 상기 절연층을 형성함으로써, 베이스 기판(100)에 불순물(알칼리 금속이나 알칼리토류 금속 등)이 포함되는 경우에도, 상기 불순물이 반도체층으로 확산되는 것을 방지할 수 있다. 절연층은 단층 구조라도 좋고, 적층 구조라도 좋다. 절연층을 구성하는 재료로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 질화산화알루미늄 등을 들 수 있다.
또한, 본 명세서에 있어서, 산화질화물이란, 그 조성으로서 질소보다 산소의 함유량이 많은 물질이며, 또한, 질화산화물이란 그 조성으로서 산소보다 질소의 함유량이 많은 물질을 말한다. 예를 들어, 산화질화실리콘이란 산소가 50atoms% 이상 70atoms% 이하, 질소가 0.5atoms% 이상 15atoms% 이하, 실리콘이 25atoms% 이상 35atoms% 이하, 수소가 0.1atoms% 이상 10atoms% 이하의 범위로 포함되는 물질로 할 수 있다. 또한, 질화산화물이란, 산소가 5atoms% 이상 30atoms% 이하, 질소가 20atoms% 이상 55atoms% 이하, 실리콘이 25atoms% 이상 35atoms% 이하, 수소가 10atoms% 이상 25atoms% 이하의 범위로 포함되는 물질로 할 수 있다. 다만, 상기 조성의 범위는 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry)이나 수소 전방 산란법(HFS: Hydrogen Forward Scattering)을 사용하여 측정한 경우의 것이다. 또한, 구성 원소의 함유 비율의 합계는 100atoms%를 넘지 않는다.
다음에, 단결정 반도체 기판(110)을 준비한다(도 1b 참조). 단결정 반도체 기판(110)으로서는, 예를 들어, 실리콘, 게르마늄, 실리콘게르마늄, 탄화실리콘 등의 제 4족 원소로 이루어지는 반도체 기판을 사용할 수 있다. 물론, 갈륨비소, 인듐인 등의 화합물 반도체로 이루어지는 기판을 사용하여도 좋다. 본 실시형태에 있어서는, 단결정 반도체 기판(110)으로서 단결정 실리콘 기판을 사용하기로 한다. 단결정 반도체 기판(110)의 크기나 형상에 제한은 없지만, 예를 들어, 8인치(200mm), 12인치(300mm), 18인치(450mm) 등의 원형의 반도체 기판을 직사각형으로 가공하여 사용하면 좋다. 또한, 본 명세서에 있어서, 단결정이란, 결정 구조가 일정한 규칙성을 가지고 형성되어, 어느 부분에 있어서나 결정 축이 같은 방향을 향한 상태인 것을 말한다. 즉, 결함의 다소에 대해서는, 불문하기로 한다.
단결정 반도체 기판(110)을 세정한 후, 단결정 반도체 기판(110) 표면에 절연층(112)을 형성한다. 절연층(112)을 형성하지 않는 구성으로 할 수도 있지만, 후의 이온 조사를 할 때의 단결정 반도체 기판(110)의 오염, 단결정 반도체 기판(110) 표면의 손상, 단결정 반도체 기판(110) 표면의 에칭 등을 방지하기 위해서는, 절연층(112)을 형성하는 것이 바람직하다. 절연층(112)의 막 두께는 1nm 이상 400nm 이하 정도로 하면 좋다.
절연층(112)을 구성하는 재료로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화게르마늄, 질화게르마늄, 산화질화게르마늄, 질화산화게르마늄 등의 실리콘 또는 게르마늄을 조성에 포함하는 절연 재료를 들 수 있다. 또한, 산화알루미늄, 산화탄탈, 산화하프늄 등의 금속의 산화물, 질화알루미늄 등의 금속의 질화물, 산화질화알루미늄 등의 금속의 산화질화물, 질화산화알루미늄 등의 금속의 질화산화물을 사용하여도 좋다. 절연층(112)의 형성 방법으로서는, CVD법, 스퍼터링법, 단결정 반도체 기판(110)의 산화(또는 질화)에 의한 방법 등이 있다.
다음에, 절연층(112)을 통하여 전계에 의하여 가속된 이온으로 이루어지는 이온 빔(130)을 단결정 반도체 기판(110)에 조사하여, 단결정 반도체 기판(110)의 표면으로부터 소정의 깊이의 영역에 손상 영역(114)을 형성한다(도 1c 참조). 손상 영역(114)이 형성되는 영역의 깊이는, 이온 빔(130)의 가속 에너지와 이온 빔(130)의 입사각에 의하여 억제할 수 있다. 여기서, 손상 영역(114)은 이온의 평균 침입 깊이와 같은 정도의 깊이의 영역에 형성되게 된다.
상술한 손상 영역(114)이 형성되는 깊이에 따라, 단결정 반도체 기판(110)으로부터 분리되는 단결정 반도체층의 두께가 결정된다. 손상 영역(114)이 형성되는 깊이는, 단결정 반도체 기판(110)의 표면으로부터 20nm 이상 500nm 이하이고, 바람직하게는, 30nm 이상 200nm 이하이다.
이온을 단결정 반도체 기판(110)에 조사할 때에는, 이온 주입 장치, 또는 이온 도핑 장치를 사용할 수 있다. 이온 주입 장치에서는, 소스 가스를 여기하여 이온 종을 생성하고, 생성된 이온 종을 질량 분리하고, 소정의 질량을 가지는 이온 종을 피처리물에 주입한다. 이온 도핑 장치는, 프로세스 가스를 여기하여 이온 종을 생성하고, 생성된 이온 종을 질량 분리하지 않고 피처리물에 조사한다. 또한, 질량 분리 장치를 구비하는 이온 도핑 장치에서는, 이온 주입 장치와 마찬가지로 질량 분리를 따른 이온의 조사를 행할 수도 있다.
이온 도핑 장치를 사용하는 경우의 이온의 조사 공정은 예를 들어, 이하의 조건으로 행할 수 있다.
·가속 전압: 5kV 이상 100kV 이하(바람직하게는 30kV 이상 80kV 이하)
·비즈량 6×1015ions/cm2 이상 4×1016ions/cm2 이하
·빔 전류 밀도: 2㎂/cm2 이상(바람직하게는 5㎂/cm2 이상, 보다 바람직하게는 10㎂/cm2 이상)
이온 도핑 장치를 사용하는 경우, 이온의 조사 공정의 소스 가스에는 수소를 포함하는 가스를 사용할 수 있다. 상기 가스를 사용함으로써, 이온 종으로서 H+, H2 +, H3 +를 생성할 수 있다. 상기 가스를 소스 가스로서 사용하는 경우에는, H3 +를 많이 조사하는 것이 바람직하다. 구체적으로는, 이온 빔(130)에 H+, H2 +, H3 +의 총량에 대하여 H3 +의 이온이 70% 이상 포함되도록 하는 것이 바람직하다. 또한, H3 +의 이온의 비율을 80% 이상으로 하는 것이 보다 바람직하다. 이와 같이, H3 +의 비율을 높임으로써, 손상 영역(114)에 1×1020atoms/cm3 이상의 농도로 수소를 포함시킬 수 있다. 이와 같이, 국소적으로 다량의 이온을 조사함으로써, 손상 영역(114)에 있어서의 분리가 용이해진다. 또한, H3 + 이온을 많이 조사함으로써, H+, H2 +를 조사하는 경우보다 이온의 조사 효율이 향상된다. 즉, 이온 조사에 걸리는 시간을 단축할 수 있다.
이온 주입 장치를 사용하는 경우에는, 질량 분리에 의하여 H3 +이온이 주입되도록 하는 것이 바람직하다. 물론, H+, H2 +를 주입하여도 좋다. 다만, 이온 주입 장치를 사용하는 경우에는 이온 종을 선택하여 주입하게 되므로, 이온 도핑 장치를 사용하는 경우와 비교하여, 이온 조사의 효율은 저하된다.
이온 조사 공정의 소스 가스에는, 수소를 포함하는 가스 이외에, 헬륨이나 아르곤 등의 희소 가스, 불소 가스나 염소 가스로 대표되는 할로겐 가스, 불소 화합물 가스(예를 들어, BF3) 등의 할로겐 화합물 가스에서 선택된 1종, 또는 복수 종류의 가스를 사용할 수 있다. 소스 가스에 헬륨을 사용하는 경우는, 질량 분리를 행하지 않아도 H+이온의 비율이 높은 이온 빔(130)을 제작할 수 있다. 이와 같은 이온 빔(130)을 사용함으로써, 손상 영역(114)을 효율 좋게 형성할 수 있다.
또한, 복수 횟수의 이온 조사 공정을 행함으로써, 손상 영역(114)을 형성할 수도 있다. 이 경우, 이온 조사 공정마다, 소스 가스를 상이하게 하여도 좋고, 같은 소스 가스를 사용하여도 좋다. 예를 들어, 소스 가스로서 희소 가스를 사용하여 이온 조사를 행한 후, 수소를 포함하는 가스를 소스 가스로서 사용하여 이온 조사를 행할 수 있다. 또한, 먼저 할로겐 가스 또는 할로겐 화합물 가스를 사용하여 이온 조사를 행하고, 그 다음에 수소 가스를 포함하는 가스를 사용하여 이온 조사를 행할 수도 있다.
상기 손상 영역(114)을 형성한 후, 절연층(112)을 제거한 후, 새롭게 절연층(116)을 형성한다(도 1d 참조). 여기서, 절연층(112)을 제거하는 것은, 상기 이온 조사할 때에 절연층(112)이 손상될 가능성이 높기 때문이다. 또한, 절연층(112)의 손상이 문제가 되지 않는 경우에는, 절연층(112)을 제거할 필요는 없다. 이 경우, 절연층(112) 위에 새롭게 절연층(116)을 형성하여도 좋고, 절연층(116)을 형성하지 않는 구성으로 하여도 좋다.
절연층(116)을 구성하는 재료로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화게르마늄, 질화게르마늄, 산화질화게르마늄, 질화산화게르마늄 등의 실리콘 또는 게르마늄을 조성의 포함하는 절연 재료를 들 수 있다. 또한, 산화알루미늄, 산화탄탈, 산화하프늄 등의 금속의 산화물, 질화알루미늄 등의 금속의 질화물, 산화질화알루미늄 등의 금속의 산화질화물, 질화산화알루미늄 등의 금속의 질화산화물을 사용하여도 좋다. 절연층(116)의 형성 방법으로서는, CVD법이나, 스퍼터링법, 단결정 반도체 기판(110)의 산화(또는 질화)에 의한 방법 등이 있다. 또한, 본 실시형태에 있어서, 절연층(116)은 단층 구조로 나타내지만, 개시에 따른 발명은 이것에 한정하여 해석되지 않는다. 2층 이상의 적층 구조로 할 수도 있다.
절연층(116)은, 접합에 따른 층이므로, 그 표면은 높은 평탄성을 가지는 것이 바람직하다. 예를 들어, 표면의 산술 평균 거칠기가 0.6nm 이하(바람직하게는, 0.3nm 이하), 제곱 평균 제곱근 거칠기가 0.7nm 이하(바람직하게는, 0.4nm 이하)의 층을 형성한다. 이와 같은 절연층(116)으로서는, 예를 들어, 유기 실란 가스를 사용하여 화학 기상 성장법에 의하여 형성되는 산화실리콘막을 사용할 수 있다. 또한, 이하에서는 설명의 편의상, 도 1d에 도시하는 구조를 기판(140)이라고 부르기로 한다.
그 후, 상기 베이스 기판(100)과 기판(140)을 접합한다(도 1e 참조). 구체적으로는, 베이스 기판(100) 및 기판(140)의 표면을 초음파 세정(주파수가 50kHz 내지 5MHz의, 소위 메가소닉(mega sonic) 세정을 포함함) 등의 방법으로 세정하여, 친수기(親水基)를 부가하는 약액(오존수나 암모니아수와 과산화수소수(와 물)와의 혼합 용액 등. 그 이외의 산화제라도 좋다.)을 사용하여 처리한 후, 베이스 기판(100)의 표면과 기판(140)의 표면을 밀착시켜, 압력을 가한다. 또한, 베이스 기판(100) 및 기판(140)의 표면에 실시하는 처리로서는, 약액 처리 이외에도 예를 들어, 산소 플라즈마 처리 등을 들 수 있다.
또한, 접합에는, 반데르발스 힘(Van der Waal's forces)이나 수소 결합 등이 관여한다고 생각되므로, 이들의 접합에 따른 메커니즘을 최대한으로 이용하는 방법을 사용하는 것이 바람직하다. 예를 들어, 접합을 행하기 전에, 베이스 기판(100) 및 기판(140)의 표면에 친수기를 부가하는 약액을 사용한 처리나, 산소 플라즈마 처리 등을 실시함으로써, 그 표면을 친수성으로 하는 방법이 있다. 상기 처리에 의하여, 베이스 기판(100) 및 기판(140)의 표면에 친수기가 부가되므로, 접합 계면에 다수의 수소 결합을 형성할 수 있게 된다. 즉, 접합의 강도를 향상시킬 수 있다.
또한, 접합할 때의 분위기는, 대기 분위기, 질소 분위기와 같은 불활성 분위기, 산소나 오존을 포함하는 분위기, 또는 감압 분위기로 할 수 있다. 불활성 분위기 중이나, 산소나 오존을 포함하는 분위기 중에서 접합을 행함으로써, 베이스 기판(100) 및 기판(140)의 표면에 부가된 침수기를 유효하게 이용한 접합을 행할 수 있다. 한편으로, 감압 분위기에 있어서, 접합을 행할 수도 있다. 이 경우에는, 분위기 중의 오염물로 인한 영향을 저감할 수 있으므로, 접합에 따른 계면을 청정한 상태로 유지할 수 있다. 또한, 접합할 때 공기를 차폐하는 것을 저감시킬 수 있다.
다음에, 접합된 베이스 기판(100) 및 기판(140)에 대하여 가열 처리를 실시하여, 접합을 강고하게 한다. 상기 가열 처리는, 가능한 한 접합 직후에 행하도록 한다. 접합 후, 가열 처리를 하기 전에 기판의 반송을 행하는 경우에는, 베이스 기판(100)의 변형 등에 의하여 기판(140)이 박리될 가능성이 극히 높아지기 때문이다.
상기 가열 온도는, 베이스 기판의 내열 온도 이하, 또 손상 영역에 있어서의 분리가 발생되지 않는 온도로 할 필요가 있다. 예를 들어, 150℃ 이상 450℃ 이하, 바람직하게는, 200℃ 이상 400℃ 이하로 할 수 있다. 처리 시간은, 바람직하게는 1분 이상 10시간 이하(보다 바람직하게는, 3분 이상 3시간 이하)이지만, 처리 속도와 접합 강도의 관계에 의거하여, 최적의 조건을 적절히 설정할 수 있다. 본 실시형태에 있어서는, 200℃로 2시간의 가열 처리를 실시하기로 한다. 또한, 기판의 접합에 따른 영역에만 마이크로파를 조사함으로써, 국소적으로 가열할 수도 있다.
다음, 기판(140)을 절연층(116) 및 단결정 반도체층(118)과, 단결정 반도체 기판(142)으로 분리한다(도 1f 참조). 기판(140)의 분리는, 가열 처리에 의하여 행한다. 상기 가열 처리의 온도는 베이스 기판(100)의 내열 온도를 기준으로 할 수 있다. 예를 들어, 베이스 기판(100)으로서 유리 기판을 사용하는 경우에는, 가열 온도는 400℃ 이상의 유리의 변형점 이하로 하는 것이 바람직하다. 또한, 본 실시형태에 있어서는, 600℃, 2시간의 가열 처리를 실시하기로 한다.
상술한 바와 같은 가열 처리를 실시함으로써, 손상 영역(114)에 형성된 미소한 공공의 체적 변화가 생겨, 손상 영역(114)에 균열이 생긴다. 그 결과, 손상 영역(114)을 따라, 단결정 반도체 기판(110)이 분리된다. 절연층(116)은, 베이스 기판(100)과 접합되므로, 베이스 기판(100) 위에는, 단결정 반도체 기판(110)으로부터 분리된 단결정 반도체층(118)이 잔존되게 된다. 또한, 이 가열 처리로 베이스 기판(100)과 절연층(116)의 접합 계면이 가열되므로 접합 계면에 공유 결합이 형성되고, 베이스 기판(100)과 절연층(116)의 결합력이 더욱 더 향상된다. 또한, 상기 단결정 반도체 기판(142)은, 그 표면을 평탄화한 후, 다시 이용할 수 있다.
이상으로, 베이스 기판(100) 위에 단결정 반도체층(118)을 가지는 반도체 기판이 형성된다. 상기 반도체 기판은, 베이스 기판(100) 위에 절연층(116), 단결정 반도체층(118)이 순차로 적층된 구성이 된다.
상술한 바와 같은 공정으로 형성된 단결정 반도체층(118)의 표면에는, 이온 조사 공정이나 분리 공정에 의한 결함이 존재하고, 또한, 그 평탄성이 손실된다. 이와 같이, 단결정 반도체층(118) 중에 결함이 많은 상태로는, 단결정 반도체 본래의 특성을 발휘할 수 없고, 또 단결정 반도체층(118)과 게이트 절연층과의 계면에 있어서의 국재 준위 밀도가 높아지는 등, 트랜지스터의 성능 및 신뢰성에 악영향을 줄 가능성이 높다. 또한, 이와 같은 평탄성이 낮은(즉, 요철이 큰) 단결정 반도체층(118)의 표면에 얇고, 또 절연 내압이 높은 게이트 절연층을 형성하는 것은 어렵다. 그래서, 단결정 반도체층(118)의 결함 저감 처리 및 평탄화 처리를 행한다.
본 실시형태에 있어서, 단결정 반도체층(118)의 결함 저감 및 평탄성 향상은, 단결정 반도체층(118)에 펄스 레이저 광(132)을 조사함으로써 실현된다. 보다 구체적으로는, 단결정 반도체층(118)을 복수의 섬 형상 반도체층(120)으로 분리하고(도 2a 참조), 그 후, 펄스 레이저 광(132)의 조사 처리를 행함으로써(도 2b 참조), 결함 저감 및 평탄성 향상이 실현된 섬 형상 반도체층(122)을 형성할 수 있다(도 2c 참조). 단결정 반도체층(118)의 섬 형상 반도체층(120)으로의 분리는, 에칭에 의하여 행할 수 있다. 상기 에칭 처리에 있어서 사용하는 레지스트 마스크는, 감광성 물질인 레지스트 재료를 도포한 후, 패턴을 노광시킴으로써 형성한다.
상술한 펄스 레이저 광의 발진원으로서는, Ar 레이저, Kr 레이저, 엑시머(ArF, KrF, XeCl) 레이저, CO2 레이저, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, GdVO4 레이저, Y2O3 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti: 사파이어 레이저, 구리 증기 레이저, 금 증기 레이저 등을 사용할 수 있다.
펄스 레이저 광(132)의 파장은, 섬 형상 반도체층(120)에 흡수되는 파장으로 할 필요가 있다. 그 파장은, 펄스 레이저 광의 표피 깊이(skin depth) 등을 고려하여 결정하면 좋다. 예를 들어, 250nm 이상 700nm 이하의 범위로 할 수 있다. 또한, 펄스 레이저 광(132)의 강도(에너지 밀도)는, 펄스 레이저 광(132)의 파장, 펄스 레이저 광의 표피 깊이, 단결정 반도체층(118)의 막 두께 등을 고려하여 결정할 수 있다. 예를 들어, 300mJ/cm2 이상 800mJ/cm2 이하의 에너지 밀도의 범위로 할 수 있다. 또한, 상기 에너지 밀도의 범위는, 펄스 발진 레이저로서 XeCl 엑시 머 레이저(파장: 308nm)를 사용한 경우의 일례이다.
펄스 레이저 광(132)의 조사는, 진공 또는 감압 분위기로 행하는 것이 바람직하다. 진공 또는 감압 분위기로 행함으로써, 기체를 통한 열 전도를 억제할 수 있으므로, 섬 형상 반도체층(120) 표면의 평탄성을 한층 더 향상시킬 수 있다. 특히, 개시에 따른 발명에 있어서는, 섬 형상 반도체층(120)이 서로 미치는 열의 영향은, 결코 작은 것이 아니므로, 진공 또는 감압 분위기에 있어서의 펄스 레이저 조사는, 극히 유효하다고 할 수 있다. 또한, 열 전도를 억제한다는 관점에서 보면, 진공도는 높은 것이 바람직하다. 예를 들어, 50Pa 이하(바람직하게는, 5×10-1Pa 이하, 보다 바람직하게는, 5×10-3Pa 이하)로 할 수 있다.
진공 또는 감압 분위기 대신에 질소나 아르곤과 같은 불활성 분위기에서 행하는 구성으로 하여도 좋다. 불활성 분위기 중에서 펄스 레이저 광(132)을 조사하려면, 기밀성이 있는 챔버 내에서 펄스 레이저 광(132)을 조사하여, 이 챔버 내의 분위기를 제어하면 좋다. 챔버를 사용하지 않는 경우는, 펄스 레이저 광(132)의 피조사 면에 질소 가스 등 불활성 가스를 살포함으로써 질소 분위기를 형성할 수도 있다. 질소 등의 불활성 분위기에서 행하는 경우에는, 대기 분위기에서 행하는 경우보다 섬 형상 반도체층(120)의 평탄성을 향상시키는 효과는 높다.
여기서, 단결정 반도체층(118)을 섬 형상 반도체층(120)으로 분리하여, 펄스 레이저 광(132)을 조사하는 이유에 대하여, 도 3a 내지 도 4c를 사용하여 설명한다.
도 3a 내지 도 3c는, 다결정 반도체층을 형성하는 경우 등에 있어서, 곧잘 사용되는 직사각형 형상 펄스 레이저 광(선 형상 펄스 레이저 광이라고도 함)의 단변 방향의 프로파일(도 3a) 및 상기 펄스 레이저 광을 상기 단결정 반도체층(118)과 같은 단결정 반도체층(분리되지 않는 단결정 반도체층)에 대하여 조사한 경우의 펄스 레이저를 조사한 후의 반도체층의 상태(도 3b 및 도 3c 참조)에 대하여 도시하는 도면이다. 여기서, 도 3b는 도 3c의 A-B에 있어서의 단면에 대응한다. 또한, 도 3b 및 도 3c에 있어서는, 절연층(300) 위에 단결정 반도체층(302)을 형성한 구조를 도시한다.
본건 발명자의 연구에 의하여, 단결정 반도체층의 결함을 저감시키기 위한 펄스 레이저 광의 조사 강도는, 펄스 레이저 광의 조사에 의한 단결정 반도체층의 용융 상태가, 부분 용융 상태, 또는 부분 용융 상태와 완전 용융 상태의 경계 부근의 상태(이하, “초기의 완전 용융 상태”라고 한다)로 되도록 하는 것이 바람직하다는 것은 알고 있다. “초기의 완전 용융 상태” 이외의 완전 용융 상태로 할 경우에는, 액체가 된 후의 무질서한 핵 발생으로 인하여 미결정화하고, 결정성이 저하될 가능성이 높기 때문이다. 여기서, 부분 용융 상태란, 이 경우, 단결정 반도체층의 상부는 용융되어 액체로 되지만, 하부는 용융되지 않으며, 고체인 채인 상태를 말한다. 한편, 완전 용융 상태란, 단결정 반도체층이 하부 절연층과의 계면까지 용융되어 액체 상태가 되는 것을 말한다.
한편으로, 부분 용융 상태로 할 경우에는, 용융되지 않는 고체의 영역으로부터 결정 성장이 진행되므로, 결정성이 유지된 채 결함을 저감할 수 있다. 또한, “초기의 완전 용융 상태”라고 할 경우에는, 하방으로의 열의 확산에 의하여, 단결정 반도체층과 하부 절연층과의 계면 부근으로부터 고화하고, 이것을 종 결정으로 하여 다시 단결정화를 진행시킬 수 있다. “초기의 완전 용융 상태”에 있어서는, 원자의 배열이 완전히 랜덤으로 되는 상태가 아니라, 특히, 온도 상승이 작은 하부 절연층과의 계면 부근에 있어서는, 원자 배열은 고체 상태의 단결정 반도체층인 것과 상이하지 않다. 그래서, 하부 절연층과의 계면 부근으로부터의 고화에 의하여, 결정성을 저하시키지 않으며, 결함을 저감할 수 있다고 고찰된다. 또는, 하부 절연층과의 계면 부근에 있어서, 용융되지 않는 고체가 약간 잔존되어, 이것을 종 결정으로서 결정 성장이 진행되는 가능성도 있다.
도 3a는, 펄스 레이저 광의 프로파일을 도시하는 것이지만, 여기서 Ith는 단결정 반도체층(302)(도 3b 및 도 3c 참조)의 용융 상태가 변화되는 임계 값 강도를 도시한다. 구체적으로는, 임계 값 Ith 미만의 강도에 있어서, 단결정 반도체층(302)은 비용융 상태가 되고, 임계 값 Ith 이상의 강도에 있어서, 부분 용융 상태가 된다. 즉, 도 3a의 실선으로 도시하는 펄스 레이저 광의 조사시에는, 도 3b 및 도 3c에 도시하는 단결정 반도체층(302)의 영역a의 적어도 표면 부근은 액체 상태가 된다. 한편으로, 단결정 반도체층의 영역b는, 고체 상태인 채 유지된다.
이와 같이, “고체 상태와 액체 상태의 경계”가 존재하는 경우에는, 그 경계 부근에서, 변형이 발생되기 쉬워진다. 즉, 그 경계 부근에 있어서, 단결정 반도체층(302)의 표면에는 요철이 생기기 쉬워진다. 이와 같은 표면 요철을 저감시 키는 방법으로서는, 예를 들어, 약간 조사 영역을 변위시켜 펄스 레이저 광을 조사하는 방법을 들 수 있다.
여기서, 약간 조사 영역을 변위시켜 펄스 레이저 광을 조사하는 경우에 대하여 고찰한다. 도 3a에 있어서, 실선으로 도시되는 프로파일은, 어느 시점에서 조사되는 펄스 레이저 광(이하, 제 1 펄스 레이저 광이라고 함)을 도시하는 것이고, 점선으로 도시되는 프로파일은 그 직후에 조사되는 펄스 레이저 광(이하, 제 2 펄스 레이저 광이라고 함)을 도시하는 것이다.
도 3a의 경우와 같이, 제 1 펄스 레이저 광의 조사 후에, 약간 조사 영역을 변위시켜 제 2 펄스 레이저 광을 조사하는 경우에는, 제 1 펄스 레이저 광의 조사시에 있어서의 “고체 상태와 액체 상태의 경계”와 제 2 펄스 레이저 광의 조사시에 있어서의 “고체 상태와 액체 상태의 경계”가 약간 변위되게 되므로, 표면 요철이 형성되는 영역도 약간 변위된다. 또한, 제 1 펄스 레이저 광의 조사에 의하여, 표면 요철이 형성된 영역에 조사되는 제 2 펄스 레이저 광의 강도는, 제 1 펄스 레이저 광에 의한 표면 요철을 형성할 때의 강도보다 크게 또는 작게 된다.
즉, 이와 같은 경우, 제 1 펄스 레이저 광에 의하여, 표면 요철이 형성된 영역에는, 표면 요철이 형성되지 않는 강도의 제 2 펄스 레이저 광이 조사되게 된다. 이것을 이용함으로써, 제 1 펄스 레이저 광에 의하여 형성된 표면 요철을 저감시킬 수 있게 된다.
그렇지만, 이와 같은 방법에 의하여, 표면 요철의 저감을 도모하는 경우에는, 제 2 펄스 레이저 광의 대상 영역에 조사되는 광 강도가 제 1 펄스 레이저 광 에 의하여 형성된 표면 요철을 저감시킬 수 있을 정도의 강도인 것이 필수적이다. 그래서, 제 1 펄스 레이저 광과 제 2 펄스 레이저 광의 겹침량(소위, 오버랩률)은, 저절로 한정되어 버린다. 즉, 일정 이상의 겹침량을 가지게 하여, 펄스 레이저 광을 조사해야만 하고, 스루 풋의 면에서 문제가 생긴다.
또한, 제 1 펄스 레이저 광에 의하여 형성된 표면 요철이, 제 2 펄스 레이저 광에 의하여 완전히 평탄화된다고는 할 수 없다. 특히, 표면 요철의 형성시보다 약한 강도가 조사되는 상황에서는, 표면 요철의 충분한 저감은 어렵다고 할 수도 있다.
다음, 도 4a 내지 도 4c에 도시하는 경우를 고찰한다. 도 4a 내지 도 4는, 절연층(400) 위에 형성된 단결정 반도체층을 섬 형상으로 분리하여, 상기 분리한 섬 형상 반도체층(402)에 대하여, 펄스 레이저 광을 조사하는 경우를 도시하는 것이다. 이 때, 사용하는 펄스 레이저 광은, 섬 형상 반도체층(402)의 형상에 맞춘 프로파일을 가진다(도 4a 참조). 구체적으로는, 섬 형상 반도체층(402)에 있어서, “고체 상태와 액체 상태의 경계”가 생기지 않도록 펄스 레이저 광이 성형된다. 또한, 도 4a에 있어서는, 단결정 반도체층을 직사각형 형상의 섬 형상 반도체층(402)으로 분리하여, 상기 직사각형 형상의 섬 형상 반도체층(402)의 전체 면에 임계 값 Ith 이상의 강도를 가지는 펄스 레이저 광이 조사되는 경우에 대하여 도시한다. 여기서는, 섬 형상 반도체층(402)의 형상을 직사각형 형상으로 하고 있지만, 이것에 한정되지 않고, 그 형상을 임의로 결정할 수 있다. 예를 들어, 원형으 로 하여도 좋고, 오각형이나 육각형 등의 형상으로 하여도 좋다. 그 때는, 펄스 레이저 광의 프로파일도 섬 형상 반도체층의 형상에 따라 변경시키는 것이 바람직하다.
이와 같이, 섬 형상 반도체층(402)의 전체 면에 임계 값 Ith 이상의 강도를 가지는 펄스 레이저 광을 조사함으로써, “고체 상태와 액체 상태의 경계”가 생기지 않도록 레이저 처리를 행할 수 있다. 이에 따라, 단결정 반도체층 표면에 요철이 형성되지 않기 때문에, 다수의 펄스 레이저 광을 조사할 필요가 없고, 펄스 레이저 처리의 스루 풋이 크게 향상된다. 또한, “고체 상태와 액체 상태의 경계”는 펄스 레이저 광의 단부의 조사에 의하여 생기는 것이므로, 간단히 “펄스 레이저 광의 단부를 조사하지 않는다” 또는 “펄스 레이저 광의 중앙부를 조사한다”라고 바꿔 말할 수도 있다.
상술한 바와 같이, 펄스 레이저 광(132)을 조사한 후에는, 섬 형상 반도체층(122)의 막 두께를 얇게 하는 박막화 공정을 행하여도 좋다. 섬 형상 반도체층(122)의 박막화에는, 드라이 에칭, 웨트 에칭 중의 한쪽, 또는 양쪽 모두를 조합한 에칭 처리(에치 백(Etch back) 처리)를 적용하면 좋다. 예를 들어, 섬 형상 반도체층(122)이 실리콘 재료로 이루어지는 층인 경우, SF6와 O2를 프로세스 가스로 사용한 드라이 에칭 처리로 섬 형상 반도체층(122)을 얇게 할 수 있다. 이상으로, 얇은 섬 형상 반도체층(124)을 가지는 반도체 기판(150)을 제작할 수 있다(도 2d 참조).
또한, 본 실시형태에 있어서는, 펄스 레이저 광의 조사에 의하여 표면의 평탄화 등을 행한 후에, 에칭 처리를 행하는 구성을 예로 들지만, 개시에 따른 발명은 이것에 한정하여 해석되는 것이 아니다. 예를 들어, 펄스 레이저 광의 조사 전에 에칭 처리를 행하여도 좋다. 이 경우에는, 에칭 처리에 의하여 반도체층 표면의 요철이나 결함을 어느 정도 저감할 수 있다. 또한, 레이저 광의 조사 전, 및 조사 후의 양쪽에 상기 에칭 처리를 적용하여도 좋다. 또한, 펄스 레이저 광의 조사와 상기 에칭 처리를 교대로 반복하여도 좋다. 이와 같이, 펄스 레이저 광의 조사와 에칭 처리를 조합하여 사용함으로써, 반도체층 표면의 요철, 결함 등을 현저하게 저감할 수 있다.
또한, 펄스 레이저 광(132)을 조사하기 전, 또는 펄스 레이저 광(132)을 조사한 후에 베이스 기판(100)의 내열 온도 이하에 있어서의 가열 처리를 실시하여도 좋다. 또한, 상술한 에칭 처리나 가열 처리에 더하여, 또는 대신하여 CMP(Chemical Mechanical Polishing) 등의 평탄화 처리를 실시하여도 좋다.
또한, 본 실시형태에 있어서는, 베이스 기판 위에 단결정 반도체층을 형성하고, 그 후 패터닝하는 공정에 대하여 나타내지만, 개시에 따른 발명은 이것에 한정되지 않는다. 예를 들어, 단결정 반도체 기판을 패터닝하여, 오목부(홈부)를 형상하고, 이 단결정 반도체 기판을 베이스 기판에 접합함으로써, 베이스 기판에 복수의 섬 형상 반도체층을 형성하여도 좋다. 이 경우, 도 1c에 도시하는 공정과, 도 1d에 도시하는 공정 사이에 단결정 반도체 기판을 패터닝하는 공정을 더하면 좋다. 물론, 이 경우에는, 도 2a에 도시하는 패터닝 공정은 필요하지 않다.
또한, 본 명세서에 있어서 나타낸 섬 형상 반도체층으로의 펄스 레이저 조사 공정은, 단결정 반도체에 대하여 사용하는 것에 한정되지 않고, 예를 들어, 비정질 반도체나 미결정 반도체에 대하여 펄스 레이저 광을 조사하는 경우에도 적용할 수 있다. 이 경우에는, 본 실시형태에 있어서 나타내는 바와 같이, 섬 형상 반도체층을 형성한 후, 상기 섬 형상 반도체층의 전체 면을 덮도록 펄스 레이저 광을 조사하면 좋다.
개시에 따른 발명에서는, 섬 형상 반도체층의 형상 등에 따라, 펄스 레이저 광을 성형한다. 또는, 펄스 레이저 광의 조사 영역에 맞추어 반도체층을 패터닝한다. 이에 따라, 펄스 레이저 광의 중앙 영역이 조사되고, 펄스 레이저 광의 단부가 반도체층에 조사되지 않으므로, 펄스 레이저 광 단부(즉, “고체 상태와 액체 상태의 경계”가 생길 수 있는 영역)의 조사에 기인하는 표면 요철을 억제하여, 평탄성이 높은 반도체층을 가지는 반도체 기판을 제공할 수 있다. 또한, 표면 요철을 억제하기 위하여, 다수의 펄스 레이저 광을 조사할 필요가 없어지기 때문에, 반도체 기판의 제작에 따른 효율을 향상시킬 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에 있어서 나타낸 반도체 기판의 제작 방법에 있어서의 섬 형상 반도체층과 펄스 레이저 광의 조사 영역과의 관계에 대하여, 도 5a 및 도 5b를 참조하여 설명한다. 또한, 도 5a 및 도 5b에 있어서는, 직사각형 형상의 반도체층 및 직사각형 형상의 펄스 레이저 광(면 형상의 펄스 레이저 광)을 사용하는 경우에 대하여 설명하지만, 개시에 따른 발명은, 이것에 한정되는 것이 아니다.
도 5a는, 베이스 기판(500) 위에 형성된 하나의 섬 형상 반도체층(502)에 대하여, 하나의 펄스 레이저 광을 조사하는 경우에 대하여 도시한다. 여기서, 펄스 레이저 광의 조사 영역은, 영역(504)(도 5a에 있어서의 파선으로 도시하는 영역)에 의하여 도시된다. 또한, 펄스 레이저 광의 조사 영역이란, 실시형태 1에 있어서의 임계 값 Ith 이상의 강도를 가지는 펄스 레이저가 조사되는 영역을 가리키는 것으로 한다. 여기서, 도 5a에 있어서의 파선 위에서, 펄스 레이저의 강도는 Ith가 된다.
섬 형상 반도체층(502)의 배치(섬 형상 반도체층(502)의 크기나, 섬 형상 반도체층(502)끼리의 간격 등)에 대해서는, 특히 한정되지 않지만, 적어도 펄스 레이저 광을 조사할 때에, 표면 요철이 형성되는 영역(즉, 파선 부근의 영역)이 조사되지 않는 배치인 것이 요구된다. 이와 같은 섬 형상 반도체층(502)의 배치로서는, 예를 들어, 섬 형상 반도체층(502)끼리의 간격을 1㎛ 이상(바람직하게는, 50㎛ 이상, 보다 바람직하게는, 200㎛ 이상)으로 하는 구성을 들 수 있다. 또한, 도 5a에 있어서는, 섬 형상 반도체층(502)을 그 1변이 1mm의 정방형 형상으로 하고, 펄스 레이저 광의 조사 영역을 그 1변이 1.2mm의 정방형 형상으로 한 경우에 대하여 도시하지만, 개시에 따른 발명은 이것에 한정되지 않는다.
도 5b는, 베이스 기판(510) 위에 형성된 4개의 섬 형상 반도체층(512)에 대하여, 하나의 펄스 레이저 광을 조사하는 경우에 대하여 도시한다. 여기서, 펄스 레이저 광의 조사 영역은, 영역(514)(도 5b에 있어서의 파선으로 도시하는 영역)에 의하여 도시한다. 또한, 펄스 레이저 광의 조사 영역의 정의는, 도 5a의 경우와 마찬가지다.
미리, 소자의 사이즈로 절단한 다음에, 펄스 레이저 광을 조사하는 경우에는, 도 5b에 도시하는 바와 같은, 구성을 사용할 수도 있다. 이 경우, 하나의 펄스 레이저 광이 조사되는 영역에 있어서의 4개의 섬 형상 반도체층(512) 서로의 간격은 충분히 작은 것이어도 좋다. 예를 들어, 1㎛ 정도의 간격으로 할 수도 있다. 또한, 도 5b에 있어서는, 섬 형상 반도체층(512)을 그 1변이 0.55mm의 정방형 형상으로 하고, 펄스 레이저 광의 조사 영역을 그 1변이 1.2mm의 정방형 형상으로 한 경우에 대하여 도시하지만, 개시에 따른 발명은 이것에 한정되지 않는다.
본 실시형태는, 본 실시형태 1과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 반도체 기판의 제작 방법에 사용할 수 있는 평가 방법에 대하여, 도 6a 내지 도 9b를 참조하여 설명한다. 우선 도 6a 내지 도 7b를 참조하여 반도체층에 조사한 참조광의 반사율이 반도체층의 용융 상태에 따라서 변화되는 모양 및 이 성질을 이용한 반도체층의 평가 방법에 대하여 도시한다. 또한, 도 6a 내지 도 7b에 있어서의 설명에서는, 간단하게 설명하기 위하여, 펄스 레이저 광의 조사 시간(펄스 푹)이나 조사 펄스 수를 일정하게 하고, 펄스 레이저 광의 조사 강도만을 변화시킨 경우에 대하여 도시한다.
도 6a 및 도 6b에 있어서, 반도체층(616)은 절연층(612) 위에 형성되고, 절연층(612)은 베이스 기판(600) 위에 형성된다. 또한, 반도체층(616)을 용융시키기 위한 펄스 레이저 광(640)은, 반도체층(616)의 위 쪽으로부터 조사된다.
참조광(650)은 펄스 레이저 광(640)이 조사되는 면과는 반대의 면, 즉 도면 중의 아래 쪽(이면(裏面))으로부터 조사된다. 여기서, 참조광(650)은 반도체층(616)의 용융 상태를 판단하기 위한 것이므로, 적어도 그 일부가 반도체층(616)까지 도달할 필요가 있다. 즉, 참조광(650)은 베이스 기판(600) 및 절연층(612)을 투과하는 파장의 빛으로 한다. 구체적으로는, 예를 들어, 베이스 기판으로서 유리 기판을 사용하는 경우에는, 200nm 이상의 파장의 빛을 선택하는 것이 바람직하다. 또한, 본 실시형태에 있어서는, 참조광(650)을 이면으로부터 조사하는 경우에 대하여 설명하지만, 이면으로부터 조사하는 구성으로 하여도 좋다.
도 6a는, 펄스 레이저 광(640)의 조사 강도가 작고, 반도체층(616)이 비용융 상태인 경우를 도시한다. 참조광(650)이 도면 중의 아래 쪽으로부터 조사되면, 일부는 반도체층(616)을 투과하고, 다른 일부는 반도체층(616) 등의 계면에 있어서 반사되고, 반사광(652)이 된다. 또한, 조사된 참조광(650)의 강도와 반사광(652)의 강도의 비율로부터, 반사율을 산출할 수 있다. 또한, 도 6a에 있어서는, 간단하게 설명하기 위하여, 반도체층(616)과 절연층(612)과의 계면에 있어서의 반사만을 도시하지만, 실제의 반사광에는 그 이외의 계면 등으로부터의 반사가 포함된다.
도 6b에는, 펄스 레이저 광(640)의 조사 강도가 비교적으로 크고, 반도체층(616)의 일부가 용융 상태가 되는 경우(부분 용융이 되는 경우)를 도시한다. 이 경우에는, 참조광(650)의 대부분이 용융 상태가 되는 반도체층(616a)과 고체인(용융되지 않는) 반도체층(616b)과의 계면에 있어서 반사되므로, 도 6a의 경우와 비교 하여 반사광(652)의 강도(반사율)는 증대되게 된다.
여기서, 참조광(650)의 파장으로서, 참조광(650)이 고체의 반도체층(616b)에 일정 정도 흡수되는 것과 같은 파장을 선택한 경우에는, 고체의 반도체층(616b)의 두께에 의존하여 반사광(652)의 강도가 변화되게 된다. 예를 들어, 반도체층(616a)이 매우 얇은 경우(반도체층(616)의 표면의 극히 일부만이 용융 상태가 되는 경우)에는, 반도체층(616a)이 두꺼운 경우(반도체층의 많은 부분이 용융 상태가 되는 경우)와 비교하여, 반도체층(616b)에 있어서의 참조광(650)의 흡수가 커지므로, 반사광(652)의 강도는 작은 것이 된다. 이것은, 반도체층(616)의 용융 상태에 의존하여, 반사광(652)의 강도가 변화되는 것을 의미한다.
상기의 성질을 이용함으로써, 부분 용융 상태의 자세한 평가가 가능하게 된다. 이 경우, 참조광(650)의 파장의 선택이 문제가 되지만, 적어도 일부가 반도체층(616b)에 흡수되는 파장이면 좋으므로, 예를 들어, 반도체층으로서 단결정 반도체층을 사용하는 경우에는, 800nm 이하의 파장을 선택할 수 있다. 파장의 하한은, 빛의 침입 길이와 반도체층의 막 두께를 고려하여 결정하면 좋지만, 예를 들어, 반도체층(616)의 두께가 100nm 정도라면, 적어도 300nm 이상의 파장을 선택하는 것이 바람직하다고 할 수 있다. 또한, 참조광(650)을 사용하여 용융 상태를 평가하므로, 참조광의 강도는, 용융 상태에 큰 영향을 주지 않는(용융 상태를 실질적으로 변화시키지 않는) 정도로 하는 것이 중요하다.
도 7a에는, 펄스 레이저 광(640)의 조사 강도가 충분히 크고, 반도체층(616) 전체가 용융 상태가 되는 경우(완전 용융 상태가 되는 경우)를 도시한다. 이 경우 에는, 도 6b의 경우와 같이, 참조광(650)을 흡수하는, 용융되지 않는 반도체층(고체의 반도체층)이 존재하지 않으므로, 반사광(652)의 강도는 도 6a 내지 도 6b의 경우와 비교하여 커진다. 또한, 이 상태에 있어서는, 펄스 레이저 광(640)의 조사 강도의 변화에 대하여, 반사광(652)의 강도의 변화는 극히 작다고 할 수 있다.
도 7b에 펄스 레이저 광(640)의 조사 강도와, 참조광(650) 및 반사광(652)으로부터 산출한 반사율의 관계를 모식적으로 도시한다. 여기서, 그래프의 가로 축은 펄스 레이저 광(640)의 조사 강도 I이고, 세로축은 반사율 R이다. 상술한 바와 같이, 펄스 레이저 광(640)의 조사 강도가 작은 경우에는, 반도체층(616)은 비용융 상태이므로, 반사율은, 다른 상태와 비교하여 작다(반사율: R0). 또한, 비용융 상태에서는, 반사율은 펄스 레이저 광(640)의 조사 강도에 상관없이, 대략 일정하다.
펄스 레이저 광(640)의 조사 강도가 서서히 커지고, I1로 표시되는 값까지 도달한 경우에는, 반도체층(616)의 표면이 용융한다. 이 때, 용융 상태의 반도체층(616a) 표면(계면)에서의 반사가 생김으로써, 반사율은 급격하게 증대한다(반사율: R1). 또한, 펄스 레이저 광(640)의 조사 강도를 크게 하면, 반도체층(616)이 용융 상태가 되는 영역이 커지고, 비용융 상태인 영역이 작아지므로, 펄스 레이저 광(640)의 조사 강도에 의존하여 반사율이 증대된다. 또한, 펄스 레이저 광(640)의 조사 강도를 더 크게 하면, I2로 표시되는 값에 있어서, 반사율이 포화한다.
이상을 정리하면, 다음과 같다.
· 반도체층의 펄스 레이저 광이 조사되는 면과는 반대 쪽의 면에 참조광을 조사하여, 그 반사율을 관측한다.
· 제 1 반사율(R1)과 제 2 반사율(R2)을 기준으로 한다.
· 제 1 반사율(R1): 펄스 레이저 광의 조사 강도와 반사율과의 관계를 도시하는 그래프에 있어서, 반사율이 급격하게 증대하는 조사 강도에 있어서의 반사율이다. 즉, 반도체층의 표면만을 용융 상태가 되는 경우의 반사율이다.
· 제 2 반사율(R2): 펄스 레이저 광의 조사 강도와 반사율과의 관계를 도시하는 그래프에 있어서, 반사율이 포화하는 반사율이다. 즉, 반도체층의 대략 전체(표면으로부터 이면까지)가 포화 상태가 되는 경우의 반사율이다.
· 반사율이 제 1 반사율 미만인 경우: 반도체층이 비용융 상태에 있다고 판단된다.
· 반사율이 제 1 반사율 이상, 제 2 반사율 미만인 경우: 반도체층이 부분 용융 상태에 있다고 판단된다.
· 반사율이 제 2 반사율 이상인 경우: 반도체층이 완전 용융 상태에 있다고 판단된다.
이와 같이, 반사율을 관측함으로써, 반도체층의 용융 상태를 평가할 수 있다. 본 실시형태의 구성으로서는, 반사율만을 관측하면 좋으므로, 극히 간편하게 반도체층의 용융 상태를 평가할 수 있다.
다음에, 도 8a 내지 도 8b를 사용하여 펄스 레이저 광에 의하여 반도체층을 용융시키는 경우에 있어서의 용융 상태의 평가 방법을 설명한다. 또한, 여기서는, 설명의 편의상, 펄스 발진의 발진 주파수가 극히 높고, 펄스 레이저 광을 조사하는 동안의 반도체층의 냉각에 대하여, 실질적으로 무시할 수 있는 상황을 상정하여 설 명하기로 한다.
도 8a는, 펄스 레이저 광의 강도와 시간의 관계를 도시하는 도면이다. 도 8b는, 참조광의 반사율과 시간의 관계를 도시하는 도면이다. 도 8a의 시간 축과, 도 8b의 시간 축은 대응하여, 시간 t1, 시간 t2, 시간 t3, 시간 t4, 시간 t5에 있어서, 펄스 레이저 광의 강도가 피크를 가진다.
도 8a 및 도 8b에 있어서, 일 펄스의 강도는, 부분 용융이 되는 강도 I1보다 약간 낮고, 최초의 펄스가 조사되는 시간 t1에 있어서, 반도체층은 용융되지 않는다. 그래서, 시간 t1에 있어서는 반사율은 R0로부터 변화하지 않는다. 그 후, 2번째 펄스가 조사되는 시간 t2에 있어서, 반도체층은 용융(부분 용융)되어, 반사율이 R1을 넘게 된다. 또한, 3번째 펄스가 조사되는 시간 t3에 있어서, 용융이 더욱 더 진행되어, 잔존되는 비용융 상태의 반도체층이 감소된다.
4번째 펄스가 조사되는 시간 t4에 있어서, 반도체층은 완전 용융되어, 반사율이 R2에 도달한다. 그 후, 5번째 펄스가 조사되는 시간 t5에 있어서는, 반사율의 증가는 포화하여, 반사율은 R2로부터 변화하지 않는다. 또한, 여기서는, 냉각(고화)에 의한 반사율의 변화에 대해서는 표시하지 않지만, 이것은 어디까지나 모식도이고, 실제로는 냉각에 의한 반사율의 변화를 수반한다.
또한, 도 8a에 있어서, 펄스 레이저 광의 강도는 I1보다 약간 낮지만, 이것은 설명의 편의를 위한 것이며, 펄스 레이저 광의 강도는 임의의 값을 사용하여도 문제없다. 예를 들어, 펄스 레이저 광의 강도를 I1 이상으로 하여도 전혀 문제는 없다. 펄스 레이저 광의 강도는 그 목적에 따라 적절히 설정할 수 있다.
이상을 정리하면, 다음과 같다.
· 반도체층의 펄스 레이저 광이 조사되는 면과는 반대 쪽의 면에 참조광을 조사하여, 그 반사율의 시간에 따른 변화를 관측한다.
· 반사율이 변화하지 않는 단계: 반도체층이 비용융 상태에 있다고 판단된다.
· 반사율이 변화하는 단계: 반도체층이 부분 용융 상태에 있다고 판단된다.
· 반사율의 변화가 포화하는 단계: 반도체층이 완전 용융 상태에 있다고 판단된다.
또한, 펄스 레이저 광의 강도를 I1보다 크게 설정한 경우에는, 최초의 펄스가 조사된 단계에서 반도체층이 부분 용융 상태가 되므로, 상기의 “반사율이 변화하지 않는 단계”는 존재하지 않는다. 또한, 펄스 레이저 광의 강도를 I2보다 크게 설정하는 경우에는, 최초의 펄스가 조사된 단계에서 반도체층이 완전 용융 상태가 되므로, 상기의 “반사율이 변화하지 않는 단계” 및 “반사율이 변화하는 단계”는 존재하지 않는다. 따라서, 이들의 경우를 고려하여 반도체층의 용융 상태를 평가하면 좋다.
이와 같이, 반사율을 관측함으로써, 반도체층의 용융 상태를 평가할 수 있다. 본 실시형태의 구성에서는, 반사율만을 관측하면 좋으므로, 극히 간편하게 반도체층의 용융 상태를 평가할 수 있다.
또한, 현실에는, 도 8a와 같이 안정된 강도로 펄스 발진시키는 것은 어렵다. 따라서, 펄스 레이저 광을 조사하면서, 반도체층이 원하는 용융 상태인지의 여부에 따라, 조사 펄스 수, 조사 시간, 조사 강도 등을 적절히 조절하는 것이 바람직하다고 할 수 있다.
다음에, 도 9a 및 도 9b를 사용하여, 펄스 레이저 광에 의하여 반도체층을 용융시키는 경우에 있어서의 평가 방법의 다른 예에 대하여 설명한다. 또한, 여기서는 펄스 발진의 발진 주파수가 낮고, 일 펄스의 조사에 의하여 가열된 반도체층이, 다음의 일 펄스의 조사를 할 때까지의 사이에 냉각되어 버리는 상황, 즉, 열의 축적이 없는 상황을 상정하여 설명하기로 한다.
도 9a는, 펄스 레이저 광의 강도와 시간의 관계를 도시하는 도면이다. 도 9b는, 참조광의 반사율과 시간의 관계를 도시하는 도면이다. 도 9a의 시간 축과 도 9b의 시간 축은 대응하여, 시간 t1' 시간 t2'에 있어서 펄스 레이저 광의 강도가 피크를 가진다.
도 9a에 있어서, 목적 펄스 레이저 광의 강도를 I'로 도시한다. 상술한 바와 같이, 현실의 펄스 레이저 광으로는, 그 강도를 안정시키는 것은 어려우므로, 목적 펄스 레이저 광의 강도 I'가 결정된 경우에도, 목적 펄스 레이저 광의 강도 I'에 대하여, 현실의 펄스 레이저 광의 강도가 작게 되는 경우나, 크게 되는 경우가 생길 수 있다. 예를 들어, 시간 t1'에 있어서는, 현실의 펄스 레이저 광의 강도는 목적 펄스 레이저 광의 강도 I'보다 낮다.
이와 같이, 원하는 강도가 얻어지지 않는 경우에는, 반도체층도 원하는 용융 상태까지 도달하지 않는다고 고찰되므로, 이대로는 결함의 저감이 충분하지 않으며, 반도체층의 특성은 낮아지게 된다. 이 문제를 해소하기 위한 일례로서는, 다 수의 펄스 레이저 광을 반도체층에 조사하여, 펄스마다의 강도 편차의 영향을 저감시키는 방법이 있다. 그렇지만, 이 방법은 최초의 일 펄스로 원하는 용융 상태가 얻어진 경우에도, 일률적으로 다수의 펄스 레이저 광을 조사하게 되므로, 스루 풋의 면에서 문제가 있다. 또한, 다수의 펄스를 불필요하게 발진하게 되므로 레이저 발진기의 수명이라는 점에서도 바람직하지 않다.
여기서는, 상기 문제를 해소하기 위하여, 반도체층의 용융 상태를 평가한다. 보다 구체적으로는, 펄스 레이저 광의 조사마다 원하는 용융 상태까지 도달하는지 여부를 평가한다. 이에 따라, 반도체층의 용융 상태의 평가에 따라, 펄스 레이저 광의 조사 처리를 계속할지의 여부를 결정할 수 있기 때문에, 스루 풋을 향상시킬 수 있다. 또한, 레이저 발진기의 수명을 연장시키는 것으로도 이어진다.
구체적인 평가 방법은 이하와 같다.
우선, 목적 용융 상태를 결정하고, 목적 용융 상태에 대응하는 “목적 반사율(R')”을 결정한다. 상기 결정시에는, 상술한 평가 방법을 사용할 수도 있다.
다음, 펄스 레이저 광을 조사하였을 때의 반사율의 시간에 따른 변화를 측정한다. 예를 들어, 도 9a 및 도 9b에 있어서, 최초의 펄스가 조사되는 시간 t1'에 있어서의 반사율(최대값)은, 목적 반사율(R') 미만이 된다. 이 경우에는, 원하는 용융 상태까지 도달되지 않는 것으로 판정한다. 그 후, 2번째의 펄스가 조사되는 시간 t2'에 있어서의 반사율(최대값)이 목적 반사율(R')까지 도달한다. 이 경우에는, 원하는 용융 상태에 도달한 상태로 판단한다. 또한, 목적 반사율(R') 이상이 되는 일정 범위에서는, 원하는 용융 상태에 도달한다고 판단하여도 문제없다. 일 정 범위의 구체적인 예로서는, 예를 들어, “목적 반사율(R') 이상 제 2 반사율(R2) 이하”로 할 수 있다.
또한, 도 9a 및 도 9b에 있어서는 도시하지 않지만, 반사율이 상술한 일정 범위를 넘은 경우에는, 원하는 용융 상태를 넘은 상태로 판단한다. 예를 들어, 일정 범위를 “목적 반사율(R') 이상 제 2 반사율(R2) 이하”로 하여 반사율이 일정 범위를 넘은 경우에는, 원하는 용융 상태를 넘은 상태로 판단할 수 있다. 또한, 제 2 반사율(R2)을 넘는 상황에서는, 미결정화가 진행하여, 단결정 반도체로서는 바람직하지 않는다.
이상을 정리하면, 다음과 같다.
· 반도체층의 펄스 레이저 광이 조사되는 면과는 반대 쪽의 면에 참조 광을 조사하여, 그 반사율의 시간에 따른 변화를 관측한다.
· 목적 반사율(R')을 기준으로 한다.
· 목적 반사율(R'): 목적 강도의 펄스 레이저 광이 조사된 경우의 반사율(의 최대값)이다.
· 반사율의 최대값이 목적 반사율 미만인 경우: 반도체층이 원하는 용융 상태까지 도달하지 않는 상태로 판단된다.
· 반사율의 최대값이 목적 반사율 이상의 일정 범위에 있는 경우: 반도체층이 원하는 용융 상태까지 도달한 상태로 판단된다.
· 반사율의 최대값이 일정 범위를 넘은 경우: 반도체층이 원하는 용융 상태를 넘는 용융 상태까지 도달한 상태로 판단된다.
또한, 원하는 용융 상태까지 도달한 상태로 판단된 경우에는, 해당하는 조사 영역에 있어서의 펄스 레이저 광의 조사 처리는 완료한 것으로 볼 수 있다. 따라서, 그 후에, 기판 또는 광학계를 이동시켜 다른 영역에 대하여, 펄스 레이저를 조사하여도 좋고, 더 이상 펄스 레이저 광의 조사 처리를 실시할 필요가 없을 경우 등에는, 펄스 레이저 광의 발진을 정지시켜도 좋다. 또한, 원하는 용융 상태를 넘은 용융 상태까지 도달한 상태로 판단된 경우에는, 해당되는 영역의 반도체층을 반도체 소자 등에 사용하지 않는 구성으로 하면 좋다. 또한, 해당되는 영역을 수복하는 수단이 있는 경우에는 수복시켜, 이용하는 구성으로 하여도 좋다. 이와 같은 수복 수단으로서는, 예를 들어, 원하는 반사율이 얻어지기까지 펄스 레이저를 조사하여 수복하는 방법이 있다.
이와 같이, 반사율을 관측함으로써, 반도체층의 용융 상태를 평가할 수 있다. 본 실시형태의 구성으로서는, 반사율만을 관측하면 좋으므로, 극히 간편하게 반도체층의 용융 상태를 평가할 수 있다. 또한, 반도체층의 평가에 맞추어 펄스 레이저 광의 조사 처리를 계속하는지 여부를 결정할 수 있으므로, 반도체층의 특성을 향상시키며, 스루 풋을 향상시킬 수 있다. 또한, 레이저 발진기의 수명을 연장시키는 것으로도 이어지므로, 결과적으로 양호한 반도체층을 낮은 비용으로 제작할 수 있게 된다.
또한, 본 실시형태에 있어서는, 평가의 목적이나 펄스 레이저 광의 조사 조건이 상이한 경우 등에 맞추어, 몇 개의 평가 방법을 제안하지만, 반도체층의 평가 방법은 이것에 한정되지 않는다. 상기 평가 방법을 적절히 조합하여 사용할 수 있 다.
본 실시형태는, 실시형태 1 또는 실시형태 2를 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 도 10a 내지 도 12b를 참조하여, 상술한 반도체 기판을 사용한 반도체 장치의 제작 방법에 대하여 설명한다. 여기서는, 반도체 장치의 일례로서 복수의 트랜지스터로 이루어지는 반도체 장치의 제작 방법에 대하여 설명하기로 한다. 또한, 이하에 있어서 나타내는 트랜지스터를 조합하여 사용함으로써, 다양한 반도체 장치를 형성할 수 있다.
도 10a는, 실시형태 1에 의하여 제작한 반도체 기판의 단면도이다. 다만, 본 실시형태에 있어서는, 실시형태 1에 있어서의 절연층(116)을 2층 구조로 한 경우에 대하여 나타낸다.
반도체층(1000)(실시 형태 1에 있어서의 섬 형상 반도체층(124)에 대응)에는, TFT의 임계 값 전압을 제어하기 위하여, 붕소, 알루미늄, 갈륨 등의 p형 불순물, 또는 인, 비소 등의 n형 불순물을 첨가하여도 좋다. 불순물을 첨가하는 영역, 및 첨가하는 불순물의 종류는, 적절히 변경할 수 있다. 예를 들어, n채널형 TFT의 형성 영역에는 p형 불순물을 첨가하고, p채널형의 TFT의 형성 영역에는 n형 불순물을 첨가할 수 있다. 상술한 불순물을 첨가할 때는, 도즈량이 1×1015/cm2 이상 1×1017/cm2 이하 정도가 되도록 행하면 좋다. 그 후, 반도체층(1000)을 섬 형상으로 분리하여, 반도체층(1002), 및 반도체층(1004)을 형성한다(도 10b 참조).
다음에, 반도체층(1002) 및 반도체층(1004)을 덮도록 게이트 절연층(1006)을 형성한다(도 10c 참조). 여기서는, 플라즈마 CVD법을 사용하여, 산화실리콘막을 단층으로 형성하기로 한다. 그 이외에도, 산화질화실리콘, 질화산화실리콘, 질화실리콘, 산화하프늄, 산화알루미늄 산화탄탈 등을 포함하는 막을, 단층 구조, 또는 적층 구조로 형성함으로써, 게이트 절연층(1006)을 형성하여도 좋다.
플라즈마 CVD법 이외의 제작 방법으로서는, 스퍼터링법이나 고밀도 플라즈마 처리에 의한 산화 또는 질화에 의한 방법을 들 수 있다. 고밀도 플라즈마 처리는, 예를 들어, 헬륨, 아르곤, 크립톤, 크세논 등의 희소 가스와 산소, 산화질소, 암모니아, 질소, 수소 등의 혼합 가스를 사용하여 행한다. 이 경우, 플라즈마의 여기를 마이크로파의 도입에 의하여 행함으로써, 저전자 온도에서 고밀도의 플라즈마를 생성할 수 있다. 이와 같은 고밀도의 플라즈마로 생성된 산소 라디칼(OH 라디칼을 포함하는 경우도 있다)이나 질소 라디칼(NH 라디칼을 포함하는 경우도 있다)에 의하여, 반도체층의 표면을 산화 혹은 질화함으로써, 1nm 이상 20nm 이하, 바람직하게는 2nm 이상 10nm 이하의 절연층이 반도체층에 접하도록 형성된다.
상술한 고밀도 플라즈마 처리에 의한 반도체층의 산화 혹은 질화는 고상 반응으로 진행되기 때문에, 게이트 절연층(1006)과 반도체층(1002) 및 반도체층(1004)의 계면 준위 밀도를 극히 낮게 할 수 있다. 또한, 고밀도 플라즈마 처리에 의하여 반도체층을 직접 산화 또는 질화함으로써, 형성되는 절연층의 두께의 변동을 억제할 수 있다. 또한, 반도체층이 결정성을 가지므로, 고밀도 플라즈마 처 리를 사용하여 반도체층의 표면을 고상 반응으로 산화시키는 경우에도, 결정립계에 있어서의 불균일한 산화를 억제하고, 균일성이 좋고, 계면 준위 밀도가 낮은 게이트 절연층을 형성할 수 있다. 이와 같이, 고밀도 플라즈마 처리에 의하여 형성된 절연층을 트랜지스터의 게이트 절연층의 일부, 또는 전부에 사용함으로써 특성의 변동을 억제할 수 있다.
플라즈마 처리에 의한 절연층의 제작 방법의 보다 구체적인 일례에 대하여 설명한다. 아산화질소(N2O)를 아르곤(Ar)을 사용하여 1배 이상 3배 이하(유량비율)로 희석하고, 10Pa 이상 30Pa 이하의 압력하에서 3kW 이상 5kW 이하의 마이크로파(2.45GHz) 전력을 인가하여 반도체층(1002)과 반도체층(1004)의 표면을 산화 또는 질화시킨다. 이 처리에 의하여 1nm 이상 10nm 이하(바람직하게는 2nm 이상 6nm 이하)의 게이트 절연층(1006)의 하층을 형성한다. 또한, 아산화질소(N2O)와 실란(SiH4)을 도입하여, 10Pa 이상 30Pa 이하의 압력하에서 3kW 이상 5kW 이하의 마이크로파(2.45GHz) 전력을 인가하여 기상 성장법에 의하여 산화질화실리콘막을 형성하여 게이트 절연층(1006)의 상층으로 한다. 이와 같이, 고상 반응과 기상 성장법을 조합하여 게이트 절연층(1006)을 형성함으로써, 계면 준위 밀도가 낮고 절연 내압이 뛰어난 게이트 절연층(1006)을 형성할 수 있다. 또한, 이 경우에 있어서, 게이트 절연층(1006)은 2층 구조가 된다.
혹은, 반도체층(1002)과 반도체층(1004)을 열 산화시킴으로써, 게이트 절연층(1006)을 형성하도록 하여도 좋다. 이와 같은 열 산화를 사용하는 경우에는, 내 열성이 비교적으로 높은 베이스 기판을 사용하는 것이 바람직하다.
또한, 수소를 포함하는 게이트 절연층(1006)을 형성하고, 그 후, 350℃ 이상 450℃ 이하의 온도에 의한 가열 처리를 행함으로써, 게이트 절연층(1006) 중에 포함되는 수소를 반도체층(1002) 및 반도체층(1004) 중에 확산시키도록 하여도 좋다. 이 경우, 게이트 절연층(1006)으로서, 플라즈마 CVD법을 사용한 질화실리콘 또는 질화산화실리콘을 사용할 수 있다. 또한, 프로세스 온도를 350℃ 이하로 하면 좋다. 이와 같이, 반도체층(1002) 및 반도체층(1004)에 수소를 공급함으로써, 반도체층(1002)의 내부, 반도체층(1004)의 내부, 게이트 절연층(1006)과 반도체층(1002)의 계면 및 게이트 절연층(1006)과 반도체층(1004)의 계면에 있어서의 결함을 효과적으로 저감할 수 있다. 또한, 이 처리를 수소화라고 불러도 좋다.
다음에, 게이트 절연층(1006) 위에 도전층을 형성한 후, 상기 도전층을 소정의 형상으로 가공(패터닝)함으로써, 반도체층(1002)과 반도체층(1004)의 위쪽에 전극(1008)을 형성한다(도 10d 참조). 도전층의 형성에는 CVD법, 스퍼터링법 등을 사용할 수 있다. 도전층은, 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), 니오븀(Nb) 등의 재료를 사용하여 형성할 수 있다. 또한, 상기 금속을 주성분으로 하는 합금 재료를 사용하여도 좋고, 상기 금속을 포함하는 화합물을 사용하여도 좋다. 또한, 반도체에 도전성을 부여하는 불순물 원소를 도핑한, 다결정 실리콘 등, 반도체 재료를 사용하여 형성하여도 좋다.
본 실시형태에서는, 전극(1008)을 단층의 도전층으로 형성하지만, 개시에 따른 발명의 반도체 장치는 상기 구성에 한정되지 않는다. 전극(1008)은 적층된 복 수의 도전층으로 형성되어도 좋다. 2층 구조로 할 경우에는, 예를 들어 몰리브덴막, 티타늄막, 잘화티타늄막 등을 하층에 사용하고, 상층에는 알루미늄막 등을 사용하면 좋다. 3층 구조의 경우에는, 몰리브덴막과 알루미늄막과 몰리브덴막의 적층 구조나, 티타늄막과 알루미늄막과 티타늄막의 적층 구조 등을 채용하면 좋다.
또한, 전극(1008)을 형성할 때 사용하는 마스크는, 산화실리콘, 질화산화실리콘 등의 재료를 사용하여 형성하여도 좋다. 이 경우, 산화실리콘막이나 질화산화실리콘막 등을 패터닝하여 마스크를 형성하는 공정이 추가되지만, 레지스트 재료와 비교하여 에칭시에 있어서의 마스크의 막 감소가 적기 때문에, 보다 정확한 형상의 전극(1008)을 형성할 수 있다. 또한, 마스크를 사용하지 않고, 액적 토출법을 사용하여 선택적으로 전극(1008)을 형성하여도 좋다. 여기서, 액적 토출법이란, 소정의 조성물을 포함하는 액적을 토출 또는 분출함으로써 소정의 패턴을 형성하는 방법을 의미하고, 잉크젯법 등이 그 범주에 포함된다.
또한, ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용하여, 에칭 조건(코일형 전극층에 인가되는 전력량, 기판 측의 전극층에 인가되는 전력량, 기판 측의 전극 온도 등)을 적절히 조절함으로써, 원하는 테이퍼 형상을 가지도록 도전층을 에칭함으로써 전극(1008)을 형성할 수도 있다. 또한, 테이퍼 형상은, 마스크의 형상에 따라 제어할 수도 있다. 또한, 에칭용 가스로서는, 염소, 염화붕소, 염화실리콘 혹은 사염화탄소 등의 염소계 가스, 테트라플루오로카본, 불화유황 또는 불화질소 등의 불소계 가스 또는 산소 등을 적절히 사용할 수 있다.
다음, 전극(1008)을 마스크로 하여, 일 도전형을 부여하는 불순물 원소를 반도체층(1002), 반도체층(1004)에 첨가한다(도 11a 참조). 본 실시형태에서는, 반도체층(1002)에 n형을 부여하는 불순물 원소(예를 들어, 인 혹은 비소)를 반도체층(1004)에 p형을 부여하는 불순물 원소(예를 들어, 붕소)를 첨가한다. 또한, n형을 부여하는 불순물 원소를 반도체층(1002)에 첨가할 때는, p형의 불순물이 첨가되는 반도체층(1004)은 마스크 등으로 덮이고, n형을 부여하는 불순물 원소의 첨가가 선택적으로 행해지도록 한다. 또한, p형을 부여하는 불순물 원소를 반도체층(1004)에 첨가할 때는, n형 불순물이 첨가되는 반도체층(1002)을 마스크 등으로 덮고, p형을 부여하는 불순물 원소의 첨가가 선택적으로 행해지도록 한다. 또는 반도체층(1002) 및 반도체층(1004)에 p형을 부여하는 불순물 원소, 또는 n형을 부여하는 불순물 원소의 한쪽을 첨가한 후, 한 쪽의 반도체층에만 보다 높은 농도로 p형을 부여하는 불순물 원소, 또는 n형을 부여하는 불순물 원소의 다른 한쪽을 첨가하도록 하여도 좋다. 상기 불순물의 첨가에 의하여, 반도체층(1002)에 불순물 영역(1010), 반도체층(1004)에 불순물 영역(1012)이 형성된다.
다음, 전극(1008)의 측면에 사이드 월(1014)을 형성한다(도 11b 참조). 사이드 월(1014)은, 예를 들어, 게이트 절연층(1006) 및 전극(1008)을 덮도록 새로 절연층을 형성하고, 수직 방향을 주체로 한 이방성 에칭에 의하여, 상기 절연층을 부분적으로 에칭함으로써 형성할 수 있다. 또한, 상기 이방성 에칭에 의하여, 게이트 절연층(1006)을 부분적으로 에칭하여도 좋다. 사이드 월(1014)을 형성하기 위한 절연층으로서는, 플라즈마 CVD법이나 스퍼터링법 등에 의하여, 실리콘, 산화 실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 유기 재료 등을 포함하는 막을, 단층 구조 혹은 적층 구조로 형성하면 좋다. 본 실시형태에서는, 막 두께 100nm의 산화실리콘막을 플라즈마 CVD법에 의하여 형성한다. 또한, 에칭 가스로서는, CHF3와 헬륨의 혼합 가스를 사용할 수 있다. 또한, 사이드 월(1014)을 형성하는 공정은, 이들에 한정되지 않는다.
다음에, 게이트 절연층(1006), 전극(1008) 및 사이드 월(1014)을 마스크로 하여, 반도체층(1002), 반도체층(1004)에 일 도전형을 부여하는 불순물 원소를 첨가한다(도 11c 참조). 또한, 반도체층(1002), 반도체층(1004)에는, 각각 앞의 공정에서 첨가한 불순물 원소와 같은 도전형 불순물 원소를 더 높은 농도로 첨가한다. 또한, n형을 부여하는 불순물 원소를 반도체층(1002)에 첨가할 때는, p형의 불순물이 첨가되는 반도체층(1004)은 마스크 등으로 덮이고, n형을 부여하는 불순물 원소의 첨가가 선택적으로 행해지도록 한다. 또한, p형을 부여하는 불순물 원소를 반도체층(1004)에 첨가할 때는, n형의 불순물이 첨가되는 반도체층(1002)은 마스크 등으로 덮고, p형을 부여하는 불순물 원소의 첨가가 선택적으로 행해지도록 한다.
상기 불순물 원소의 첨가에 의하여, 반도체층(1002)에 한 쌍의 고농도 불순물 영역(1016)과, 한 쌍의 저농도 불순물 영역(1018)과, 채널 형성 영역(1020)이 형성된다. 또한, 상기 불순물 원소의 첨가에 의하여 반도체층(1004)에 한 쌍의 고농도 불순물 영역(1022)과, 한 쌍의 저농도 불순물 영역(1024)과, 채널 형성 영 역(1026)이 형성된다. 고농도 불순물 영역(1016), 고농도 불순물 영역(1022)은 소스 또는 드레인으로서 기능하고, 저농도 불순물 영역(1018), 저농도 불순물 영역(1024)은 LDD(Lightly Doped Drain) 영역으로서 기능한다.
또한, 반도체층(1002) 위에 형성된 사이드 월(1014)과, 반도체층(1004) 위에 형성된 사이드 월(1014)은, 캐리어가 이동하는 방향(소위 채널 길이에 평행한 방향)의 길이가 같아지도록 형성하여도 좋지만, 상이해지도록 형성하여도 좋다. p채널형 트랜지스터가 되는 반도체층(1004) 위의 사이드 월(1014)의 길이는, n채널형 트랜지스터가 되는 반도체층(1002) 위의 사이드 월(1014)의 길이보다도 길게 하면 좋다. 왜냐하면, p채널형 트랜지스터에 있어서 소스 및 드레인을 형성하기 위하여 주입되는 붕소는 확산되기 쉽고, 단채널 효과를 유발하기 쉽기 때문이다. p채널형 트랜지스터에 있어서, 사이드 월(1014)의 길이를 더 길게 함으로써, 소스 및 드레인에 고농도의 붕소를 첨가할 수 있고, 소스 및 드레인을 저저항화할 수 있다.
소스 및 드레인을 더 저저항화하기 위하여, 반도체층(1002) 및 반도체층(1004)의 일부를 실리사이드화한 실리사이드 층을 형성하여도 좋다. 실리사이드화는, 반도체층에 금속을 접촉시켜, 가열 처리(예를 들어, GRTA법, LRTA법 등)에 의하여, 반도체층 중의 실리콘과 금속을 반응시켜 행한다. 실리사이드 층으로서는, 코발트실리사이드 또는 니켈실리사이드를 사용하면 좋다. 반도체층(1002) 및 반도체층(1004)이 얇은 경우에는, 반도체층(1002), 반도체층(1004)의 저부까지 실리사이드 반응을 진행시켜도 좋다. 실리사이드화에 사용할 수 있는 금속 재료로서는, 티타늄(Ti), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 지르코늄(Zr), 하프늄(Hf), 탄탈(Ta), 바나듐(V), 네오디뮴(Nd), 크롬(Cr), 백금(Pt), 팔라듐(Pd) 등을 들 수 있다. 또한, 레이저 광의 조사 등에 의하여도 실리사이드 층을 형성할 수 있다.
상술한 공정에 의하여, n채널형 트랜지스터(1028) 및 p채널형 트랜지스터(1030)가 형성된다. 또한, 도 11c에 도시하는 단계에서는, 소스 전극 또는 드레인 전극으로서 기능하는 도전층은 형성되지 않지만, 이들의 소스 전극 또는 드레인 전극으로서 기능하는 도전층을 포함하여 트랜지스터라고 불리는 경우도 있다.
다음, n채널형 트랜지스터(1028), p채널형 트랜지스터(1030)를 덮도록 절연층(1032)을 형성한다(도 11d 참조). 절연층(1032)은, 반드시 형성할 필요는 없지만, 절연층(1032)을 형성함으로써, 알칼리 금속이나 알칼리 토류 금속 등의 불순물이 n채널형 트랜지스터(1028), p채널형 트랜지스터(1030)에 침입하는 것을 방지할 수 있다. 구체적으로는, 절연층(1032)을 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 질화알루미늄, 산화알루미늄 등의 재료를 사용하여 형성하는 것이 바람직하다. 본 실시형태에서는, 막 두께가 600nm 정도의 질화산화실리콘막을 절연층(1032)으로서 사용한다. 이 경우, 상술한 수소화 공정은, 상기 질화산화실리콘막을 형성한 후에 행하여도 좋다. 또한, 본 실시형태에 있어서는 절연층(1032)을 단층 구조로 하지만, 적층 구조로 하여도 좋은 것은 물론이다. 예를 들어, 2층 구조로 하는 경우에는, 산화질화실리콘막과 질화산화실리콘막의 적층 구조로 할 수 있다.
다음에, n채널형 트랜지스터(1028), p채널형 트랜지스터(1030)를 덮도록, 절 연막(1032) 위에 절연층(1034)을 형성한다. 절연층(1034)은, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 내열성을 가지는 유기 재료를 사용하여 형성하면 좋다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, PSG(인 유리), BPSG(붕소 인 유리) 알루미나 등을 사용할 수도 있다. 여기서, 실록산계 수지란, 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 실록산계 수지는 치환기에 수소 외에, 불소, 알킬기, 혹은 방향족 탄화수소 중 적어도 1종을 가져도 좋다. 또한, 이들 재료로 형성되는 절연층을 복수 적층시킴으로써, 절연층(1034)을 형성하여도 좋다.
절연층(1034)의 형성에는, 그 재료에 따라, CVD법, 스퍼터링법, SOG법, 스핀코팅법, 딥, 스프레이 도포, 액적 토출법(잉크 젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 사용할 수 있다.
다음에, 반도체층(1002) 및 반도체층(1004)의 일부가 노출되도록 절연층(1032) 및 절연층(1034)에 콘택트 홀을 형성한다. 그리고, 상기 콘택트 홀을 통하여 반도체층(1002)과 반도체층(1004)에 접하는 도전층(1036), 도전층(1038)을 형성한다(도 12a 참조). 도전층(1036) 및 도전층(1038)은, 트랜지스터의 소스 전극 또는 드레인 전극으로서 기능한다. 또한, 본 실시형태에 있어서는, 콘택트 홀 개구시의 에칭에 사용되는 가스로서 CHF3와 He의 혼합 가스를 사용하지만, 이것에 한정되지 않는다.
도전층(1036), 도전층(1038)은 CVD법이나 스퍼터링법 등에 의하여 형성할 수 있다. 구체적으로 도전층(1036), 도전층(1038)으로서 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 네오디뮴(Nd), 탄소(C), 실리콘(Si) 등을 사용할 수 있다. 또한, 상기 재료를 주성분으로 하는 합금을 사용하여도 좋고, 상기 재료를 포함하는 화합물을 사용하여도 좋다. 또한, 도전층(1036), 도전층(1038)은 단층 구조로 하여도 좋고, 적층 구조로 하여도 좋다.
알루미늄을 주성분으로 하는 합금의 예로서는, 알루미늄을 주성분으로 하고 니켈을 포함하는 합금을 들 수 있다. 또한, 알루미늄을 주성분으로 하고, 니켈과, 탄소 혹은 실리콘의 한쪽 혹은 양쪽 모두를 포함하는 합금을 들 수도 있다. 알루미늄이나 알루미늄 실리콘(Al-Si)은 저항값이 낮고, 가격이 저렴하기 때문에, 도전층(1036), 도전층(1038)을 형성하는 재료로서 적합하다. 특히, 알루미늄 실리콘은 패터닝할 때의 레지스트 베이크에 의한 힐록(hillock)의 발생을 억제할 수 있기 때문에 바람직하다. 또한, 실리콘 대신에, 알루미늄에 0.5% 정도의 Cu를 혼입시킨 재료를 사용하여도 좋다.
도전층(1036), 도전층(1038)을 적층 구조로 하는 경우에는, 예를 들어, 배리어막과 알루미늄 실리콘막과 배리어막의 적층 구조, 배리어막과 알루미늄 실리콘막과 질화티타늄막과 배리어막의 적층 구조 등을 채용하면 좋다. 또한, 배리어막이란, 티타늄, 티타늄의 질화물, 몰리브덴 혹은 몰리브덴의 질화물 등을 사용하여 형성된 막이다. 배리어막 사이에 알루미늄 실리콘막을 사이에 끼우도록 도전층을 형 성하면, 알루미늄이나 알루미늄 실리콘의 힐록의 발생을 한층 더 방지할 수 있다. 또한, 환원성이 높은 원소인 티타늄을 사용하여 배리어막을 형성하면, 반도체층(1002)과 반도체층(1004) 위에 얇은 산화막이 형성된다고 하여도, 배리어막에 포함되는 티타늄이 상기 산화막을 환원하여, 도전층(1036)과 반도체층(1002), 및 도전층(1038)과 반도체층(1004)의 콘택트를 양호하게 취할 수 있다. 또한, 배리어막을 복수 적층되도록 하여 사용하여도 좋다. 이 경우, 예를 들어, 도전층(1036), 도전층(1038)을 하층부터 티타늄, 질화티타늄, 알루미늄 실리콘, 티타늄, 질화티타늄과 같이, 5층 구조 또는 그 이상의 적층 구조로 할 수 있다.
또한, 도전층(1036), 도전층(1038)으로서, WF6가스와 SiH4가스를 사용하여 화학 기상 성장법으로 형성한 텅스텐 실리사이드를 사용하여도 좋다. 또한, WF6를 수소 환원하여 형성한 텅스텐을, 도전층(1036), 도전층(1038)으로서 사용하여도 좋다.
또한, 도전층(1036)은 n채널형 트랜지스터(1028)의 고농도 불순물 영역(1016)에 접속된다. 도전층(1038)은 p채널형 트랜지스터(1030)의 고농도 불순물 영역(1022)에 접속된다.
도 12b에, 도 12a에 도시한 n채널형 트랜지스터(1028) 및 p채널형 트랜지스터(1030)의 평면도를 도시한다. 여기서, 도 12b의 M-N에 있어서의 단면이 도 12a에 대응한다. 다만, 도 12b에 있어서는 간단하게 도시하기 위하여, 절연층(1036), 절연층(1038), 절연층(1032), 절연층(1034) 등을 생략한다.
또한, 본 실시형태에 있어서는, n채널형 트랜지스터(1028)와 p채널형 트랜지스터(1030)가 각각 게이트 전극으로서 기능하는 전극(1008)을 하나씩 가지는 경우를 예시하지만, 개시에 따른 발명은 상기 구성에 한정되지 않는다. 제작되는 트랜지스터는, 게이트 전극으로서 기능하는 전극을 복수 가지고, 또 상기 복수의 전극이 전기적으로 접속되는 멀티 게이트 구조를 가져도 좋다.
본 실시형태에서는, 기계적인 연마 처리 등을 사용하는 대신에, 레이저 광을 조사하고, 단결정 반도체층의 결함이나 표면 요철을 저감한다. 또한, 개시에 따른 발명의 평가 방법을 사용함으로써, 극히 간편한 방법에 의하여, 레이저 광 조사 조건의 최적화를 실현한다. 이에 따라, 결함이 충분히 저감된 평탄성이 높은 SOI 기판을 제공할 수 있고, 또 그 제공에 따른 비용을 억제할 수 있다. 또한, 상기 SOI 기판을 사용함으로써, 고속 동작이 가능하고, 서브 임계 값이 낮고, 전계 효과 이동도가 높고, 저전압으로 구동할 수 있는 트랜지스터를 저비용으로 제작할 수 있다.
본 실시형태는 실시형태 1 내지 실시형태 3과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 반도체 장치에 사용할 수 있는 박막 트랜지스터의 제작 방법의 다른 일례에 대하여 설명한다. 또한, 본 실시형태에 나타내는 박막 트랜지스터의 제작 방법에서는, 반도체층과 배선의 접속에 따른 개구가 자기정합적으로 형성되는 것을 특징으로 한다.
우선, 실시형태 1 등에 나타낸 방법을 사용하여 제작한 반도체 기판을 준비한다(도시하지 않음). 또한, 상기 반도체 기판에 있어서의 반도체층(실시형태 1에 있어서의 섬 형상 반도체층(124)에 대응)을 패터닝하여 섬 형상 반도체층(1306)을 형성한 후, 게이트 절연층으로서 기능하는 절연층(1308), 및 게이트 전극(또는 배선)으로서 기능하는 도전층을 순차로 형성한다. 본 실시형태에서는, 게이트 전극으로서 기능하는 도전층을 2층 구조로 형성하지만, 개시에 따른 발명은 이것에 한정되지 않는다. 여기서, 절연층(1308)은, 산화실리콘, 산화질화실리콘, 질화산화실리콘, 질화실리콘 등의 재료를 사용하여, CVD법이나 스퍼터링법 등에 의하여 형성할 수 있다. 절연층(1308)의 두께는, 5nm 이상 100nm 이하 정도로 하면 좋다. 또한, 도전층은, 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 크롬(Cr), 니오븀(Nb) 등의 재료를 사용하여, CVD법이나 스퍼터링법 등에 의하여 형성할 수 있다. 도전층의 두께는, 2층의 합계가 100nm 이상 500nm 이하 정도가 되도록 하면 좋다. 또한, 본 실시형태에서는, 절연층(1308)을 산화실리콘(두께 20nm)으로 형성하고, 도전층(하층)을 질화탄탈(두께 50nm)로 형성하고, 도전층(상층)을 텅스텐(두께 200nm)으로 형성하는 경우에 대하여 설명한다.
또한, 상기 반도체층에는, 박막 트랜지스터의 임계 값 전압을 제어하기 위하여, 붕소, 알루미늄, 갈륨 등의 p형을 부여하는 불순물이나, 인, 비소 등의 n형을 부여하는 불순물을 첨가하여도 좋다. 예를 들어, p형을 부여하는 불순물로서 붕소를 첨가하는 경우, 5×1016cm-3 이상 1×1017cm-3 이하의 농도로 첨가하면 좋다. 또 한, 반도체층에 대하여, 수소화 처리를 행하여도 좋다. 수소화 처리는, 예를 들어, 수소 분위기 중에 있어서, 350℃로 2시간 정도 행한다.
다음에, 상기 게이트 전극으로서 기능하는 도전층을 패터닝한다. 또한, 본 실시형태에 있어서의 박막 트랜지스터의 제작 방법으로서는, 상기의 도전층에 대하여, 적어도 2번의 패터닝을 행하지만, 여기서는, 그 중에서 1번째의 패터닝을 행한다. 이에 따라, 도전층(1310) 및 도전층(1312)이 최종적으로 형성되는 게이트 전극보다 좀 더 크게 형성된다. 여기서 말하는 “좀 더 크게 형성된다”는 것은, 2번째의 패터닝 공정에 있어서, 사용되는 게이트 전극 형성용의 레지스트 마스크를, 도전층(1310) 및 도전층(1312)의 위치에 맞추어 형성할 수 있을 정도의 크기로 형성되는 것을 가리킨다. 또한, 상기 2번의 패터닝은, 도전층의 섬 형상 반도체층(1306)과 중첩하는 영역에 대하여 행하면 좋고, 도전층 전체 면에 대하여, 2번의 패터닝을 행할 필요는 없다.
그 후, 상기 절연층(1308), 절연층(1310) 및 절연층(1312)을 덮도록, 절연층(1314)을 형성한다(도 13a 및 도 15a 참조). 여기서, 절연층(1314)은 산화실리콘, 산화질화실리콘, 질화산화실리콘, 질화실리콘, 산화하프늄, 산화알루미늄 등의 재료를 사용하여, CVD법이나 스퍼터링법 등에 의하여 형성할 수 있다. 절연층(1314)의 두께는, 0.5㎛ 이상 2㎛ 이하 정도로 하는 것이 바람직하다. 본 실시형태에서는, 일례로서, 절연층(1314)을 산화실리콘(두께 1㎛)으로 형성하는 경우에 대하여 설명한다. 또한, 본 실시형태에 있어서는, 베이스 기판(1300) 위에 절연층(1302), 절연층(1304) 및 반도체층이 순차로 형성된 구조의 반도체 기판을 사용 하여 설명하지만, 개시에 따른 발명은 이것에 한정하여 해석되는 것이 아니다.
또한, 도 13a는, 평면도인 도 15a의 P-Q에 있어서의 단면에 대응하는 도면이다. 마찬가지로 도 13b와 도 15b가 대응하고, 도 13d와 도 15c가 대응하고, 도 14c와 도 15d가 대응한다. 도 15a 내지 도 15d에 도시하는 평면도에서는, 간단하게 설명하기 위하여, 대응하는 단면도에 있어서의 일부의 구성 요소를 생략한다.
다음에, 상기 절연층(1314) 위에 패터닝 공정에 있어서 사용하는 게이트 전극 형성용의 레지스트 마스크(1316)를 형성한다. 상기 패터닝 공정은, 상기 도전층에 대한 2번의 패터닝 중, 2번째의 패터닝 공정에 상당한다. 레지스트 마스크(1316)는, 감광성 물질인 레지스트 재료를 도포한 후, 패턴을 노광함으로써 형성할 수 있다. 레지스트 마스크(1316)를 형성한 후에는, 상기 레지스트 마스크(1316)를 사용하여, 도전층(1310), 도전층(1312) 및 절연층(1314)을 패터닝한다. 구체적으로는, 절연층(1314)을 선택적으로 에칭하여 절연층(1322)을 형성한 후, 도전층(1310), 도전층(1312)을 선택적으로 에칭하여, 게이트 전극으로서 기능하는 도전층(1318), 도전층(1320)을 형성한다(도 13b 및 도 15b 참조). 여기서, 절연층(1314)을 선택적으로 에칭할 때는, 게이트 전극으로서 기능하는 도전층(1308)의 일부도 동시에 에칭된다.
다음에 레지스트 마스크(1316)를 제거한 후, 섬 형상 반도체층(1306), 절연층(1308), 도전층(1318), 도전층(1320), 절연층(1322) 등을 덮도록, 절연층(1324)을 형성한다. 절연층(1324)은 그 후에 사이드 월을 형성할 때, 배리어층으로서 기능한다. 절연층(1324)은 산화실리콘, 산화질화실리콘, 질화산화실리콘, 질화실리 콘, 산화하프늄, 산화알루미늄, 산화탄탈 등의 재료를 사용하여 형성할 수 있지만, 배리어층으로서 기능시키기 위해서는, 그 후의 사이드 월에 사용되는 재료와 에칭시의 선택 비율을 취할 수 있는 재료를 사용하여 형성하는 것이 바람직하다고 할 수 있다. 절연층(1324)의 두께는, 10nm 이상 200nm 이하 정도로 하면 좋다. 본 실시형태에서는, 절연층(1324)을 질화실리콘(두께 50nm)을 사용하여 형성하기로 한다.
절연층(1324)을 형성한 후에는, 도전층(1318), 도전층(1320), 절연층(1322) 등을 마스크로 하여, 일 도전형을 부여하는 불순물 원소를 섬 형상 반도체층(1306)에 첨가한다. 본 실시형태에서는, 섬 형상 반도체층(1306)에 n형을 부여하는 불순물 원소(예를 들어, 인이나 비소)를 첨가한다. 상기 불순물의 첨가에 의하여, 섬 형상 반도체층(1306)에 불순물 영역(1326)이 형성된다(도 13c 참조). 또한, 본 실시형태에 있어서는, 절연층(1324)을 형성한 후에, n형을 부여하는 불순물 원소를 첨가하는 구성으로 하지만, 개시에 따른 발명은, 이것에 한정되지 않는다. 예를 들어, 레지스트 마스크를 제거한 후, 또는 제거하기 전에 상기 불순물 원소를 첨가하고, 그 후에 절연층(1324)을 형성하는 구성으로 하여도 좋다. 또한, 첨가하는 불순물 원소를 p형을 부여하는 불순물 원소로 할 수도 있다.
다음에, 사이드 월(1328)을 형성한다(도 13d 및 도 15c 참조). 사이드 월(1328)은, 절연층(1324)을 덮도록 절연층을 형성하고, 상기 절연층에 대하여, 수직 방향을 주체로 한 이방성 에칭을 적용함으로써 형성할 수 있다. 상기 이방성 에칭에 의하여, 절연층이 선택적으로 에칭되게 되기 때문이다. 절연층은, 산화실 리콘, 산화질화실리콘, 질화산화실리콘, 질화실리콘, 산화하프늄, 산화알루미늄, 산화탄탈 등의 재료를 사용하여 CVD법이나 스퍼터링법에 의하여 형성할 수 있다. 또한, 유기 재료를 포함하는 막을, 스핀 코팅 등에 의하여 형성하여도 좋다. 본 실시형태에 있어서는, 절연층의 재료로서 산화실리콘을 사용하기로 한다. 즉, 사이드 월(1328)은 산화실리콘에 의하여 형성된다. 또한, 상기 에칭 가스로서는, 예를 들어, CHF3과 헬륨의 혼합가스를 사용할 수 있다. 또한, 사이드 월(1328)을 형성하는 공정은 이들에 한정되지 않는다.
다음에, 절연층(1322), 사이드 월(1328) 등을 마스크로 하여, 섬 형상 반도체층(1306)에 일 도전형을 부여하는 불순물 원소를 첨가한다. 또한, 섬 형상 반도체층(1306)에는, 앞의 공정에서 첨가한 불순물 원소와 같은 도전형의 불순물 원소를 보다 높은 농도로 첨가한다. 즉, 본 실시형태에 있어서는, n형을 부여하는 불순물 원소를 첨가하게 된다.
상기 불순물 원소의 첨가에 의하여, 섬 형상 반도체층(1306)에 채널 형상 영역(1330)과, 저농도 불순물 영영(1332)과, 고농도 불순물 영역(1334)이 형성된다. 저농도 불순물 영역(1332)은, LDD(Lightly Doped Drain) 영역으로서 기능하고, 고농도 불순물 영역(1334)은, 소스 또는 드레인으로서 기능한다.
다음에, 절연층(1324)을 에칭하여, 고농도 불순물 영역까지 도달하는 개구(콘택트 홀)를 형성한다(도 14a 참조). 본 실시형태에 있어서는, 산화실리콘을 사용하여 절연층(1322), 및 사이드 월(1328)을 형성하고, 질화실리콘을 사용하여 절 연층(1324)을 형성하므로, 절연층(1324)을 선택적으로 에칭하여 개구를 형성할 수 있다.
상기 고농도 불순물 영역까지 도달하는 개구를 형성한 후, 절연층(1314)을 선택적으로 에칭함으로써, 개구(1336)를 형성한다(도 14b 참조). 개구(1336)는, 고농도 불순물 영역까지 도달하는 개구와 비교하여 크게 형성되게 된다. 이것은, 개구(1336)는 프로세스 룰이나 디자인 룰에 따라, 그 최소한 선 폭이 결정되는 것에 대하여, 고농도 불순물 영역까지 도달하는 개구는 자기 정합적으로 형성됨으로써, 보다 미세화되기 때문이다.
그 후, 상기 고농도 불순물 영역까지 도달하는 개구 및 개구(1336)를 통하여, 섬 형상 반도체층(1306)의 고농도 불순물 영역(1334) 및 도전층(1312)에 접하는 도전층을 형성한다. 상기 도전층은, CVD법이나 스퍼터링법 등에 의하여 형성할 수 있다. 재료로서는, 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 은(Ag), 망간(Mn), 네오디뮴(Nd), 탄소(C), 실리콘(Si) 등을 사용할 수 있다. 또한, 상기 금속을 주성분으로 하는 합금을 사용하여도 좋고, 상기 금속을 포함하는 화합물을 사용하여도 좋다. 또한, 상기 도전층은, 단층 구조로 하여도 좋고, 적층 구조로 하여도 좋다. 본 실시형태에 있어서는, 티타늄과 알루미늄과 티타늄의 3층 구조로 할 경우를 나타낸다.
상기 도전층을 선택적으로 에칭함으로써, 소스 전극 또는 드레인 전극(소스 배선 또는 드레인 배선)으로서 기능하는 도전층(1338), 도전층(1340) 및 도전층(1342), 도전층(1312)과 접속되어 배선으로서 기능하는 도전층(1344), 도전 층(1346) 및 도전층(1348)을 형성한다(도 14c 도 15d 참조). 상술한 공정에 의하여, 섬 형상 반도체층(1306)과, 소스 전극 또는 드레인 전극으로서 기능하는 도전층과의 접속을 자기 정합적으로 형성한 박막 트랜지스터가 완성된다.
본 실시형태에 있어서 나타낸 방법에 의하여, 섬 형성 반도체층과, 소스 전극 또는 드레인 전극의 접속 관계를 자기 정합적으로 형성할 수 있으므로, 트랜지스터의 구조를 미세화할 수 있다. 즉, 반도체 소자의 집적도를 향상시킬 수 있게 된다. 또한, 채널 길이나 저농도 불순물 영역의 길이를 자기 정합적으로 규정할 수 있으므로, 미세화에 있어서, 문제가 되는 채널 저항의 편차를 억제할 수 있다. 즉, 특성이 뛰어난 트랜지스터를 제공할 수 있다.
본 실시형태는 실시형태 1 내지 실시형태 4와 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 실시형태 4 또는 실시형태 5에 있어서 제작한 반도체 장치, 특히 표시장치를 사용한 전자 기기에 대하여 도 16a 내지 도 17c를 참조하여 설명한다.
반도체 장치(특히 표시 장치)를 사용하여 제작되는 전자 기기로서는, 비디오 카메라, 디지털 카메라 등의 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 네비게이션 시스템, 음향 재생 장치(카 오디오 콤포넌트 등), 컴퓨터, 게임 기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화, 휴대형 게임기 또는 전자 서적 등), 기록 매체를 구비한 화상 재생 장치(구체적으로는, Digital Versatile Disc(DVD) 등의 기록 매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다.
도 16a는 텔레비전 수상기 또는 퍼스널 컴퓨터의 모니터이다. 케이스(1601), 지지대(1602), 표시부(1603), 스피커부(1604), 비디오 입력단자(1605) 등을 포함한다. 표시부(1603)에는 개시에 따른 발명의 반도체 장치가 사용된다. 이에 따라, 신뢰성 및 성능이 높은 텔레비전 수상기 또는 퍼스널 컴퓨터의 모니터를 저가격으로 제공할 수 있다.
도 16b는 디지털 카메라이다. 본체(1611)의 정면 부분에는 수상부(1613)가 형성되고, 본체(1611)의 상면 부분에는 릴리스 버튼(1616)이 형성된다. 또한, 본체(1611)의 배면 부분에는, 표시부(1612), 조작 키(1614), 및 외부 접속 포트(1615)가 형성된다. 표시부(1612)에는 개시에 따른 발명의 반도체 장치가 사용된다. 이에 따라, 신뢰성 및 성능이 높은 디지털 카메라를 저가격으로 제공할 수 있다.
도 16c는 노트형 퍼스널 컴퓨터이다. 본체(1621)에는, 키보드(1624), 외부 접속 포트(1625), 포인팅 디바이스(1626)가 형성된다. 또한, 본체(1621)에는, 표시부(1623)를 가지는 케이스(1622)가 부착된다. 표시부(1623)에는 개시에 따른 발명의 반도체 장치가 사용된다. 이에 따라, 신뢰성 및 성능이 높은 노트형 퍼스널 컴퓨터를 저가격으로 제공할 수 있다.
도 16d는 모바일 컴퓨터로서, 본체(1631), 표시부(1632), 스위치(1633), 조작 키(1634), 적외선 포트(1635) 등을 포함한다. 표시부(1632)에는 액티브 매트릭 스 표시장치가 형성된다. 표시부(1632)에는, 개시에 따른 발명의 반도체 장치가 사용된다. 이에 따라, 신뢰성 및 성능이 높은 모바일 컴퓨터를 저가격으로 제공할 수 있다.
도 16e는 화상 재생 장치이다. 본체(1641)에는, 표시부(1644), 기록 매체 판독부(1645) 및 조작 키(1646)가 형성된다. 또한, 본체(1641)에는, 스피커부(1647) 및 표시부(1643) 각각을 가지는 케이스(1642)가 부착된다. 표시부(1643) 및 표시부(1644) 각각에는 개시에 따른 발명의 반도체 장치가 사용된다. 이에 따라, 신뢰성 및 성능이 높은 화상 재생 장치를 저가격으로 제공할 수 있다.
도 16f는 전자 서적이다. 본체(1651)에는 조작 키(1653)가 형성된다. 또한, 본체(1651)에는 복수의 표시부(1652)가 장착된다. 표시부(1652)에는 개시에 따른 발명의 반도체 장치가 사용된다. 이에 따라, 신뢰성 및 성능이 높은 전자 서적을 저가격으로 제공할 수 있다.
도 16g는 비디오 카메라로서, 본체(1661)에는 외부 접속 포트(1664), 리모트 컨트롤의 수신부(1665), 수상부(1666), 배터리(1667), 음성 입력부(1668), 조작 키(1669)가 형성된다. 또한, 본체(1661)에는, 표시부(1662)를 가지는 케이스(1663)가 장착된다. 또한, 표시부(1662)에는 개시에 따른 발명의 반도체 장치가 사용된다. 이에 따라, 신뢰성 및 성능이 높은 비디오 카메라를 저가격으로 제공할 수 있다.
도 16h는 휴대 전화로서, 본체(1671), 케이스(1672), 표시부(1673), 음성 입력부(1674), 음성 출력부(1675), 조작 키(1676), 외부 접속 포트(1677), 안테 나(1678) 등을 포함한다. 표시부(1673)에는 개시에 따른 발명의 반도체 장치가 사용된다. 이에 따라, 신뢰성 및 성능이 높은 휴대 전화를 저가격으로 제공할 수 있다.
도 17a 내지 도 17c는, 전화로서의 기능과, 정보 단말로서의 기능을 겸비한 휴대 전자 기기(1700)의 구성의 일례이다. 여기서, 도 17a는 정면도, 도 17b는 배면도, 도 17c는 전개도이다. 휴대 전자 기기(1700)는 전화와 정보 단말의 쌍방의 기능을 구비하고, 음성통화 이외에도 다양한 데이터 처리가 가능한, 이른바 스마트 폰이라고 불리는 전자 기기이다.
휴대 전자 기기(1700)는, 케이스(1701) 및 케이스(1702)로 구성된다. 케이스(1701)는, 표시부(1711), 스피커(1712), 마이크로 폰(1713), 조작 키(1714), 포인팅 디바이스(1715), 카메라용 렌즈(1716), 외부 접속 단자(1717) 등을 가지고, 케이스(1702)는, 키보드(1721), 외부 메모리 슬롯(1722), 카메라용 렌즈(1723), 라이트(1724), 이어폰 단자(1725) 등을 구비한다. 또한, 안테나는 케이스(1701) 내부에 내장된다. 상기 구성에 더하여, 비접촉 IC칩, 소형 기록장치 등을 내장하여도 좋다.
표시부(1711)에는, 개시에 따른 발명의 반도체 장치가 내장된다. 또한, 표시부(1711)에 표시되는 영상(및 그 표시 방향)은, 휴대 전자 기기(1700)의 사용 형태에 따라 다양하게 변화된다. 또한, 표시부(1711)와 동일 면에 카메라용 렌즈(1716)를 구비하므로, 영상을 수반하는 음성 통화(이른바 TV 전화)가 가능하다. 또한, 스피커(1712) 및 마이크로 폰(1713)은 음성 통화에 한정되지 않고, 녹음, 재 생 등에 사용할 수 있다. 카메라용 렌즈(1723)(및, 라이트(1724)))를 사용하여 정지화 및 동영상의 촬영을 행하는 경우에는, 표시부(1711)는 파인더로서 사용된다. 조작키(1714)는, 전화의 발신·착신, 전자 메일 등의 간단한 정보입력, 화면의 스크롤, 커서(cursor) 이동 등에 사용된다.
서로 겹친 케이스(1701)와 케이스(1702)(도 17a)는, 슬라이드됨으로써 도 17c와 같이 전개하여, 정보 단말기로서 사용할 수 있다. 이 경우에는, 키보드(1721), 포인팅 디바이스(1715)를 사용한 원활한 조작이 가능하다. 외부 접속 단자(1717)는 AC 어댑터나 USB 케이블 등의 각종 케이블과 접속 가능하여, 충전이나 컴퓨터 등과의 데이터 통신을 가능하게 한다. 또한, 외부 메모리 슬롯(1722)에 기록매체를 삽입하고, 보다 큰 용량의 데이터의 보존 및 이동에 대응할 수 있다. 상기 기능에 더하여, 적외선 등의 전자파를 사용한 무선통신 기능이나, 텔레비전 수신기능 등을 가져도 좋다. 개시에 따른 발명에 의하여, 신뢰성 및 성능이 높은 휴대 전자 기기를 저가격으로 제공할 수 있다.
상술한 바와 같이, 개시에 따른 발명의 적용 범위는 극히 넓고, 모든 분야의 전자 기기에 사용할 수 있다. 또한, 본 실시형태는 실시형태 1 내지 실시형태 5와 적절히 조합하여 사용할 수 있다.
도 1a 내지 도 1f는 반도체 기판의 제작 방법에 대하여 설명하는 도면.
도 2a 내지 도 2d는 반도체 기판의 제작 방법에 대하여 설명하는 도면.
도 3a 내지 도 3c는 반도체층에 대한 레이저 조사를 설명하는 도면.
도 4a 내지 도 4c는 섬 형상 반도체층에 대한 레이저 조사를 설명하는 도면.
도 5a 및 도 5b는 섬 형상 반도체층과 펄스 레이저 광의 조사 영역의 관계를 설명하는 도면.
도 6a 및 도 6b는 평가 방법의 원리를 도시하는 도면.
도 7a 및 도 7b는 평가 방법의 원리 및 평가방법의 일례에 대하여 도시하는 도면.
도 8a 및 도 8b는 평가 방법의 일례에 대하여 도시하는 도면.
도 9a 및 도 9b는 평가 방법의 일례에 대하여 도시하는 도면.
도 10a 내지 도 10d는 반도체 장치의 제작 공정을 도시하는 도면.
도 11a 내지 도 11d는 반도체 장치의 제작 공정을 도시하는 도면.
도 12a 및 도 12b는 반도체 장치의 평면도 및 단면도.
도 13a 내지 도 13d는 박막 트랜지스터의 제작 방법에 일례에 대하여 설명하는 단면도.
도 14a 내지 도 14c는 박막 트랜지스터의 제작 방법에 일례에 대하여 설명하는 단면도.
도 15a 내지 도 15d는 박막 트랜지스터의 제작 방법에 일례에 대하여 설명하 는 평면도.
도 16a 내지 도 16h는 반도체 장치를 사용한 전자 기기를 도시하는 도면.
도 17a 내지 도 17c는 반도체 장치를 사용한 전자 기기를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 베이스 기판 116: 절연층
120: 섬 형상 반도체층 122: 섬 형상 반도체층
124: 섬 형상 반도체층 132: 펄스 레이저
150: 반도체 기판

Claims (18)

  1. 단결정 반도체 기판의 표면에 이온을 조사하여, 손상 영역을 형성하는 단계와;
    상기 단결정 반도체 기판의 상기 표면 위에 절연층을 형성하는 단계와;
    절연 표면을 가지는 기판의 표면과 상기 절연층의 표면을 접촉시켜, 상기 절연 표면을 가지는 상기 기판과 상기 단결정 반도체 기판을 접합하는 단계와;
    가열 처리를 실시함으로써, 상기 손상 영역에 있어서, 상기 단결정 반도체 기판을 분리시켜, 상기 절연 표면을 가지는 상기 기판 위에 단결정 반도체층을 형성하는 단계와;
    상기 단결정 반도체층을 패터닝하여, 복수의 섬 형상 반도체층들을 형성하는 단계와;
    상기 섬 형상 반도체층들 중 적어도 하나에, 상기 섬 형상 반도체층들 중 적어도 상기 하나를 전체적으로 덮도록 성형된 레이저 광을 조사하는 단계와,
    상기 레이저 광을 조사할 때의 상기 섬 형상 반도체층들 중 적어도 상기 하나의 용융 상태를 평가하는 단계와;
    상기 섬 형상 반도체층들 중 적어도 상기 하나의 상기 용융 상태가 용융 상태인지 비용융 상태인지를 판정하는 단계와;
    상기 섬 형상 반도체층들 중 적어도 상기 하나가 비용융 상태에 있다고 판정한 경우, 상기 섬 형상 반도체층들 중 적어도 상기 하나에, 상기 섬 형상 반도체층들 중 적어도 상기 하나를 전체적으로 덮도록 성형된 레이저 광을 조사하는 단계를 포함하고,
    상기 평가하는 단계는;
    상기 섬 형상 반도체층들 중 적어도 상기 하나의 표면 또는 이면에 소정의 파장을 가지는 참조광을 조사하는 단계와;
    상기 참조광의 반사율을 측정하는 단계를 포함하고,
    상기 섬 형상 반도체층들 중 적어도 상기 하나의 상기 용융 상태의 상기 판정 결과는, 측정된 상기 참조광의 상기 반사율을 기초로 하여 비용융 상태, 부분 용융 상태 및 완전 용융 상태 중에서 선택되는, 반도체 기판의 제작 방법.
  2. 단결정 반도체 기판의 표면에 이온을 조사하여, 손상 영역을 형성하는 단계와;
    상기 단결정 반도체 기판을 패터닝하여, 그 저부가 상기 손상 영역보다 깊은 오목부를 형성하는 단계와;
    상기 단결정 반도체 기판의 상기 표면 위에 절연층을 형성하는 단계와;
    절연 표면을 가지는 기판의 표면과 상기 절연층의 표면을 접촉시켜, 상기 절연 표면을 가지는 상기 기판과 상기 단결정 반도체 기판을 접합하는 단계와;
    가열 처리를 실시함으로써, 상기 손상 영역에 있어서, 상기 단결정 반도체 기판을 분리시켜, 상기 절연 표면을 가지는 상기 기판 위에 복수의 섬 형상 반도체층들을 형성하는 단계와;
    상기 섬 형상 반도체층들 중 적어도 하나에, 상기 섬 형상 반도체층들 중 적어도 상기 하나를 전체적으로 덮도록 성형된 레이저 광을 조사하는 단계와,
    상기 레이저 광을 조사할 때의 상기 섬 형상 반도체층들 중 적어도 상기 하나의 용융 상태를 평가하는 단계와;
    상기 섬 형상 반도체층들 중 적어도 상기 하나의 상기 용융 상태가 용융 상태인지 비용융 상태인지를 판정하는 단계와;
    상기 섬 형상 반도체층들 중 적어도 상기 하나가 비용융 상태에 있다고 판정한 경우, 상기 섬 형상 반도체층들 중 적어도 상기 하나에, 상기 섬 형상 반도체층들 중 적어도 상기 하나를 전체적으로 덮도록 성형된 레이저 광을 조사하는 단계를 포함하고,
    상기 평가하는 단계는;
    상기 섬 형상 반도체층들 중 적어도 상기 하나의 표면 또는 이면에 소정의 파장을 가지는 참조광을 조사하는 단계와;
    상기 참조광의 반사율을 측정하는 단계를 포함하고,
    상기 섬 형상 반도체층들 중 적어도 상기 하나의 상기 용융 상태의 상기 판정 결과는, 측정된 상기 참조광의 상기 반사율을 기초로 하여 비용융 상태, 부분 용융 상태 및 완전 용융 상태 중에서 선택되는, 반도체 기판의 제작 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 섬 형상 반도체층들 중 적어도 상기 하나는 상기 레이저 광의 중앙의 영역이 조사되는, 반도체 기판의 제작 방법.
  4. 제 3 항에 있어서,
    상기 레이저 광의 상기 중앙의 영역은 상기 레이저 광의 피크 강도의 80% 이상의 강도를 가지는 영역인, 반도체 기판의 제작 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저 광의 상기 조사는 감압 분위기에서 행해지는, 반도체 기판의 제 작 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    제 1 반사율과 제 2 반사율은 상기 판정 단계에서 사용되고,
    상기 제 1 반사율은 상기 섬 형상 반도체층들 중 적어도 상기 하나의 상기 표면이 용융 상태일 때의 반사율이고,
    상기 제 2 반사율은 상기 섬 형상 반도체층들 중 적어도 상기 하나의 상기 이면이 용융 상태일 때의 반사율인, 반도체 기판의 제작 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 이온은 수소 이온이며,
    상기 손상 영역은 1×1020atoms/cm3　이상의 농도로　수소를 포함하는, 반도체 기판의 제작 방법.
  8. 단결정 반도체 기판의 표면에 이온을 조사하여, 손상 영역을 형성하는 단계와;
    상기 단결정 반도체 기판의 상기 표면 위에 절연층을 형성하는 단계와;
    절연 표면을 가지는 기판의 표면과 상기 절연층의 표면을 접촉시켜, 상기 절연 표면을 가지는 상기 기판과 상기 단결정 반도체 기판을 접합하는 단계와;
    가열 처리를 실시함으로써, 상기 손상 영역에 있어서, 상기 단결정 반도체 기판을 분리시켜, 상기 절연 표면을 가지는 상기 기판 위에 단결정 반도체층을 형성하는 단계와;
    상기 단결정 반도체층을 패터닝하여, 복수의 제 1 섬 형상 반도체층들을 형성하는 단계와;
    상기 제 1 섬 형상 반도체층들 중 적어도 하나에, 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나를 전체적으로 덮도록 성형된 레이저 광을 조사하는 단계와;
    상기 복수의 제 1 섬 형상 반도체층들을 패터닝하여, 제 2 섬 형상 반도체층을 형성하는 단계와;
    절연층을 개재하여 상기 제 2 섬 형상 반도체층 위에 게이트 전극을 형성하는 단계와,
    상기 레이저 광을 조사할 때의 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 용융 상태를 평가하는 단계와;
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 상기 용융 상태가 용융 상태인지 비용융 상태인지를 판정하는 단계와;
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나가 비용융 상태에 있다고 판정한 경우, 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나에, 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나를 전체적으로 덮도록 성형된 레이저 광을 조사하는 단계를 포함하고,
    상기 제 1 섬 형상 반도체층의 상기 용융 상태의 상기 평가는,
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 표면 또는 이면에 소정의 파장을 가지는 참조광을 조사하는 단계와;
    상기 참조광의 반사율을 측정하는 단계에 의하여 수행되고,
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 상기 용융 상태의 상기 판정 결과는, 측정된 상기 참조광의 상기 반사율로부터 비용융 상태, 부분 용융 상태, 완전 용융 상태 중에서 선택되는, 반도체 장치의 제작 방법.
  9. 단결정 반도체 기판의 표면에 이온을 조사하여, 손상 영역을 형성하는 단계와;
    상기 단결정 반도체 기판을 패터닝하여, 그 저부가 상기 손상 영역보다 깊은 오목부를 형성하는 단계와;
    상기 단결정 반도체 기판의 상기 표면 위에 절연층을 형성하는 단계와;
    절연 표면을 가지는 기판의 표면과 상기 절연층의 표면을 접촉시켜, 상기 절연 표면을 가지는 상기 기판과 상기 단결정 반도체 기판을 접합하는 단계와;
    가열 처리를 실시함으로써, 상기 손상 영역에 있어서, 상기 단결정 반도체 기판을 분리시켜, 상기 절연 표면을 가지는 상기 기판 위에 복수의 제 1 섬 형상 반도체층들을 형성하는 단계와;
    상기 제 1 섬 형상 반도체층들 중 적어도 하나에, 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나를 전체적으로 덮도록 성형된 레이저 광을 조사하는 단계와;
    상기 복수의 제 1 섬 형상 반도체층들을 패터닝하여, 제 2 섬 형상 반도체층을 형성하는 단계와;
    절연층을 개재하여 상기 제 2 섬 형상 반도체층 위에 게이트 전극을 형성하는 단계와,
    상기 레이저 광을 조사할 때의 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 용융 상태를 평가하는 단계와;
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 상기 용융 상태가 용융 상태인지 비용융 상태인지를 판정하는 단계와;
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나가 비용융 상태에 있다고 판정한 경우, 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나에, 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나를 전체적으로 덮도록 성형된 레이저 광을 조사하는 단계를 포함하고,
    상기 제 1 섬 형상 반도체층의 상기 용융 상태의 상기 평가는,
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 표면 또는 이면에 소정의 파장을 가지는 참조광을 조사하는 단계와;
    상기 참조광의 반사율을 측정하는 단계에 의하여 수행되고,
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 상기 용융 상태의 상기 판정 결과는, 측정된 상기 참조광의 상기 반사율로부터 비용융 상태, 부분 용융 상태, 완전 용융 상태 중에서 선택되는, 반도체 장치의 제작 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나는 상기 레이저 광의 중앙의 영역이 조사되는, 반도체 장치의 제작 방법.
  11. 제 10 항에 있어서,
    상기 레이저 광의 상기 중앙의 영역은 상기 레이저 광의 피크 강도의 80% 이상의 강도를 가지는 영역인, 반도체 장치의 제작 방법.
  12. 제 8 항 또는 제 9 항에 있어서,
    상기 레이저 광의 상기 조사는 감압 분위기에서 행해지는, 반도체 장치의 제작 방법.
  13. 제 8 항 또는 제 9 항에 있어서,
    제 1 반사율과 제 2 반사율은 상기 판정 단계에서 사용되고,
    상기 제 1 반사율은 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 상기 표면이 용융 상태일 때의 반사율이고,
    상기 제 2 반사율은 상기 제 1 섬 형상 반도체층들 중 적어도 상기 하나의 상기 이면이 용융 상태일 때의 반사율인, 반도체 장치의 제작 방법.
  14. 제 8 항 또는 제 9 항에 있어서,
    상기 이온은 수소 이온이며,
    상기 손상 영역은 1×1020atoms/cm3　이상의 농도로　수소를 포함하는, 반도체 장치의 제작 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020090004890A 2008-01-24 2009-01-21 반도체 기판의 제작 방법 KR101554470B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008014147 2008-01-24
JPJP-P-2008-014147 2008-01-24

Publications (2)

Publication Number Publication Date
KR20090082126A KR20090082126A (ko) 2009-07-29
KR101554470B1 true KR101554470B1 (ko) 2015-09-21

Family

ID=40899666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090004890A KR101554470B1 (ko) 2008-01-24 2009-01-21 반도체 기판의 제작 방법

Country Status (3)

Country Link
US (2) US7910465B2 (ko)
JP (1) JP5503876B2 (ko)
KR (1) KR101554470B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009157373A1 (ja) * 2008-06-26 2009-12-30 株式会社Ihi レーザアニール方法及び装置
JP5540476B2 (ja) * 2008-06-30 2014-07-02 株式会社Ｉｈｉ レーザアニール装置
DE112011100841B4 (de) * 2010-03-08 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
CN102646592B (zh) * 2011-05-03 2014-12-03 京东方科技集团股份有限公司 薄膜场效应晶体管器件及其制备方法
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
JP7041648B2 (ja) * 2019-07-17 2022-03-24 信越化学工業株式会社 複合基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087488A1 (en) * 2005-10-18 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070173000A1 (en) * 1998-06-22 2007-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696835A (en) * 1979-12-29 1981-08-05 Fujitsu Ltd Manufacture of semiconductor device
JPS58156591A (ja) 1982-03-10 1983-09-17 Nippon Telegr & Teleph Corp <Ntt> 半導体単結晶薄膜の形成法
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
US5104818A (en) * 1991-04-15 1992-04-14 United Technologies Corporation Preimplanted N-channel SOI mesa
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
TW297138B (ko) 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
WO1997001863A1 (fr) * 1995-06-26 1997-01-16 Seiko Epson Corporation Procede de formation de film semi-conducteur cristallin, procede de production de transistor a couche mince, procede de production de cellules solaires et dispositif cristal liquide a matrice active
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000003875A (ja) * 1998-06-12 2000-01-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100318467B1 (ko) * 1998-06-30 2002-02-19 박종섭 본딩형실리콘이중막웨이퍼제조방법
JP3385972B2 (ja) 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR20000040104A (ko) 1998-12-17 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
EP1396878A4 (en) * 2001-03-30 2008-09-03 Toyoda Gosei Kk METHOD OF MANUFACTURING A SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR ELEMENT
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6541792B1 (en) * 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
GB0127263D0 (en) * 2001-11-13 2002-01-02 Diamanx Products Ltd Layered structures
JP2003257992A (ja) 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6767802B1 (en) * 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
CN101091251B (zh) 2004-08-18 2011-03-16 康宁股份有限公司 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
US7247545B2 (en) 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
EP1973155B1 (en) 2004-11-19 2011-07-06 S.O.I. TEC Silicon Method for fabricating a germanium on insulator (GeOI) type wafer
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
US7745268B2 (en) * 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
KR101484296B1 (ko) 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP2009135453A (ja) 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070173000A1 (en) * 1998-06-22 2007-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US20070087488A1 (en) * 2005-10-18 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009200480A (ja) 2009-09-03
US8492248B2 (en) 2013-07-23
JP5503876B2 (ja) 2014-05-28
US20110151593A1 (en) 2011-06-23
KR20090082126A (ko) 2009-07-29
US7910465B2 (en) 2011-03-22
US20090191694A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
US7939389B2 (en) Semiconductor device and method for manufacturing the same
KR101554470B1 (ko) 반도체 기판의 제작 방법
JP5586912B2 (ja) 半導体基板の作製方法
JP5433220B2 (ja) 半導体装置及びその作製方法
US8273637B2 (en) Method for manufacturing semiconductor device
JP5583916B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP5284669B2 (ja) 半導体装置の作製方法
JP5279260B2 (ja) 半導体層の評価方法
KR101641499B1 (ko) Ｓｏｉ 기판의 제작 방법
JP5576617B2 (ja) 単結晶半導体層の結晶性評価方法
JP2009212387A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant