JP5340934B2 - シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 - Google Patents

シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 Download PDF

Info

Publication number
JP5340934B2
JP5340934B2 JP2009523910A JP2009523910A JP5340934B2 JP 5340934 B2 JP5340934 B2 JP 5340934B2 JP 2009523910 A JP2009523910 A JP 2009523910A JP 2009523910 A JP2009523910 A JP 2009523910A JP 5340934 B2 JP5340934 B2 JP 5340934B2
Authority
JP
Japan
Prior art keywords
substrate
silicon oxide
dry cleaning
cleaning process
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009523910A
Other languages
English (en)
Other versions
JP2010500761A (ja
JP2010500761A5 (ja
Inventor
ランディール ピー. エス. タクール,
スティーブン モファッティ,
パー オブ ハンソン,
スティーブ ハナエム,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2010500761A publication Critical patent/JP2010500761A/ja
Publication of JP2010500761A5 publication Critical patent/JP2010500761A5/ja
Application granted granted Critical
Publication of JP5340934B2 publication Critical patent/JP5340934B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的に、半導体製造処理及び装置の分野に関し、より特定すると、シリコン・オン・インシュレータ(SOI)構造に使用されるプラズマ浸漬イオン注入処理による表面活性化の方法に関する。
関連技術の説明
[0002]半導体回路の製造は、より高いスイッチング速度及びより低い電力消費に対する絶えず増大する要求に応えるように発展してきている。所定の電力レベルでの高いデバイス・スイッチング速度は、膨大な計算パワーを必要とする用途に必要とされている。これに対して、所定のスイッチング速度でのより低い電力消費は、モバイル用途に望まれている。デバイス・スイッチング速度の増大は、接合容量を減少させることにより達成することができる。電力消費の減少は、各デバイスから基板への寄生漏洩電流を減少させることにより達成することができる。接合容量の減少及び寄生漏洩電流の減少の両者は、半導体基板上の絶縁(例えば、酸化シリコン)層に形成される複数のシリコン・アイランドにそれらデバイスを形成することにより達成することができる。各アイランドは、その絶縁層によりすべての他のアイランドから電気的に絶縁されている。このような構造は、シリコン・オン・インシュレータ(SOI)構造と称されている。
[0003]SOI構造は、別の結晶シリコンウエハ上に前もって形成された酸化シリコン層の上部にもう1つの結晶シリコンウエハを結合するような層転写処理において形成することができる。図1Aから図1Gは、基板上にSOI構造を形成するための典型的な従来の方法を示している。図1Aに示されるように、SOI構造を形成するのに、ドナー基板102とハンドル基板104とが使用される。図1Bに示されるように、ドナー基板102の表面及び/又は周辺に酸化シリコン層106を形成するため、熱酸化処理が行われる。図1Cに示されるように、ドナー基板102の表面の下の所定の深さのところに劈開面108を形成するように、ドナー基板102へイオン、例えば、水素イオンを注入するため、イオン注入処理が行われる。その後、図1Dに示されるように、ドナー基板102及びハンドル基板104の両者に活性化表面112、114を形成し、その界面での結合エネルギーを促進させるため、Oプラズマ処理プロセスが行われる。図1Eに示されるように、それら活性化表面112、114は、ドナー基板102の酸化シリコン表面をひっくり返してハンドル基板104の表面114に固着するように、互いに付き合わされる。従って、図1Fに示されるように、ドナー基板102の活性化表面112は、ハンドル基板104の活性化表面114に結合される。最終ステップにおいて、ドナー基板102は、劈開面108にそって分離され、図1Gに示されるように、シリコン層110及び酸化シリコン層106の部分がハンドル基板104に固着されて、残される。ハンドル基板104に結合されたシリコン層110及び酸化シリコン層106は、SOI構造を形成する。
[0004]基板結合処理中に、幾つかの問題があることが分かった。例えば、界面粒子、表面欠陥、汚染物質、又は基板界面に捕捉された空気により、ドナー基板とハンドル基板との間の固着不足や結合不良が生じてしまうことがあった。このような固着不足や結合不良が界面にあると、その基板上に形成されたデバイスの機械的強度や電気的特性に影響が及ぼされ、デバイス集積に悪影響が及ぼされると共に、デバイス性能の不足及び/又は不良を来してしまうことがある。
[0005]従って、SOI形成において基板の結合を改善することが必要とされている。
[0006]基板間の界面結合を促進するための方法が提供される。これら方法は、SOI形成のために特に有用である。一実施形態では、界面結合エネルギーを促進するための方法は、酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板を準備するステップと、上記酸化シリコン層の表面及び上記第2の基板の表面に対してドライクリーニング処理を行うステップと、上記第1の基板の上記クリーニングされた酸化シリコン表面を上記第2の基板の上記クリーニングされた表面に対して結合するステップと、を含む。
[0007]別の実施形態では、界面結合エネルギーを促進するための方法は、酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板を準備するステップと、ドライクリーニング処理により上記第1の基板及び上記第2の基板の表面から粒子及び/又は汚染物質を除去するステップと、上記第1の基板及び上記第2の基板の上記表面を活性化するステップと、上記酸化シリコン層を上記第2の基板の上記表面に対して結合するステップと、を含む。
[0008]更に別の実施形態では、界面結合エネルギーを促進するための方法は、酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板を準備するステップと、プラズマ浸漬イオン注入リアクタにおいてハロゲン含有ガスの存在下において上記酸化シリコン層の表面及び上記第2の基板の表面をドライクリーニングするステップと、上記第1の基板及び上記第2の基板の上記クリーニングされた表面を活性化するステップと、上記酸化シリコン表面を上記第2の基板の上記活性化された表面に対して結合するステップと、を含む。
[0009]本発明の前述したような特徴を詳細に理解できるように、概要について簡単に前述した本発明について、幾つかを添付図面に例示する実施形態に関して、以下より特定して説明する。しかしながら、添付図面は、本発明の典型的な実施形態のみを例示するのであって、従って、本発明の範囲をそれに限定するものではなく、本発明は、均等の効果を発揮できる他の実施形態を含み得るものであることに、注意されたい。
SOI構造を形成するための従来の処理の典型的な実施形態を示している。 SOI構造を形成するための従来の処理の典型的な実施形態を示している。 SOI構造を形成するための従来の処理の典型的な実施形態を示している。 SOI構造を形成するための従来の処理の典型的な実施形態を示している。 SOI構造を形成するための従来の処理の典型的な実施形態を示している。 SOI構造を形成するための従来の処理の典型的な実施形態を示している。 SOI構造を形成するための従来の処理の典型的な実施形態を示している。 本発明を実施するのに適したプラズマ浸漬イオン注入ツールの一実施形態を示している。 本発明を実施するのに適したプラズマ浸漬イオン注入ツールの一実施形態を示している。 本発明の一実施形態によるSOI構造を形成するための方法を例示する工程図を示している。 図3に示されたような方法により基板上に形成されるSOI構造の横断面図を示している。 図3に示されたような方法により基板上に形成されるSOI構造の横断面図を示している。 図3に示されたような方法により基板上に形成されるSOI構造の横断面図を示している。 図3に示されたような方法により基板上に形成されるSOI構造の横断面図を示している。 図3に示されたような方法により基板上に形成されるSOI構造の横断面図を示している。 図3に示されたような方法により基板上に形成されるSOI構造の横断面図を示している。 図3に示されたような方法により基板上に形成されるSOI構造の横断面図を示している。
[0014]理解を容易とするため、図において共通な同一の要素を示すのに、可能な限り、同一の参照符号を使用している。1つの実施形態の要素及び特徴は、特に繰り返し述べなくとも、他の実施形態に効果的に組み入れることができるものと考えられる。
[0015]しかしながら、添付図面は、本発明の典型的な実施形態のみを例示しているのであって、従って、本発明の範囲をそれに限定しようとするものではなく、本発明は、均等の効果を発揮できる他の実施形態を含み得るものであることに、注意されたい。
詳細な説明
[0016]本発明は、SOI形成に使用されるような基板間の界面結合エネルギーを促進するための方法を提供する。一実施形態では、基板を結合する前に、界面表面特性を変更するため、プラズマ浸漬イオン注入処理においてハロゲン含有ガス又は不活性ガスに対して基板を曝すことにより、改善された界面結合が得られる。このような処理によれば、表面汚染物質及び/又は粒子が除去され、結合処理を促進する清浄な界面が与えられる。このような処理によれば、また、基板表面が活性化され、基板結合のための化学的強度を増大させるように表面特性が変更される。更に又、この処理によれば、基板表面での及び基板の直ぐ下の界面特性を変更するのに使用されるエネルギーを効率的に制御でき、それにより、より良好な処理制御が行え、より良好な表面変更が行えることになる。
[0017]図2Aは、本発明の一実施形態による結合処理を実施するのに使用することのできるプラズマリアクタ200を示している。結合処理のための適当なリアクタとしては、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるP3i(登録商標)リアクタがある。個々に説明する方法は、他の製造者からのものを含めてその他の適当なプラズマリアクタにおいて実施することができると考えられる。
[0018]このプラズマリアクタ200は、処理領域204を画成する、底部224、上部226及び側壁部222を含む。基板支持アセンブリ228が、チャンバ本体202の底部224に配設されており、処理のため基板206を受けるように適応されている。ガス分配プレート230が、基板支持アセンブリ228に面してチャンバ本体202に結合されて、それらの間に処理領域204を画成する。排気ポート232がチャンバ本体202に画成されており、真空ポンプ234に結合される。真空ポンプ234は、スロットル弁236を通して排気ポート232に結合される。ガス源238が、基板204に対して行われる処理のため、種のガス状前駆体化合物を供給するように、ガス分配プレート230に結合される。
[0019]図2Aに示されるリアクタ200は、更に、図2Bの斜視図に最も良く示されるようなプラズマ源290を含む。このプラズマ源290は、チャンバ本体202の上部226の外側に取り付けられ且つ互いに交差して(又は図2Bに示す典型的な実施形態のように互いに直交して)配設された1対の別々の外部くぼみ形導管240、240′を含む。第1の外部導管240は、上部226に形成された開口298を通してチャンバ本体202の処理領域204の第1の側部に結合された第1の端部240aを有する。第2の端部240bは、処理領域204の第2の側部に結合された開口296を有する。第2の外部くぼみ形導管240′は、処理領域204の第3の側部に結合された開口294を有する第1の端部240a′及び処理領域204の第4の側部への開口292を有する第2の端部240b′を有する。一実施形態では、第1の外部くぼみ形導管240及び第2の外部くぼみ形導管240′は、互いに直交するように構成されており、各外部くぼみ形導管240、240′の2つの端部240a、240a′、240b、240b′がチャンバ本体202の上部226の周辺の周りに90度の間隔で配設されるようになっている。このような外部くぼみ形導管240、240′の直交構成により、プラズマ源が処理領域204に亘って均一に分配されるようにしている。これら第1の外部くぼみ形導管240及び第2の外部くぼみ形導管240′は、処理領域204へ均一にプラズマソースを与えるのに使用されるような他の分布状態として構成することができると考えられる。
[0020]磁気透過性トロイダルコア242、242′が、外部くぼみ形導管240、240′のうちの対応する1つの部分を取り巻くようになっている。導電性コイル244、244′は、個々のインピーダンス整合回路又は素子248、248′を通して個々の高周波プラズマソース電力発生器246、246′に結合される。各々の外部くぼみ形導管240、240′は、これら個々の外部くぼみ形導管240、240′の2つの端部240a、240b(及び240a′、240b′)の間の連続電気路を遮断する絶縁環状リング250、250′によりそれぞれが遮断された中空導電性管である。基板表面のイオンエネルギーは、インピーダンス整合回路又は素子256を通して基板支持アセンブリ228に結合された高周波プラズマバイアス電力発生器254により制御される。
[0021]図2Aに戻って、処理ガス源238から供給されるガス状化合物を含む処理ガスは、オーバーヘッドガス分配プレート230を通して処理領域204内へと導入される。高周波ソースプラズマ電力246は、導管240において供給されるガスに対して電力アプリケータ242、244から結合され、外部くぼみ形導管240及び処理領域204を含む第1の閉じたトロイダル路に循環プラズマ電流を生成する。また、高周波ソース電力246′は、第2の導管240′におけるガスに対して他方の電力アプリケータ242′、244′から結合され、第1のトロイダル路と交差(例えば、直交)する第2の閉じたトロイダル路に循環プラズマ電流を生成する。第2のトロイダル路は、第2の外部くぼみ形導管240′及び処理領域204を含む。各路におけるプラズマ電流は、個々の高周波ソース電力発生器246、246′の周波数(互いに同じ又は僅かにずれている)で振動(例えば、逆方向に)する。
[0022]一実施形態では、各プラズマソース電力発生器246、246′の電力は、それらの合成効果により基板206の表面に望むイオン束が生成されるようなレベルとされる。高周波プラズマバイアス電力発生器254の電力は、基板表面のイオンエネルギーが基板206の上部表面の下の望む反応プロフィール又は深さに対応するようなレベルで与えられる。高周波プラズマソース電力と高周波プラズマバイアス電力との合成により、基板表面に対するプラズマ処理のための制御されたイオンエネルギーが与えられ、基板表面に所定のイオン分布プロフィール及び深さが与えられる。このような制御されたイオンエネルギーにより、結合すべき基板表面の結合エネルギーを増大させるような表面活性化及びクリーニング処理が行われる。
[0023]図3は、SOI形成に適した結合エネルギーを促進するための方法300の処理フロー図を示している。図4Aから図4Gは、この方法300によるSOI構造を形成するための1対の基板の結合の異なる段階を例示する横断面図である。
[0024]この方法300は、図4Aに示されるように、SOI構造を形成するのに使用される少なくとも2つの基板402、404(例えば、1対)を準備するステップ302で開始される。一実施形態では、第1の基板402及び第2の基板404は、結晶シリコン(例えば、Si<100>又はSi<111>)、歪みシリコン、シリコンゲルマニウム、ドープ又はアンドープポリシリコン、ドープ又はアンドープシリコンウエハ、ドープシリコン、ゲルマニウム、ヒ化ガリウム、窒化ガリウム、ガラス及びサファイアのような物質であってよい。基板402、404は、200mm又は300mm直径のウエハ並びに長方形又は正方形パンのような種々な寸法のものであってよい。別に指定しない限り、ここで説明する実施形態及び実施例は、200mm直径又は300mm直径の基板に対して行われる。
[0025]ステップ304において、第1の基板402の表面及び周辺を酸化してそこに酸化シリコン層406を形成するため、その第1の基板402に対する熱酸化処理が行われる。このシリコン酸化層406は、約1000Åと約2000Åとの間の如く、約500Åと約5000Åとの間の厚さを有する。
[0026]ステップ306において、図4Cに示されるように、第1の基板402内に劈開面(a cleavage plane)408を画成するため、その表面416の下の均一な深さまで水素のようなイオン種が注入されるような高エネルギー劈開イオン注入ステップが行われる。劈開面408内において、ステップ306で注入されたイオンは、シリコン結晶格子に損傷原子結合を生成し、その基板が劈開面408にそって分離できるようにし、この劈開面は、後述する形成シーケンスにおいて後で利用される。一実施形態では、劈開面408は、酸化シリコン層406の上部表面416の下約3000Åと約5000Åとの間又は約1000Åと約3000Åとの間に形成される。プラズマ浸漬イオン注入処理は、図2に示したようなプラズマリアクタ200又はその他の適当なリアクタにおいて行うことができる。プラズマ浸漬イオン注入処理については、Al-bayatiへの2005年3月31日に公開された「SILICON-ON-INSULATOR WAFER TRANSFER METHOD USING SURFACE ACTIVATIONPLASMA IMMERSION ION IMPLANTATION FOR WAFER-TO-WAFER ADHESION ENCHANCEMENT」と題する米国特許公開第US 2005/0,070,073号に詳細に開示されている。
[0027]ステップ308において、図4Dに示されるように、第1の基板402及び第2の基板404の表面をクリーニングし活性化するのに、プラズマ浸漬イオン注入処理が利用される。このプラズマ浸漬イオン注入処理は、基板表面をドライエッチングし、それにより、基板表面の粒子及び/又は表面汚染物質を除去する。このプラズマ浸漬イオン注入処理は、イオンが基板深くまで侵入してしまって形成された劈開面408が損傷されてしまうような悪影響を及ぼさずに、表面に固着した表面汚染物質及び/又は粒子を効率良くエッチングし除去するに十分な低イオンエネルギーレベルで行われる。ステップ308でのプラズマ浸漬イオン注入処理により生成されるイオンは、基板402、404の表面410、412の約50Å内に制御されて集中させられる。このイオン分布のピークは、表面近くに維持され、その分布ピークと表面との間での分布の低下は僅かしかなく又は全く無いものとされる。その上、上部50Å内のイオン分布を制御するのに、基板表面から下方に向かっての深さ分布を適当な勾配でもって変化させるのが望ましい。プラズマ浸漬イオン注入は、図2A及び図2Bに示したプラズマリアクタ200又は他の適当なリアクタで行うことができる。
[0028]一実施形態では、ステップ308において行われるドライクリーニング及び粒子除去処理は、イオンエネルギーを低いレベルに維持しながら、プラズマリアクタにおいてハロゲン含有ガスに対して基板を曝すことを含む。適したハロゲン含有ガスの適当な実施例としては、Cl、F、Br、HCl、HBr、SF、NF等がある。ハロゲン含有ガスから形成されたイオンを低エネルギーでもって基板に衝突させるため、約500ボルト(V)より低い低高周波バイアス電力電圧が加えられる。それらハロゲンイオンは、表面汚染物質をエッチングし除去し、表面結合を促進する清浄な表面を与える。一実施形態では、ハロゲン含有ガスは、約100sccmと約5000sccmとの間の割合でプラズマリアクタへ流入させられる。ソース高周波電力は、約0ボルトと約500ボルトとの間の高周波電圧で約50ワットと約2000ワットとの間に維持される。バイアス高周波電力は、約50ボルトと約250ボルトとの間の如く、約0ボルトと約500ボルトとの間の高周波電圧、例えば、200ボルトより低い高周波電圧で約50ワットと約1000ワットとの間に維持される。リアクタ圧力は、約5ミリトールと約500ミリトールとの間に維持される。基板温度は、約450℃と約750℃との間の如く、約100℃と約1000℃との間に、例えば、約600℃と約700℃との間に維持される。
[0029]更に又、基板表面には、隣接環境からの自然酸化物、過剰水(例えば、湿分)及び炭化水素汚染物質が存在していることがある。このような自然表面酸化物の遊離テクスチャー及び構造のため、不純物が生成されてしまい、その後の結合工程での品質に悪影響が及ぼされてしまうことがある。過剰水及び炭化水素汚染物質は、結合処理中に水素ガス、COガス又はその他の不純物を放出して、界面に空隙や気泡が捕捉されてしまうようなこととなってしまうことがある。基板表面をドライクリーニングするのに使用されるハロゲンイオンは、基板表面からこれらの望ましくない自然酸化物、水及び炭化水素汚染物質を除去し、その後の結合処理のための表面結合エネルギーを活性化する。
[0030]ステップ308でのプラズマ浸漬イオン注入処理によりエッチングされた及び/又は活性化された表面410、412は、結合を増強することができる。何故ならば、それら表面410、412が僅かな表面マイクロラフネスを有し且つ良好な清浄度を有しているからである。ステップ308でのプラズマ浸漬イオン注入処理は、格子サイトを開放して、それら格子サイトが他方の表面の格子サイトと共有結合を形成することができるようにする。また、これらのエッチングされた及び/又は活性化された表面410、412は、エッチングされていない表面に比べて僅かにより粗い表面を有しており、接触表面に良好なかみ合わせを与えることができ、互いにしっかりと固着することができ、従って、それらの間の結合エネルギーを増強させることができる。
[0031]別の実施形態では、表面をエッチングするためリアクタ200へ供給されるハロゲン含有ガスは、不活性ガスと共に供給されるか、又は、不活性ガスに取って代えられる。適当な不活性ガスの実施例としては、Ar、He、Xe、Kr、N等がある。この不活性ガスは、ハロゲン含有ガスと同様に機能する。リアクタ200において不活性ガスは、粒子及び/又は汚染物質と衝突して、それら粒子及び/又は汚染物質を基板表面から除去し、基板表面から不純物を減少させ、前述したのと実質的に同様の機構により結合エネルギーを促進させる。
[0032]別の仕方として、ステップ308での表面活性化及びクリーニングの前に、標準的なクリーニング処理を行って、処理前により清浄な表面を与えるようにすることができる。このようなウエットクリーニング処理は、アプライドマテリアルズ社から入手できるTEMPESTクリーニングツールのようなクリーニング装置において行うことができる。基板をクリーニングするのに使用されるクリーニング溶液は、当業分野において普通に使用されるSC1及び/又はSC2であってよい。
[0033]図4Eに示されるように、ステップ310において、任意的な表面活性化処理が行われる。ステップ310でのこの表面活性化処理は、当業分野において利用できる通常の表面活性処理として任意的に行われるものである。このような表面活性化処理は、基板表面を活性化して、その基板表面に酸化層を形成するように行うことができる。このような表面活性化処理は、図2A及び図2Bに示したようなリアクタ200又はその他の適当なリアクタにおいて行うことができる。
[0034]この表面活性化処理は、酸素イオンを与えるように高周波電力によりイオン化される酸素ガスをリアクタへ与えることを含む。それら酸素イオンは、基板402、404の表面を酸化して、基板402、404上の酸化シリコン層410及びシリコン層412を酸化シリコン層410′、412′へと変換させる。酸化シリコン層410′、412′は、基板402、404の間の結合エネルギーを促進させる親水性表面を与える。ステップ308でのドライクリーニングプラズマ浸漬イオン注入処理が表面結合を促進するために行われているので、ステップ310での表面活性化処理は、任意的に行われるものである。
[0035]ステップ312において、図4Fに示されるように、第1の基板402がひっくり返されて、第2の基板404に対して結合される。ファンデルファールス力により、これら2つの表面410′及び412′は固着させられる。これら表面410′、412′の間の固着は、結合処理中に、熱エネルギーを与えることにより、例えば、それら基板402、404を所定の温度まで加熱することにより、増強することができる。一実施形態では、基板402、404は、約800℃より高い所定の温度まで加熱される。熱エネルギーにより、ファンデルファールス力に取って代わって、酸化シリコン層表面410′、412′における対向する格子サイトの間に原子結合が形成されるようになる。各表面410′、412′における格子原子サイトのより多くの部分が、ステップ308でのプラズマ浸漬イオン注入プロセスにより生成された他の表面における格子サイトと電子結合することができるようになる。その結果として、基板402、404の間の結合力は、従来の技法に優って増大させられる。
[0036]ステップ314において、第1の基板402は、劈開面408に沿って分離され、図4Gに示されるように、この第1の基板402の薄い部分414が第2の基板404に結合されて残される。この薄い部分414は、シリコン基板404の酸化シリコン層406上に配設されたシリコン層を含む。
[0037]ステップ316において、第1の基板404からのシリコン層414のスタック膜及び第2の基板404の酸化シリコン層404は、SOI構造を形成するのに使用される。
[0038]第2の表面404上に形成された分離表面418は、劈開後、又はステップ306で行われたイオン衝撃による損傷により粗く成っていることがあるので、シリコン層414の表面を滑らかにし再結晶化するため、表面平滑注入処理を行うとよい。このような表面平滑注入処理は、Xe又はArのような低エネルギー重イオンを使用して、低エネルギーで且つ比較的に高い運動量においてイオンを注入することにより、達成することができる。このような表面平滑注入処理は、図2A及び図2Bに示したようなリアクタ200又はその他の適当なリアクタにおいて行うことができる。この表面平滑注入処理は、任意の適当な処理により行うこともできる。
[0039]ここで説明した界面結合エネルギーを改善するための方法は、SOI構造を形成するためのものとして例示してきたのであるが、これら方法は、GaN、GeSi、Si、SiO、InP、GaAs、ガラス、プラスチック、金属等のような種々な基板材料を結合するのにも使用できるものと考えられる。
[0040]このようにして、界面結合エネルギーを促進するための方法が提供される。これら改良された方法によれば、基板表面特性が効果的に変更され、表面汚染物質及び粒子が効果的に除去され、基板が活性化され、基板間の結合力が促進され、それにより、しっかりとしたSOI構造を形成することができる。
[0041]本発明の種々な実施形態について前述してきたのであるが、本発明の基本的な範囲から逸脱せずに、本発明の他の更なる実施形態が考えられるものであり、本発明の範囲は、特許請求の範囲の記載によって決定されるものである。
102…ドナー基板、104…ハンドル基板、106…酸化シリコン層、108…劈開面、110…シリコン層、112…活性化表面、114…活性化表面、200…プラズマリアクタ、202…チャンバ本体、204…処理領域、206…基板、222…側壁部、224…底部、226…上部、228…基板支持アセンブリ、230…ガス分配プレート、232…排気ポート、234…真空ポンプ、236…スロットル弁、238…処理ガス源、240…第1の外部くぼみ形導管、240′…第2の外部くぼみ形導管、240a…第1の端部、240a′…第1の端部、240b…第2の端部、240b′…第2の端部、242…磁気透過性トロイダルコア(電力アプリケータ)、242′…磁気透過性トロイダルコア(電力アプリケータ)、244…導電性コイル(電力アプリケータ)、244′…導電性コイル(電力アプリケータ)、246…高周波プラズマソース電力発生器、246′…高周波プラズマソース電力発生器、248…インピーダンス整合回路又は素子、248′…インピーダンス整合回路又は素子、250…絶縁環状リング、250′…絶縁環状リング、254…高周波プラズマバイアス電力発生器、256…インピーダンス整合回路又は素子、290…プラズマ源、292…開口、294…開口、296…開口、298…開口、402…第1の基板、404…第2の基板、406…酸化シリコン層、408…劈開面、410…基板表面(酸化シリコン層)、410′…酸化シリコン層、412…基板表面(シリコン層)、412′…酸化シリコン層、414…第1の基板の薄い部分(シリコン層)、416…上部表面、418…分離表面

Claims (15)

  1. シリコンオンインシュレータ(SOI)構造を形成するために界面結合エネルギーを促進するための方法において、
    酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板をプラズマ浸漬イオン注入処理チャンバにおいて準備するステップと、
    上記プラズマ浸漬イオン注入処理チャンバ内の上記第1の基板の上記酸化シリコン層、及び上記第2の基板の表面に対してドライクリーニング処理を行うステップと、
    上記クリーニングされた酸化シリコン層を上記第2の基板の上記クリーニングされた表面に対して結合するステップと、
    を含む方法。
  2. 上記ドライクリーニング処理を行うステップは、更に、
    上記プラズマ浸漬イオン注入処理チャンバにおいて、プラズマ浸漬イオン注入処理を行う段階、
    を含む、請求項1に記載の方法。
  3. 上記ドライクリーニング処理を行うステップは、更に、
    上記基板をハロゲン含有ガスに曝す段階、
    を含む、請求項1に記載の方法。
  4. 上記ハロゲン含有ガスは、Cl、F、Br、HCl、HBr、SF及びNFのうちの少なくとも1つを含む、請求項3に記載の方法。
  5. 上記ドライクリーニング処理を行うステップは、更に、
    00ボルトより低い高周波バイアス電力を維持する段階、
    を含む、請求項1に記載の方法。
  6. 上記ドライクリーニング処理を行うステップは、更に、
    上記ドライクリーニング処理中のイオンの侵入を上記基板表面から50Åより浅い深さに制御する段階、
    を含む、請求項1に記載の方法。
  7. 上記ドライクリーニング処理を行うステップは、更に、
    上記基板を、Ar、He、Kr、Xe及びNのうちの少なくとも1つを含む不活性ガスに曝す段階、
    を含む、請求項1に記載の方法。
  8. 上記ドライクリーニング処理を行うステップは、更に、
    上記第1の基板及び上記第2の基板の表面から粒子及び/又は汚染物質を除去する段階、
    を含む、請求項1に記載の方法。
  9. 上記ドライクリーニング処理を行うステップは、更に、
    上記第1の基板及び上記第2の基板の表面を活性化する段階、
    を含む、請求項1又は8に記載の方法。
  10. 上記ドライクリーニング処理を行うステップは、更に、
    上記基板を酸素ガスに曝す段階、
    を含む、請求項1に記載の方法。
  11. 上記基板を酸素ガスに曝す段階は、更に、
    上記第1の基板及び上記第2の基板の表面を酸化する手順と、
    上記第1の基板及び上記第2の基板の表面を親水性状態へと変更する手順と、
    を含む、請求項10に記載の方法。
  12. 上記クリーニングされた表面を結合するステップは、更に、
    上記結合される基板を800℃より高い温度まで加熱する段階、
    を含む、請求項1に記載の方法。
  13. 上記第1の基板を上記劈開面に沿って分離するステップを更に含む、請求項1に記載の方法。
  14. 上記第2の基板にシリコンオンインシュレータ(SOI)構造を形成するステップを更に含む、請求項1に記載の方法。
  15. シリコンオンインシュレータ(SOI)構造を形成するために界面結合エネルギーを促進するための方法において、
    酸化シリコン層が形成され且つ劈開面が画成された第1の基板及び第2の基板をプラズマ浸漬イオン注入処理チャンバにおいて準備するステップと、
    プラズマ浸漬イオン注入処理チャンバにおいてハロゲン含有ガスを供給することにより、上記酸化シリコン層の表面及び上記第2の基板の表面に対してドライクリーニング処理を行うステップと、
    プラズマ浸漬イオン注入処理チャンバにおいて上記酸化シリコン層及び上記第2の基板の表面から粒子及び/又は汚染物質を除去するステップと、
    上記第1の基板上の上記酸化シリコン層及び第2の基板の表面を活性化するステップと、
    上記ドライクリーニング処理中に粒子を除去しながら、上記酸化シリコン層を上記活性化された第2の基板の表面に対して結合するステップと、
    を含む方法。
JP2009523910A 2006-08-09 2007-08-02 シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 Expired - Fee Related JP5340934B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/463,425 2006-08-09
US11/463,425 US7745309B2 (en) 2006-08-09 2006-08-09 Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
PCT/US2007/075118 WO2008021746A2 (en) 2006-08-09 2007-08-02 Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure

Publications (3)

Publication Number Publication Date
JP2010500761A JP2010500761A (ja) 2010-01-07
JP2010500761A5 JP2010500761A5 (ja) 2010-09-16
JP5340934B2 true JP5340934B2 (ja) 2013-11-13

Family

ID=39051326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523910A Expired - Fee Related JP5340934B2 (ja) 2006-08-09 2007-08-02 シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法

Country Status (4)

Country Link
US (1) US7745309B2 (ja)
JP (1) JP5340934B2 (ja)
TW (1) TWI366237B (ja)
WO (1) WO2008021746A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521369B2 (en) * 2006-10-23 2009-04-21 Interuniversitair Microelektronica Centrum (Imec) Selective removal of rare earth based high-k materials in a semiconductor device
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009152648A1 (zh) * 2008-06-20 2009-12-23 Lee Tienhsi 薄膜制造方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Soi基板の作製方法
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
TWI402898B (zh) * 2009-09-03 2013-07-21 Atomic Energy Council 鈍化修補太陽能電池缺陷之方法
KR101705937B1 (ko) 2011-01-25 2017-02-10 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
WO2012136267A1 (de) 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
US8987096B2 (en) * 2012-02-07 2015-03-24 United Microelectronics Corp. Semiconductor process
EP3035370A1 (de) * 2012-07-24 2016-06-22 EV Group E. Thallner GmbH Vorrichtung zum permanenten bonden von wafern
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
EP3608973A1 (en) * 2018-08-08 2020-02-12 Meyer Burger Research AG Method for manufacturing photovoltaic devices and photovoltaic devices made with the method
CN117174728B (zh) * 2023-11-02 2024-02-20 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472522A (en) * 1987-09-14 1989-03-17 Nippon Telegraph & Telephone Apparatus for manufacturing semiconductor substrate
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JP2910334B2 (ja) * 1991-07-22 1999-06-23 富士電機株式会社 接合方法
US6536449B1 (en) 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6893907B2 (en) 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
US7465478B2 (en) 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
JP4730645B2 (ja) * 2004-02-13 2011-07-20 株式会社Sumco Soiウェーハの製造方法
US7261793B2 (en) * 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding

Also Published As

Publication number Publication date
JP2010500761A (ja) 2010-01-07
US7745309B2 (en) 2010-06-29
TWI366237B (en) 2012-06-11
TW200822241A (en) 2008-05-16
WO2008021746A2 (en) 2008-02-21
WO2008021746A3 (en) 2008-04-03
US20080038900A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
JP5340934B2 (ja) シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
US7253081B2 (en) Surface finishing of SOI substrates using an EPI process
JP4718425B2 (ja) 複合基板の作製方法
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
TW200816398A (en) A method of direct bonding two substrates used in electronics, optics, or optoelectronics
JP2010016390A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
JP2006148066A (ja) ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法
JPH09223783A (ja) Soi基板の製造方法および製造装置
CN111799173A (zh) 半导体元件的制造方法以及等离子体处理装置
WO2002043153A1 (fr) Procede de fabrication de plaquette de semi-conducteur
JP2006080314A (ja) 結合基板の製造方法
US20060148208A1 (en) Method for producing a silicon-on-insulator structure
US20080268617A1 (en) Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures
JP2010062532A (ja) 低減されたsecco欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
JP2006173354A (ja) Soi基板の製造方法
JP5168990B2 (ja) 半導体基板の製造方法
JP4328708B2 (ja) Cmosデバイスの製造方法及びcmosデバイスを備える構造
KR100751619B1 (ko) 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법
JP2006344865A (ja) Soi基板及び該基板の製造方法
KR20090073032A (ko) 반도체 장치의 제조 방법
JP2007194343A (ja) 基板接合装置、及び基板の製造方法
WO2011018780A1 (en) A process for manufacturing a hybrid substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100729

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130807

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees