JP2010500761A5 - - Google Patents

Download PDF

Info

Publication number
JP2010500761A5
JP2010500761A5 JP2009523910A JP2009523910A JP2010500761A5 JP 2010500761 A5 JP2010500761 A5 JP 2010500761A5 JP 2009523910 A JP2009523910 A JP 2009523910A JP 2009523910 A JP2009523910 A JP 2009523910A JP 2010500761 A5 JP2010500761 A5 JP 2010500761A5
Authority
JP
Japan
Prior art keywords
substrate
cleaning process
dry cleaning
silicon oxide
process further
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009523910A
Other languages
English (en)
Other versions
JP2010500761A (ja
JP5340934B2 (ja
Filing date
Publication date
Priority claimed from US11/463,425 external-priority patent/US7745309B2/en
Application filed filed Critical
Publication of JP2010500761A publication Critical patent/JP2010500761A/ja
Publication of JP2010500761A5 publication Critical patent/JP2010500761A5/ja
Application granted granted Critical
Publication of JP5340934B2 publication Critical patent/JP5340934B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 界面結合エネルギーを促進するための方法において、
    酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板を準備するステップと、
    上記第1の基板の上記酸化シリコン層及び上記第2の基板の表面に対してドライクリーニング処理を行うステップと、
    上記クリーニングされた酸化シリコン表面を上記第2の基板の上記クリーニングされた表面に対して結合するステップと、
    を含む方法。
  2. 上記ドライクリーニング処理を行うステップは、更に、
    プラズマ浸漬イオン注入処理を行う段階、
    を含む、請求項1に記載の方法。
  3. 上記ドライクリーニング処理を行うステップは、更に、
    上記基板をハロゲン含有ガスに曝す段階、
    を含む、請求項1に記載の方法。
  4. 上記ハロゲン含有ガスは、Cl、F、Br、HCl、HBr、SF及びNFのうちの少なくとも1つを含む、請求項3に記載の方法。
  5. 上記ドライクリーニング処理を行うステップは、更に、
    約500ボルトより低い高周波バイアス電力を維持する段階、
    を含む、請求項1に記載の方法。
  6. 上記ドライクリーニング処理を行うステップは、更に、
    上記基板表面から50Åより浅い深さに上記ドライクリーニング処理を制御する段階、
    を含む、請求項1に記載の方法。
  7. 上記ドライクリーニング処理を行うステップは、更に、
    上記基板を、Ar、He、Kr、Xe及びNのうちの少なくとも1つを含む不活性ガスに曝す段階、
    を含む、請求項1に記載の方法。
  8. 上記ドライクリーニング処理を行うステップは、更に、
    上記第1の基板及び上記第2の基板の表面から粒子及び/又は汚染物質を除去する段階、
    を含む、請求項1に記載の方法。
  9. 上記ドライクリーニング処理を行うステップは、更に、
    上記第1の基板及び上記第2の基板の表面を活性化する段階、
    を含む、請求項1に記載の方法。
  10. 上記ドライクリーニング処理を行うステップは、更に、
    上記基板を酸素ガスに曝す段階、
    を含む、請求項1に記載の方法。
  11. 上記基板を酸素ガスに曝す段階は、更に、
    上記第1の基板及び上記第2の基板の表面を酸化する手順と、
    上記第1の基板及び上記第2の基板の表面を親水性状態へと変更する手順と、
    を含む、請求項10に記載の方法。
  12. 上記クリーニングされた表面を結合するステップは、更に、
    上記結合される基板を約800℃より高い温度まで加熱する段階、
    を含む、請求項1に記載の方法。
  13. 上記第1の基板を上記劈開面に沿って分離するステップを更に含む、請求項1に記載の方法。
  14. 上記第2の基板にシリコンオンインシュレータ(SOI)構造を形成するステップを更に含む、請求項1に記載の方法。
  15. 界面結合エネルギーを促進するための方法において、
    酸化シリコン層が形成され且つ劈開面が画成されたような第1の基板及び第2の基板を準備するステップと、
    プラズマ浸漬イオン注入リアクタにおいてハロゲン含有ガスを供給することにより、上記酸化シリコン層の表面及び上記第2の基板の表面に対してドライクリーニング処理を行うステップと、
    上記第1の基板及び上記第2の基板の表面を活性化するステップと、
    上記酸化シリコン表面を上記第2の基板の表面に対して結合するステップと、
    を含む方法。

JP2009523910A 2006-08-09 2007-08-02 シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法 Expired - Fee Related JP5340934B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/463,425 2006-08-09
US11/463,425 US7745309B2 (en) 2006-08-09 2006-08-09 Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
PCT/US2007/075118 WO2008021746A2 (en) 2006-08-09 2007-08-02 Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure

Publications (3)

Publication Number Publication Date
JP2010500761A JP2010500761A (ja) 2010-01-07
JP2010500761A5 true JP2010500761A5 (ja) 2010-09-16
JP5340934B2 JP5340934B2 (ja) 2013-11-13

Family

ID=39051326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523910A Expired - Fee Related JP5340934B2 (ja) 2006-08-09 2007-08-02 シリコン・オン・インシュレータ構造に使用されるプラズマ浸漬イオン注入処理による表面活性化のための方法

Country Status (4)

Country Link
US (1) US7745309B2 (ja)
JP (1) JP5340934B2 (ja)
TW (1) TWI366237B (ja)
WO (1) WO2008021746A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7390708B2 (en) * 2006-10-23 2008-06-24 Interuniversitair Microelektronica Centrum (Imec) Vzw Patterning of doped poly-silicon gates
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8088672B2 (en) * 2008-06-20 2012-01-03 Tien-Hsi Lee Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Soi基板の作製方法
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
TWI402898B (zh) * 2009-09-03 2013-07-21 Atomic Energy Council 鈍化修補太陽能電池缺陷之方法
JP5955866B2 (ja) 2011-01-25 2016-07-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウエハの永久接合方法
JP2014516470A (ja) 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
US8987096B2 (en) * 2012-02-07 2015-03-24 United Microelectronics Corp. Semiconductor process
US20150165752A1 (en) * 2012-07-24 2015-06-18 Ev Group E. Thallner Gmbh Method and device for permanent bonding of wafers
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
EP3608973A1 (en) * 2018-08-08 2020-02-12 Meyer Burger Research AG Method for manufacturing photovoltaic devices and photovoltaic devices made with the method
CN117174728B (zh) * 2023-11-02 2024-02-20 合肥新晶集成电路有限公司 晶圆处理方法及晶圆结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472522A (en) * 1987-09-14 1989-03-17 Nippon Telegraph & Telephone Apparatus for manufacturing semiconductor substrate
JPH0391227A (ja) * 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JP2910334B2 (ja) * 1991-07-22 1999-06-23 富士電機株式会社 接合方法
WO1999026277A1 (en) * 1997-11-17 1999-05-27 Mattson Technology, Inc. Systems and methods for plasma enhanced processing of semiconductor wafers
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6893907B2 (en) 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
US7465478B2 (en) 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
JP4730645B2 (ja) * 2004-02-13 2011-07-20 株式会社Sumco Soiウェーハの製造方法
US7261793B2 (en) * 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding

Similar Documents

Publication Publication Date Title
JP2010500761A5 (ja)
JP5989642B2 (ja) シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法
KR100769327B1 (ko) 두 웨이퍼 결합에 선행되는 열처리
US9889635B2 (en) Facilitated processing for controlling bonding between sheet and carrier
KR100755368B1 (ko) 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
JP2013534731A5 (ja)
US7745309B2 (en) Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
TWI456637B (zh) 絕緣層上覆矽(soi)基板之製造方法
KR101541940B1 (ko) Soi 기판의 제조 방법
JP2009111362A5 (ja)
JP2006191029A5 (ja)
JP2009212503A5 (ja)
JP2009135430A5 (ja)
JP2009094487A5 (ja)
JP2008306166A (ja) 半導体装置製造用基板の作製方法、および半導体装置の作製方法
JP2008288556A (ja) 貼り合わせ基板の製造方法
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
RU2217842C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP2010087492A (ja) Soi基板の作製方法
JP2017005201A5 (ja)
JP2011512040A5 (ja)
KR101969679B1 (ko) Soi 웨이퍼와 열처리 공정을 이용한 박막 형성 및 전사 방법
TWI483350B (zh) SOI wafer manufacturing method and glass cleaning method
JP2020096155A5 (ja)
JP2005079389A (ja) 貼り合わせウェーハの分離方法及びその分離用ボート