KR970067767A - 반도체 소자의 격리막 형성방법 - Google Patents
반도체 소자의 격리막 형성방법 Download PDFInfo
- Publication number
- KR970067767A KR970067767A KR1019960006569A KR19960006569A KR970067767A KR 970067767 A KR970067767 A KR 970067767A KR 1019960006569 A KR1019960006569 A KR 1019960006569A KR 19960006569 A KR19960006569 A KR 19960006569A KR 970067767 A KR970067767 A KR 970067767A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- substrate
- field region
- oxide film
- film
- Prior art date
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 고밀도의 반도체 소자에 적합하도록 한 반도체 소자의 격리막 형성방법에 관한 것이다. 이를 위한 본 발명의 반도체 소자의 격리막 형성방법은 기판위에 산화막과 질화막을 차례로 형성하는 단계, 상기 기판에 필드영역을 정의하고 필드영역의 질화막 및 산화막의 일부를 제거하여 상기 필드영역에 버퍼용 산화막을 남기는 단계, 상기 기판의 필드영역에 산소 이온을 주입함과 동시에 어닐링 하여 상기 필드영역에 섬 모양의 필드 산화막을 형성하는 단계, 상기 기판위의 산화막 및 질화막을 제거하는 단계를 포함하여 이루어진다, 따라서, 소자의 격리가 향상되고 고밀도 소자에 적합하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명이 반도체 소자의 격리막 제조공정 단면도
Claims (4)
- 기판위에 산화막과 질화막을 차례로 형성하는 단계, 상기 기판에 필드영역을 정의하고 필드영역의 질화막 및 산화막의 일부를 제거하여 상기 필드영역에 버퍼용 산화막을 남기는 단계, 상기 기판의 필드영역에 산소 이온을 주입함과 동시에 어닐링 하여 상기 필드영역에 섬 모양의 필드 산화막을 형성하는 단계, 상기 기판위의 산화막 및 질화막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 격리막 형성방법.
- 제1항에 있어서, 버퍼용 산화막의두께는 약 500Å으로 하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
- 제1항에 있어서, 산소 이온주입은 이온주입 에너지를 선형적으로 변화시키며 투사율을 조절하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
- 제1항에 있어서, 어닐링은 온도를 약 600℃∼1200℃로 하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006569A KR970067767A (ko) | 1996-03-12 | 1996-03-12 | 반도체 소자의 격리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960006569A KR970067767A (ko) | 1996-03-12 | 1996-03-12 | 반도체 소자의 격리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970067767A true KR970067767A (ko) | 1997-10-13 |
Family
ID=66216020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960006569A KR970067767A (ko) | 1996-03-12 | 1996-03-12 | 반도체 소자의 격리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970067767A (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111345A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 半導体装置 |
| JPH01138749A (ja) * | 1987-11-25 | 1989-05-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR920015431A (ko) * | 1991-01-15 | 1992-08-26 | 문정환 | 트랜치 캐패시터 셀 공정방법 |
| KR930018688A (ko) * | 1992-02-12 | 1993-09-22 | 김광호 | 반도체 장치의 소자분리 방법 |
| JPH05326692A (ja) * | 1992-05-25 | 1993-12-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR950034666A (ko) * | 1994-05-04 | 1995-12-28 | 김광호 | 이온주입을 이용한 반도체 장치의 소자분리 방법 |
-
1996
- 1996-03-12 KR KR1019960006569A patent/KR970067767A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111345A (ja) * | 1981-12-25 | 1983-07-02 | Hitachi Ltd | 半導体装置 |
| JPH01138749A (ja) * | 1987-11-25 | 1989-05-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR920015431A (ko) * | 1991-01-15 | 1992-08-26 | 문정환 | 트랜치 캐패시터 셀 공정방법 |
| KR930018688A (ko) * | 1992-02-12 | 1993-09-22 | 김광호 | 반도체 장치의 소자분리 방법 |
| JPH05326692A (ja) * | 1992-05-25 | 1993-12-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR950034666A (ko) * | 1994-05-04 | 1995-12-28 | 김광호 | 이온주입을 이용한 반도체 장치의 소자분리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4619034A (en) | Method of making laser recrystallized silicon-on-insulator nonvolatile memory device | |
| US4876582A (en) | Crystallized silicon-on-insulator nonvolatile memory device | |
| TW338847B (en) | Semiconductor device with isolation insulating film tapered and method of manufacturing the same | |
| US20040018699A1 (en) | SOI wafers with 30-100 A buried oxide (box) created by wafer bonding using 30-100 A thin oxide as bonding layer | |
| KR920010944A (ko) | 게이트 절연형 전계효과 트랜지스터의 제조방법 | |
| KR100273281B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| WO2002037561A3 (en) | Dual gate oxide process for uniform oxide thickness | |
| KR970067767A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR100293009B1 (ko) | 반도체장치의제조방법 | |
| SE0002389L (sv) | Transistoranordning samt framställningsförfarande därav | |
| JPH03136237A (ja) | 半導体装置の製造方法 | |
| KR920015604A (ko) | 반도체장치의 소자격리방법 | |
| JPS56158444A (en) | Manufacture of semiconductor integrated circuit | |
| KR950012717A (ko) | 반도체 소자 제조 방법 | |
| KR940004711A (ko) | 폴리실리콘층 형성방법 | |
| KR940022898A (ko) | 소스 개량형 박막트랜지스터 | |
| JPS57207348A (en) | Manufacture of semiconductor device | |
| JPS6465875A (en) | Thin film transistor and manufacture thereof | |
| KR980006520A (ko) | 반도체 소자 및 그의 제조방법 | |
| JPS57173975A (en) | Semiconductor device and manufacture thereof | |
| JPS56112742A (en) | Manufacture of semiconductor device | |
| JPH0298945A (ja) | 電界効果トランジスタの製造方法 | |
| JPS57148365A (en) | Semiconductor device and manufacture thereof | |
| KR960016771B1 (en) | Method of manufacturing the isolation elements on the semiconductor device | |
| KR930015053A (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |