KR930015053A - 고속 쌍극자 트랜지스터 장치의 제조방법 - Google Patents
고속 쌍극자 트랜지스터 장치의 제조방법 Download PDFInfo
- Publication number
- KR930015053A KR930015053A KR1019910024509A KR910024509A KR930015053A KR 930015053 A KR930015053 A KR 930015053A KR 1019910024509 A KR1019910024509 A KR 1019910024509A KR 910024509 A KR910024509 A KR 910024509A KR 930015053 A KR930015053 A KR 930015053A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- emitter region
- type silicon
- exposed
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 claims 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 5
- 229910052710 silicon Inorganic materials 0.000 claims 5
- 239000010703 silicon Substances 0.000 claims 5
- 238000000151 deposition Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 종래의 선택적 박막성장법으로 제조한 자기정렬 이종접합 쌍극자소자의 단면도.
제 2 도는 본 발명에 의한 완성한 자기정렬된 이종접합 쌍극자소자의 단면도.
제 3 도는 본 발명에 의한 선택적 박막성장법을 이용한 자기정렬 이종접합 쌍극자소자의 제조 공정순서별 단면도.
Claims (1)
- P형 규소기판(30)상에 N+형 규소층(31)과 N-형 규소층(32)을 순차 적층하고, 도랑(35)의 격리공정에 의해 소자를 격리하며, 이어 소자의 활성영역을 정의하는 공정과, 상기 N-형 규소층(32)에 이온주입하여 금속접촉을 위한 저항접촉부(33)를 형성하는 공정과, 다층절연막(37,38,39)을 차례로 도포한 다음 마스크 및 식각공정으로 에미터영역을 정의하는 공정과, 이어 절연막을 도포한 다음 비등방성 건식식각으로 측면절연막(40)을 형성하고 아울러 노출된 규소부분을 열산화하는 공정과, 상기 측면절연막(40)을 제거한 다음 다결정규소막(42)을 증착하고, 도포된 감광막(43)을 이용하여 상기 절연막(38)이 노출되게 평탄화하는 공정과, 상기 감광막(43)과 절연막(38)을 제거한 다음 다결정규소(42)를 열산화하는 공정과, 상기 에미터영역의 상기 절연막(37)(33)을 식각하고, 아울러 기체원 분자선 결정박막 성장법을 이용하여 상기 노출의 에미터영역에만 초미세박막 규소저매늄층(45)을 성장 및 측면절연막(46)을 형성하는 공정 및 상기 에미터영역에 다결정규소 도포하여 에미터를 형성하는 공정과, 금속을 증착하여 전극을 형성하는 공정을 포함하는 고속 쌍극자 트랜지스터 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910024509A KR940007657B1 (ko) | 1991-12-26 | 1991-12-26 | 고속 쌍극자 트랜지스터 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910024509A KR940007657B1 (ko) | 1991-12-26 | 1991-12-26 | 고속 쌍극자 트랜지스터 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015053A true KR930015053A (ko) | 1993-07-23 |
| KR940007657B1 KR940007657B1 (ko) | 1994-08-22 |
Family
ID=19326131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910024509A KR940007657B1 (ko) | 1991-12-26 | 1991-12-26 | 고속 쌍극자 트랜지스터 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007657B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849871B2 (en) * | 2000-10-20 | 2005-02-01 | International Business Machines Corporation | Fully-depleted-collector silicon-on-insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS |
-
1991
- 1991-12-26 KR KR1019910024509A patent/KR940007657B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007657B1 (ko) | 1994-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01124261A (ja) | 半導体素子の製造方法 | |
| KR930015053A (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| KR920007124A (ko) | 폴리 에미터 바이폴라 트랜지스터의 제조방법 | |
| KR950021390A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JPS58207676A (ja) | 半導体装置の製造方法 | |
| JPH04127536A (ja) | 半導体装置の製造方法 | |
| JPS5961180A (ja) | 半導体装置の製造方法 | |
| KR930015049A (ko) | 이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법 | |
| KR930015048A (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| KR930009082A (ko) | 트랜치형 dram셀 제조방법 | |
| KR970054349A (ko) | 대칭형 바이폴라 트랜지스터 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR940022895A (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR920015594A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH05235337A (ja) | Ｍｉｓ型半導体装置 | |
| KR950002055A (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR960043294A (ko) | 박막트랜지스터 제조방법 | |
| KR910013511A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR920007211A (ko) | 고속 바이폴라 트랜지스터 및 그의 제조방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110729 Year of fee payment: 18 |
|
| EXPY | Expiration of term |