KR950002055A - 자기정렬 쌍극자 트랜지스터의 제조방법 - Google Patents
자기정렬 쌍극자 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR950002055A KR950002055A KR1019930012202A KR930012202A KR950002055A KR 950002055 A KR950002055 A KR 950002055A KR 1019930012202 A KR1019930012202 A KR 1019930012202A KR 930012202 A KR930012202 A KR 930012202A KR 950002055 A KR950002055 A KR 950002055A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- thin film
- film
- manufacturing
- base
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 7
- 238000005530 etching Methods 0.000 claims abstract 4
- 239000010409 thin film Substances 0.000 claims description 12
- 239000010408 film Substances 0.000 claims 13
- 238000000151 deposition Methods 0.000 claims 6
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 238000001312 dry etching Methods 0.000 claims 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 241000238631 Hexapoda Species 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000000873 masking effect Effects 0.000 abstract 4
- 239000002184 metal Substances 0.000 abstract 2
- 230000010365 information processing Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 컴퓨터 통신기기 등 차세대 고속정보처리 시스템에 있는 고속 쌍극자 트랜지스터의 제조방법에 관한 것으로, 실리사이드(2-5)를 형성하고 절연막(2-6)과 마스킹 절연막을 도포한 다음 식각하였으며 이후에 마스킹 절연막을 다시 도포하고 비등방성 식각으로 마스킹 절연막의 측면절연막을 형성하고 실리사이드를 선택적 습식식각으로 제거하여 절연막(2-6)과 베이스(2-4)에 손상을 주지않으면서 에미터영역을 형성하였다. 그리고 마스킹 절연막을 제거하고 에미터다결정 규소층(2-8)과 베이스전극용 실리사이드(2-8)를 도포하고 식각으로 정의하여 에미터층을 형성하였다.
다음으로 보호막(2-9)을 도포하고 식각하여 금속(2-10) 접촉을 형성하여 금속을식각으로 정의한다.
종래의 기술에 비하여 베이스 저항이 현저히 감소하며 매우 간단하고 신뢰성이 있는 공정을 사용하였으므로 제조공정의 재현성을 크게 증가시켰다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 선택적 박막성장법에 의해 종래의 자기정렬 쌍극자 트랜지스터의 구조를 나타낸 단면도, 제2도는 본 발명에 의해 완성된 자기정렬 이종접합 쌍극자 트랜지스터 구조를 나타낸 단면도, 제3도(a) 내지 (h)는 본 발명의 일실시예에 따른 제조공정 순서별 단면도.
Claims (6)
- 쌍극자 트랜지스터 장치를 제조하는 방법에 있어서, P형 규소 워이퍼상에 n+ 규소충(1) 및 n- 규소층(2)을순차로 형성하고 제1질화막을 증착한 후 소자간 격리를 위한 트랜치를 형성하는 단계와, 소자활성 영역(4a)과 컬렉터접합영역(4b) 이외의 비활성영역을 국부적으로 열산화시켜 국부적 절연막(3)을 형성하는 단계와, 상기 제1질화막을 제거하고마스크를 이용하여 상기 컬렉터접합영역(4b)에 이온주입하여 n+층(4)을 형성하는 단계와, 베이스바막(5)과 베이스전극용실리사이드박막(6)을 순차로 형성하고 제1 및 재2절연막(7,8)을 증착한 후 마스크작업과 식각에 의해 에미터영역을 정의하는 단계와, 제3절연막을 증착한 후 비등방성 건식식각으로 제1측면절연막(9)을 형성하고 노출된 실리사이드박막(6)을식각하는 단계와, 상기 제2절 연막(8) 및 제1측면절연막(9)을 식각공정으로 제거하고 마스크(10)를 이용하여 잔여 베이스박막을 식각하는 단계와, 제4절연막을 증착한 후 비등방성 건식식각으로 제2측면절연막(11)을 형성하는 단계와, 정의된상기 에미터영역과 컬렉터영역에 불순물이 첨가된 다결정규소층(12)을 증착한 후 선택적으로 식각하여 에미터 다결정규소층(12a) 및 컬렉터 다결정규소층(12b)을 형성하고 제5절연막(13)을 증착하는 단계를 포함하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 베이스(5)는 규소저매늄(SiGe)으로 형성되는 것을 특징으로 하는 자기정렬 쌍극자트랜지스터의 제조방법.
- 제1항에 있어서, 상기 실리사이드박막(6)은 다결정규소로 형성되는 것을 특징으로 하는 자기정렬 쌍극자트랜지스터의 제조방법.
- 제1항에 있어서, 상기 베이스박막(5)과 상기 실리사이드박막(6) 사이에 형성되는 다결정규소박막을 추가로포함하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 다결정규소박막(12)은 단결정규소박막으로 형성되는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터의 제조방법.
- 제1항 또는 제4항에 있어서, 다결정규소박막(12)과 베이스(5) 사이에 형성되는 단결정규소박막을 추가로 포함하는 것을 특징으로 하는 자기정렬 쌍극자 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012202A KR960013942B1 (ko) | 1993-06-30 | 1993-06-30 | 자기정렬 쌍극자 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930012202A KR960013942B1 (ko) | 1993-06-30 | 1993-06-30 | 자기정렬 쌍극자 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950002055A true KR950002055A (ko) | 1995-01-04 |
| KR960013942B1 KR960013942B1 (ko) | 1996-10-10 |
Family
ID=19358437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930012202A KR960013942B1 (ko) | 1993-06-30 | 1993-06-30 | 자기정렬 쌍극자 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960013942B1 (ko) |
-
1993
- 1993-06-30 KR KR1019930012202A patent/KR960013942B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960013942B1 (ko) | 1996-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4503601A (en) | Oxide trench structure for polysilicon gates and interconnects | |
| JPH01124261A (ja) | 半導体素子の製造方法 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| KR950002055A (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| KR0161197B1 (ko) | 자기정렬 바이폴러 트랜지스터의 제조공정 | |
| KR940010517B1 (ko) | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 | |
| KR0163739B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| KR950001147B1 (ko) | 자기정렬된 실리사이드 전극을 갖는 단일 다결정 실리콘 바이폴라 소자의 제조방법 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| JP2001274388A (ja) | 半導体装置およびその製造方法 | |
| KR940008110A (ko) | 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| KR0137580B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| KR970004430B1 (ko) | 선택적 결정성장법을 이용한 쌍극자 트랜지스터의 제조방법 | |
| KR950021519A (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터의 제조방법 | |
| KR940016886A (ko) | 수직구조 쌍극자 트랜지스터 및 그 제조방법 | |
| KR0152546B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH05275637A (ja) | 相補型半導体装置の製造方法 | |
| JP3162086B2 (ja) | トランジスタ及びその製造方法 | |
| KR0128038B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| KR950034668A (ko) | 반도체소자의 소자분리산화막 제조방법 | |
| KR930015049A (ko) | 이중 측면절연막을 갖는 자기정렬 쌍극자 트랜지스터 장치의 제조방법 | |
| KR970053058A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH0429224B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041001 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |