KR930009082A - 트랜치형 dram셀 제조방법 - Google Patents

트랜치형 dram셀 제조방법 Download PDF

Info

Publication number
KR930009082A
KR930009082A KR1019910017723A KR910017723A KR930009082A KR 930009082 A KR930009082 A KR 930009082A KR 1019910017723 A KR1019910017723 A KR 1019910017723A KR 910017723 A KR910017723 A KR 910017723A KR 930009082 A KR930009082 A KR 930009082A
Authority
KR
South Korea
Prior art keywords
trench
forming
node
depositing
dram cell
Prior art date
Application number
KR1019910017723A
Other languages
English (en)
Other versions
KR940006680B1 (ko
Inventor
장성진
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019910017723A priority Critical patent/KR940006680B1/ko
Publication of KR930009082A publication Critical patent/KR930009082A/ko
Application granted granted Critical
Publication of KR940006680B1 publication Critical patent/KR940006680B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 트랜치형 DRAM셀 제조방법에 관한 것으로 특히 트랜치의 노드와 셀 트랜지스터의 소스 연결을 편리하게 한 노드 콘택 형성 방법에 관한 것이다. 이를 위하여 본 발명에서는, 트랜치형 DRAM셀의 제조방법에서, 실리콘 기판위에 패드 산화막(SiO2)을 기르고 그 위에 제1질화막층을 두껍게 데포지션하는 단계(a)와, 트랜치가 형성될 부분 중 노드 콘택이 될 부위를 마스크를 사용하여 질화막 에칭을 수행하는 단계(b)와, 제2질화막을 데포지션하여 질화막의 단차를 형성하는 단계(c)와 트랜치 마스크를 형성하여 트랜치를 파는 단계(d)와, 트랜치를 산화시키고 나서 CVD산화막을 데포지션하고, 포토레비스트를 바른 뒤 RIE(Reactive Ion Etching)하여 트랜치 안에만 상기 포토레지스트를 남기는 단계(e)와, 질화막의 두꺼운 층은 실리콘 기판이 드러나지 않으나 얇은 층은 실리콘 기판이 드러나도록 산화막을 RIE하여 노드 콘택 부위를 형성하는 단계(f)와, 질화막을 제거하고 n+폴리 실리콘을 데포지션한 후, RIE하여 노드를 형성하는 단계(g)와, 형성된 노드 위에 유전체막을 입하고 플레이트를 형성하는 단계(h)와, 트랜치 커패시터를 형성한 후 셀 트랜지스터를 형성하여 DRAM셀을 완성하는 단계(i)를 구비하는 것을 특징으로 하는 트랜치형 DRAM셀 제조방법.

Description

트랜치형 DRAM셀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 노드 콘택 형성 방볍을 비롯한 트랜치형 DRAM셀 제조방법을 도시한 도면.

Claims (1)

  1. 트랜치형 DRAM셀의 제조방법에 있어서, 실리콘 기판위에 패드 산화막(SiO2)을 기르고 그 위에 제1질화막층을 두껍게 데포지션하는 단계(a)와, 트랜치가 형성될 부분 중 노드 콘택이 될 부위를 마스크를 사용하여 질화막 에칭을 수행하는 단계(b)와, 제2질화막을 데포지션하여 질화막의 단차를 형성하는 단계(c)와 트랜치 마스크를 형성하여 트랜치를 파는 단계(d)와, 트랜치를 산화시키고 나서 CVD산화막을 데포지션하고, 포토레지스트를 바른 뒤 RIE(Reactive Ion Etching)하여 트랜치 안에만 상기 포토레지스트를 남기는 단계(e)와, 질화막의 두꺼운 층은 실리콘 기판이 드러나지 않으나 얇은 층은 실리콘 기판이 드러나도록 산화막을 RIE하여 노드 콘택 부위를 형성하는 단계(f)와, 질화막을 제거하고 n+폴리 실리콘을 데포지션한 후, RIE하여 노드를 형성하는 단계(g)와, 형성된 노드 위에 유전체막을 입하고 플레이트를 형성하는 단계(h)와, 트랜치 커패시터를 형성한 후 셀 트랜지스터를 형성하여 DRAM셀을 완성하는 단계(i)를 구비하는 것을 특징으로 하는 트랜치형 DRAM셀 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910017723A 1991-10-10 1991-10-10 트랜치형 dram셀 제조방법 KR940006680B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910017723A KR940006680B1 (ko) 1991-10-10 1991-10-10 트랜치형 dram셀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910017723A KR940006680B1 (ko) 1991-10-10 1991-10-10 트랜치형 dram셀 제조방법

Publications (2)

Publication Number Publication Date
KR930009082A true KR930009082A (ko) 1993-05-22
KR940006680B1 KR940006680B1 (ko) 1994-07-25

Family

ID=19320984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017723A KR940006680B1 (ko) 1991-10-10 1991-10-10 트랜치형 dram셀 제조방법

Country Status (1)

Country Link
KR (1) KR940006680B1 (ko)

Also Published As

Publication number Publication date
KR940006680B1 (ko) 1994-07-25

Similar Documents

Publication Publication Date Title
KR930009082A (ko) 트랜치형 dram셀 제조방법
JPS5816341B2 (ja) 半導体装置の製造方法
KR930008542B1 (ko) 반도체소자의 커패시터 제조방법
JPS6139748B2 (ko)
KR950007106A (ko) 디램(dram)셀 커패시터 제조방법
KR960014728B1 (ko) 반도체 소자의 저장전극 형성방법
KR940008072A (ko) 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법
KR970054340A (ko) 반도체 소자의 트랜지스터 제조 방법
KR930018721A (ko) 디램 셀의 캐패시터 저장전극 제조방법
KR930014971A (ko) 쌍 트랜치 캐패시터 셀 제조방법 및 그 구조
JPS6038874B2 (ja) 絶縁物ゲ−ト電界効果トランジスタの製造方法
KR930015053A (ko) 고속 쌍극자 트랜지스터 장치의 제조방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR940001285A (ko) 반도체소자의 콘택제조방법
KR930006926A (ko) 반도체 메모리 소자의 캐피시터 제조방법
KR950021647A (ko) 디램셀 형성방법
KR910013548A (ko) 트렌치-스택 디램셀의 구조 및 그 제조방법
KR940016766A (ko) 반도체 소자의 캐패시터 제조방법
KR880013236A (ko) 반도체 장치의 제조방법
JPH0793378B2 (ja) 半導体装置の製造方法
KR950004539A (ko) 반도체 기억장치 및 그 제조방법
KR950015595A (ko) 반도체 소자의 콘택홀 형성방법
KR940001418A (ko) 반도체 소자의 전하저장전극 제조 방법
KR980011848A (ko) 비트라인 컨택 형성방법
KR960015917A (ko) 반도체 소자의 전하저장전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050621

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee