KR880013236A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR880013236A KR880013236A KR870004303A KR870004303A KR880013236A KR 880013236 A KR880013236 A KR 880013236A KR 870004303 A KR870004303 A KR 870004303A KR 870004303 A KR870004303 A KR 870004303A KR 880013236 A KR880013236 A KR 880013236A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- polysilicon
- mask
- manufacturing
- field oxide
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 디램셀의 레이아웃, 제2(A)-(B)도는 본 발명의 제조공정도.
Claims (1)
- 반도체 집적회로의 제조방법에 있어서, 실리콘 기판(10)상에 소정두께로 산화막(11)과 제 1 폴리실리콘(12)과, 질화막(13)과 제 2 폴리실리콘(14)을 순차적으로 형성하고 포토레지스트 (15)을 도포하여 필드 산화막 형성을 위한 창(16)을 형성하는데 제 1 공정과, 상기 제 1 공정에서 형성된 포토레지스트(15)를 마스크로 드라이 에칭을 하여 제 2 폴리실리콘(14)을 에칭해내고 남아있는 포토레지스트(15)를 제거한후 통상의 습식산화법으로 제 2 폴리실리콘을 산화시키는 제 2 공정과, 상기 제 2 공정에서 형성된 산화막(17)을 마스크로 하여 질화막층(14)을 에칭해내고 채널스톱층 형성을 위한 붕수이온을 주입하는 제 3 공정과, 상기 이온 주입이 끝난후 마스크로 사용한 산화막(17)을 에칭해낸후 질화막(14)를 마스크로하여 통상의 습식산화법으로 제 1 폴리실리콘을 산화하여 필드 산화막(19)을 성장시키는 제 4 공정과, 상기 필드 산화막(19)을 성장 시킨후에 질화막(13)마스크와 제 1 폴리실리콘(12)과 산화막(11)을 에칭시키고 나서 다시 실리콘 기판(10)상부에 게이트산화막(20)을 성장시키는 제 5 공정을 구비하여 필드산화막을 형성함을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR870004303A KR880013236A (ko) | 1987-04-30 | 1987-04-30 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR870004303A KR880013236A (ko) | 1987-04-30 | 1987-04-30 | 반도체 장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR880013236A true KR880013236A (ko) | 1988-11-30 |
Family
ID=68461494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR870004303A KR880013236A (ko) | 1987-04-30 | 1987-04-30 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880013236A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364124B1 (ko) * | 1995-12-22 | 2003-02-11 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막제조방법 |
-
1987
- 1987-04-30 KR KR870004303A patent/KR880013236A/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364124B1 (ko) * | 1995-12-22 | 2003-02-11 | 주식회사 하이닉스반도체 | 반도체소자의소자분리막제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015603A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR880013236A (ko) | 반도체 장치의 제조방법 | |
| KR930018692A (ko) | 반도체장치의 제조방법 | |
| JPS5575238A (en) | Method of fabricating semiconductor device | |
| KR910007105A (ko) | 폴리 실리콘을 이용한 소자분리 산화막 제조방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR970003780A (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR970003803A (ko) | 소자분리막 제조방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR930017148A (ko) | 반도체장치의 제조방법 | |
| KR880011916A (ko) | 반도체 장치의 제조방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR890017816A (ko) | 반도체장치의 제조방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR970003598A (ko) | 반도체 소자의 질화막 제거방법 | |
| KR950026011A (ko) | 스태틱램(sram)셀 제조 방법 | |
| KR930001435A (ko) | 소자분리 산화막 제조방법 | |
| KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
| KR970054128A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
| JPS57139927A (en) | Manufacture of semiconductor integrated circuit | |
| KR930009082A (ko) | 트랜치형 dram셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |