KR930001435A - 소자분리 산화막 제조방법 - Google Patents

소자분리 산화막 제조방법 Download PDF

Info

Publication number
KR930001435A
KR930001435A KR1019910010050A KR910010050A KR930001435A KR 930001435 A KR930001435 A KR 930001435A KR 1019910010050 A KR1019910010050 A KR 1019910010050A KR 910010050 A KR910010050 A KR 910010050A KR 930001435 A KR930001435 A KR 930001435A
Authority
KR
South Korea
Prior art keywords
material layer
oxide film
layer
exposed
device isolation
Prior art date
Application number
KR1019910010050A
Other languages
English (en)
Other versions
KR930012119B1 (ko
Inventor
이정환
김진국
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910010050A priority Critical patent/KR930012119B1/ko
Publication of KR930001435A publication Critical patent/KR930001435A/ko
Application granted granted Critical
Publication of KR930012119B1 publication Critical patent/KR930012119B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

내용 없음

Description

소자분리 산화막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1c도는 종래기술에 의해 소자분리 산화막을 제조하는 단계의 단면도.
제2a도 내지 제2f도는 본발명에 의해 미세패턴 구조의 소자분리 산화막을 제조하는 단계의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 산화막 패트
3 : 질화막 4 : 포토레지스트층
5 : 채널스톱 임플란트영역 6 : 소자분리 산화막
7 : 제1물질층 8 : 제2물질층
9 : 제2물질층 스페이서 10 및 20 : 창

Claims (3)

  1. 고집적 반도체 소자의 소자분리 산화막 제조방법에 있어서, 미세패턴 구조의 소자분리 산화막을 제조하기 위하여 실리콘 기판 상부에 패드 산화막, 질화막, 제1물질층, 포토레지스트층을 각각 예정된 두께로 적층한 다음, 포토기술에 의해 상기 포토레지스트층의 예정된 부분에 창을 형성하는 단계와, 상기 창을 통해 노출된 제1물질층을 식각하여 하부의 질화막을 노출시키고, 남아있는 상부의 포토레지스트층을 모두 제거한 다음, 상기 제1물질층과 노출된 질화막 상부에 제2물질층을 예정된 두께로 형성하는 단계와, 상기 제2물질층을 이방성 건식식각으로 제거하여 제1물질층 측벽에 제2물질층 스페이서를 형성하는 단계와, 제2물질층 스페이서 간의 노출된 질화막을 식각하여 하부의 패드 산화막이 노출된 미세패턴의 창을 형성하고, 제2물질층 스페이서와 제1물질층을 모두 제거하는 단계와, 불순물을 노출된 패드 산화막을 통해 실리콘 기판에 주입하여 채널스톱 임플란트영역을 형성하고 산화공정으로 노출된 패드 산화막 상,하부에 소자분리 산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 소자분리 산화막 제조방법.
  2. 제1항에 있어서, 상기 제1물질층은 질화막과 식각선택비가 다른 물질로 폴리실리콘층, 폴리사이드층 또는 금속층인 것을 특징으로 하는 소자분리 산화막 제조방법.
  3. 제1항에 있어서, 상기 제2물질층의 두께는 제1물질층의 측벽에 형성되는 제1물질층 스페이서의 폭을 고려하여 형성하는 것을 특징으로 하는 소자분리 산화막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010050A 1991-06-18 1991-06-18 소자분리 산화막 제조방법 KR930012119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910010050A KR930012119B1 (ko) 1991-06-18 1991-06-18 소자분리 산화막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910010050A KR930012119B1 (ko) 1991-06-18 1991-06-18 소자분리 산화막 제조방법

Publications (2)

Publication Number Publication Date
KR930001435A true KR930001435A (ko) 1993-01-16
KR930012119B1 KR930012119B1 (ko) 1993-12-24

Family

ID=19315936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010050A KR930012119B1 (ko) 1991-06-18 1991-06-18 소자분리 산화막 제조방법

Country Status (1)

Country Link
KR (1) KR930012119B1 (ko)

Also Published As

Publication number Publication date
KR930012119B1 (ko) 1993-12-24

Similar Documents

Publication Publication Date Title
KR970054397A (ko) 모스전계효과트랜지스터 제조방법
KR940010205A (ko) 고집적 반도체 소자의 콘택홀 형성 방법
KR950021390A (ko) 반도체 소자의 소자분리막 형성 방법
KR930001435A (ko) 소자분리 산화막 제조방법
KR920005296A (ko) 반도체 소자분리 제조방법
KR970004069A (ko) 반도체 소자의 트랜지스터 제조방법 및 그 구조
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법
KR0141964B1 (ko) 실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR970053099A (ko) 반도체 소자의 제조방법
KR950012685A (ko) 반도체소자의 소자분리막 제조방법
JPH0794734A (ja) 高耐圧トランジスタの製造方法
KR880013236A (ko) 반도체 장치의 제조방법
KR910007105A (ko) 폴리 실리콘을 이용한 소자분리 산화막 제조방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR970054238A (ko) 반도체 소자의 마스크 롬 제조방법
KR930011164A (ko) 반도체 소자 분리 방법
KR960009204A (ko) 이피롬의 제조방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR920008923A (ko) 반도체 집적회로의 소자격리영역 형성방법
KR970023987A (ko) 반도체장치의 소자분리 영역의 형성방법(a Method of Forming an Isolating Region in a Semiconductor Device)
KR970003823A (ko) 반도체 소자의 소자분리막 형성방법
KR950015712A (ko) 반도체소자의 소자분리막 제조방법
KR970053488A (ko) 반도체 소자의 필드 산화막 제조방법
KR970053396A (ko) 고집적 반도체 소자의 소자분리 산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041119

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee