JP6264675B2 - シリコン・オン・インシュレータ(soi)基板製造方法及びsoi基板 - Google Patents
シリコン・オン・インシュレータ(soi)基板製造方法及びsoi基板 Download PDFInfo
- Publication number
- JP6264675B2 JP6264675B2 JP2016547879A JP2016547879A JP6264675B2 JP 6264675 B2 JP6264675 B2 JP 6264675B2 JP 2016547879 A JP2016547879 A JP 2016547879A JP 2016547879 A JP2016547879 A JP 2016547879A JP 6264675 B2 JP6264675 B2 JP 6264675B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- patterned
- oxide layer
- layer
- etch stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 324
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000012212 insulator Substances 0.000 title claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 227
- 229910052710 silicon Inorganic materials 0.000 claims description 227
- 239000010703 silicon Substances 0.000 claims description 227
- 238000000034 method Methods 0.000 claims description 65
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- 150000001875 compounds Chemical class 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 18
- 230000007547 defect Effects 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- IHGSAQHSAGRWNI-UHFFFAOYSA-N 1-(4-bromophenyl)-2,2,2-trifluoroethanone Chemical compound FC(F)(F)C(=O)C1=CC=C(Br)C=C1 IHGSAQHSAGRWNI-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 208000012868 Overgrowth Diseases 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910005542 GaSb Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 claims description 3
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 2
- LVQULNGDVIKLPK-UHFFFAOYSA-N aluminium antimonide Chemical compound [Sb]#[Al] LVQULNGDVIKLPK-UHFFFAOYSA-N 0.000 claims description 2
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 229910017115 AlSb Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02549—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
- Physical Vapour Deposition (AREA)
Description
第一のシリコン基板の酸化層内にパターン化エッチストップ層を形成するステップと、
パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板の表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化シリコン・オン・インシュレータSOI基板を形成するステップと、を含むSOI基板製造方法を提供する。
第一のシリコン基板上に第一の酸化層を形成するステップと、
第一のシリコン基板の第一の酸化層上にパターン化エッチストップ層を形成するステップと、を含む。
第一のシリコン基板の第一の酸化層上にエッチストップ層を形成するステップと、
エッチストップ層上にパターン化マスクを形成して、エッチングによってパターン化エッチストップ層を得るステップと、を含み、パターン化マスクは、極紫外線(Extreme UltraViolet,EUV)リソグラフィ法を用いて得られるパターン化フォトレジストを含む。
第一のシリコン基板の第一の酸化層上にエッチストップ層を形成するステップと、
エッチストップ層上にパターン化マスクを形成して、エッチングによってパターン化エッチストップ層を得るステップと、を含み、パターン化マスクは多孔質アルミナフィルムを含む。
パターン化エッチストップ層上に第二の酸化層を成長させて、第二の酸化層に対して平坦化処理及び化学的表面処理を行うステップを更に含む。
第一のシリコン基板に対してイオン注入を行い、第一のシリコン基板のシリコン層内に欠陥層を形成するステップを更に含み、第一のシリコン基板の一部を剥離させることが、第一のシリコン基板内の欠陥層と、欠陥層上のシリコン層とを剥離させることを含み、
パターン化エッチストップ層を有する第一のシリコン基板の表面を第二のシリコン基板の表面と結合させて、第一のシリコン基板の一部を剥離させて、パターン化シリコン・オン・インシュレータSOI基板を形成するステップの後に、本方法は、
低温アニーリング処理を行い、第一のシリコン基板及び第二のシリコン基板の隣接した表面を強固に結合させるステップと、
パターン化SOI基板に対して表面研磨処理を行うステップを更に含む。
パターン化SOI基板上にパターン化マスクを形成して、デバイス形成領域を露出させるステップと、
パターン化SOI基板上のデバイス形成領域をエッチングして、第二のシリコン基板上にパターン化酸化層を得るステップと、
デバイス形成領域内にIII‐V族化合物をエピタキシャル成長させて、デバイス構造を形成するステップと、を更に含む。
パターン化SOI基板上のデバイス形成領域内の第一のシリコン基板のシリコン層と、第一の酸化層と、第二の酸化層の一部とをエッチングして、第二のシリコン基板上のパターン化酸化層及びパターン化エッチストップ層を得るステップであって、パターン化酸化層がパターン化エッチストップ層の下に存在する、ステップと、
パターン化SOI基板上のデバイス形成領域内のパターン化エッチストップ層を除去して、第二のシリコン基板上にパターン化酸化層を得るステップと、を含む。
パターン化酸化層が既に得られている第二のシリコン基板上に第三の酸化層を成長させるステップであって、第三の酸化層が前記デバイス形成領域外に成長する、ステップと、
第三の酸化層が既に成長している第二のシリコン基板のパターン化酸化層上にIII‐V族化合物をエピタキシャル成長させて、デバイス構造を形成するステップと、を含み、エピタキシャル成長させたIII‐V族化合物は、第二のシリコン基板のパターン化酸化層のパターン内において第二のシリコン基板に接続される。
分子線エピタキシ(molecular beam epitaxy,MBE)法、化学気相堆積(chemical vapor deposition,CVD)法、原子層堆積ALD法、又はこれらの変形法を用いて、デバイス形成領域内にIII‐V族化合物を成長させて、デバイス構造を形成するステップを含む。
デバイス構造が既に形成されているパターン化SOI基板に対してアニーリング処理を行い、デバイス形成領域内におけるIII‐V族化合物のエピタキシャル・ラテラル・オーバーグロースELOによって生じる欠陥を減らすステップを更に含む。
デバイス構造内に光電デバイス構造を形成するステップを更に含み、光電デバイス構造が多層構造を有する。
図1は、本発明の実施形態1に係るSOI基板製造方法のフローチャートである。本実施形態の方法は、半導体デバイス構造の製造の場合に適用可能である。本実施形態の方法は以下のステップを含む。
σ ∝ e−πz/(2l) (1)
図4は、本発明の実施形態2に係るSOI基板製造方法のフローチャートである。図5Aから図5Gは、図4に示される実施形態に係るSOI基板製造方法における基板構造の概略図である。本実施形態で提供されるSOI基板製造方法は以下のステップを含む。
図6は、本発明の実施形態3に係るパターン化SOI基板を用いてヘテロエピタキシャルIII‐V族構造を成長させる方法のフローチャートである。図7Aから図7Eは、図6に示される実施形態に係る技術的工程の概略図である。本実施形態で提供される方法は、これまでの実施形態で提供されたパターン化SOI基板上にヘテロエピタキシャル層を形成する場合に適用可能である。図6に示されるように、本実施形態で提供される方法は以下のステップを含み得る。
Claims (16)
- シリコン・オン・インシュレータ(SOI)基板製造方法であって、
第一のシリコン基板の酸化層内にパターン化エッチストップ層を形成するステップであって、前記パターン化エッチストップ層の物質が、前記第一のシリコン基板の酸化層に対してエッチング選択性を有する物質である、ステップと、
前記第一のシリコン基板の酸化層の表面を第二のシリコン基板の表面と結合させるステップと、
前記第一のシリコン基板の一部を剥離させて、パターン化SOI基板を形成するステップと、
前記パターン化SOI基板上にパターン化マスクを形成して、デバイス形成領域を露出させるステップと、
前記パターン化SOI基板上の前記デバイス形成領域をエッチングして、前記第二のシリコン基板上にパターン化酸化層を得るステップと、
前記デバイス形成領域内にIII‐V族化合物をエピタキシャル成長させて、デバイス構造を形成するステップと、を備える方法。 - 前記第一のシリコン基板の酸化層内にパターン化エッチストップ層を形成するステップが、
前記第一のシリコン基板上に第一の酸化層を形成するステップと、
前記第一のシリコン基板の前記第一の酸化層上に前記パターン化エッチストップ層を形成するステップと、を備える、請求項1に記載の方法。 - 前記第一のシリコン基板の前記第一の酸化層上に前記パターン化エッチストップ層を形成するステップが、
前記第一のシリコン基板の前記第一の酸化層上にエッチストップ層を形成するステップと、
前記エッチストップ層上にパターン化マスクを形成し、前記パターン化マスクに従って前記エッチストップ層をエッチングすることによって前記パターン化エッチストップ層を得るステップと、を備え、前記パターン化マスクが、極紫外線(EUV)リソグラフィ法を用いて得られるパターン化フォトレジスト、又は多孔質アルミナフィルムを備える、請求項2に記載の方法。 - 前記第一のシリコン基板の前記第一の酸化層上に前記パターン化エッチストップ層を形成するステップの後に、
前記パターン化エッチストップ層上に第二の酸化層を成長させ、前記第二の酸化層に対して平坦化処理及び化学的表面処理を行うステップを更に備える請求項2又は3に記載の方法。 - 前記第一のシリコン基板の前記第一の酸化層上に前記パターン化エッチストップ層を形成するステップの前に、
前記第一のシリコン基板に対してイオン注入を行い、前記第一のシリコン基板のシリコン層内に欠陥層を形成するステップを更に備え、前記第一のシリコン基板の剥離される一部分が前記第一のシリコン基板内の前記欠陥層と、前記欠陥層上のシリコン層とを備える、請求項2から4のいずれか一項に記載の方法。 - 前記パターン化エッチストップ層を有する前記第一のシリコン基板の表面を第二のシリコン基板のシリコン表面と結合させて、前記第一のシリコン基板の一部を剥離させて、パターン化SOI基板を形成するステップの後に、
アニーリング処理を行い、前記第一のシリコン基板及び前記第二のシリコン基板の隣接した表面を強固に結合させるステップと、
前記パターン化SOI基板に対して表面研磨処理を行うステップと、を更に備える請求項2から4のいずれか一項に記載の方法。 - 前記パターン化エッチストップ層のパターンサイズが20nm未満であり、前記パターン化エッチストップ層の厚さが50nm未満である、請求項1から6のいずれか一項に記載の方法。
- 前記パターン化SOI基板上の前記デバイス形成領域をエッチングして、前記第二のシリコン基板上にパターン化酸化層を得るステップが、
前記パターン化SOI基板上の前記デバイス形成領域内の前記第一のシリコン基板のシリコン層と、前記第一の酸化層と、前記第二の酸化層の一部とをエッチングして、前記第二のシリコン基板上の前記パターン化酸化層及び前記パターン化エッチストップ層を得るステップであって、前記パターン化酸化層が前記パターン化エッチストップ層の下に存在する、ステップと、
前記パターン化SOI基板上の前記デバイス形成領域内の前記パターン化エッチストップ層を除去して、前記第二のシリコン基板上に前記パターン化酸化層を得るステップと、を備える、請求項4から7のいずれか一項に記載の方法。 - 前記デバイス形成領域内にIII‐V族化合物をエピタキシャル成長させて、デバイス構造を形成するステップが、
前記パターン化酸化層が既に得られている前記第二のシリコン基板上に第三の酸化層を成長させるステップであって、前記第三の酸化層が前記デバイス形成領域外に成長する、ステップと、
前記第三の酸化層が既に成長している前記第二のシリコン基板の前記パターン化酸化層上に前記III‐V族化合物をエピタキシャル成長させて、前記デバイス構造を形成するステップと、を備え、エピタキシャル成長させた前記III‐V族化合物が前記第二のシリコン基板の前記パターン化酸化層のパターン内において前記第二のシリコン基板に接続される、請求項4から8のいずれか一項に記載の方法。 - 前記III‐V族化合物が、リン化アルミニウム(AlP)、リン化ガリウム(GaP)、リン化インジウム(InP)、ヒ化アルミニウム(AlAs)、ヒ化ガリウム(GaAs)、ヒ化インジウム(InAs)、アンチモン化アルミニウム(AlSb)、アンチモン化ガリウム(GaSb)、アンチモン化インジウム(InSb)、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)、又は、これらの三元化合物及び四元化合物を備える、請求項1から9のいずれか一項に記載の方法。
- 前記デバイス形成領域内にIII‐V族化合物をエピタキシャル成長させて、デバイス構造を形成するステップが、
分子線エピタキシ(MBE)法、化学気相堆積(CVD)法、原子層堆積(ALD)法、又はこれらの変形法を用いて、前記デバイス形成領域内に前記III‐V族化合物を成長させて、前記デバイス構造を形成するステップを備える、請求項1から10のいずれか一項に記載の方法。 - 前記デバイス構造が既に形成されている前記パターン化SOI基板に対してアニーリング処理を行い、前記デバイス形成領域内における前記III‐V族化合物のエピタキシャル・ラテラル・オーバーグロース(ELO)によって生じる欠陥を減らすステップを更に備える請求項1から11のいずれか一項に記載の方法。
- 前記デバイス構造内に光電デバイス構造を形成するステップを更に備え、前記光電デバイス構造が多層構造を有する、請求項1から12のいずれか一項に記載の方法。
- 第一のシリコン基板と、
前記第一のシリコン基板の一方の表面上に形成された前記第一のシリコン基板の酸化層と、
前記第一のシリコン基板の前記酸化層内に形成されたパターン化エッチストップ層であって、前記パターン化エッチストップ層の物質が、前記第一のシリコン基板の前記酸化層に対してエッチング選択性を有する物質である、パターン化エッチストップ層と、
前記第一のシリコン基板の前記酸化層上に形成された第二のシリコン基板と、
前記第二のシリコン基板の一方の表面上に形成されたパターン化酸化層と、
前記パターン化酸化層上に形成されたIII‐V族化合物製のデバイス構造と、を備えるSOI基板。 - 前記第一のシリコン基板の前記酸化層が第一の酸化層及び第二の酸化層を備え、
前記第一の酸化層が、前記第一のシリコン基板上に形成され、
前記パターン化エッチストップ層が、前記第一のシリコン基板の前記第一の酸化層上に形成され、前記エッチストップ層上のパターン化マスクに従ってエッチストップ層をエッチングすることによって得られ、
前記第二の酸化層が、前記パターン化エッチストップ層上に成長した、請求項14に記載のSOI基板。 - 前記パターン化エッチストップ層のパターンサイズが20nm未満であり、前記パターン化エッチストップ層の厚さが50nm未満である、請求項14又は15に記載のSOI基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2014/071108 WO2015109456A1 (zh) | 2014-01-22 | 2014-01-22 | Soi衬底制备方法和soi衬底 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017510060A JP2017510060A (ja) | 2017-04-06 |
JP6264675B2 true JP6264675B2 (ja) | 2018-01-24 |
Family
ID=53680571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016547879A Active JP6264675B2 (ja) | 2014-01-22 | 2014-01-22 | シリコン・オン・インシュレータ(soi)基板製造方法及びsoi基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10804137B2 (ja) |
EP (1) | EP3089205B1 (ja) |
JP (1) | JP6264675B2 (ja) |
CN (1) | CN105340074B (ja) |
RU (1) | RU2639612C1 (ja) |
WO (1) | WO2015109456A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105392093B (zh) * | 2015-12-03 | 2018-09-11 | 瑞声声学科技(深圳)有限公司 | 麦克风芯片的制造方法 |
CN105392089A (zh) * | 2015-12-03 | 2016-03-09 | 瑞声声学科技(深圳)有限公司 | 复合层结构及其制造方法 |
US10304749B2 (en) * | 2017-06-20 | 2019-05-28 | Intel Corporation | Method and apparatus for improved etch stop layer or hard mask layer of a memory device |
KR102374206B1 (ko) | 2017-12-05 | 2022-03-14 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
CN113512697A (zh) * | 2020-04-10 | 2021-10-19 | 中国科学技术大学 | 一种高精度硅基掩模版及其加工方法 |
CN111880124B (zh) * | 2020-07-10 | 2021-11-19 | 中国科学院上海微系统与信息技术研究所 | 一种高频可调节磁场探测器的制备方法 |
RU2745297C1 (ru) * | 2020-08-05 | 2021-03-23 | Обществом с ограниченной ответственностью "Маппер" | Устройство для ручного выравнивания кремниевых пластин перед их временным сращиванием |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0484418A (ja) * | 1990-07-27 | 1992-03-17 | Nec Corp | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 |
US6191007B1 (en) * | 1997-04-28 | 2001-02-20 | Denso Corporation | Method for manufacturing a semiconductor substrate |
JPH11111839A (ja) * | 1997-10-01 | 1999-04-23 | Denso Corp | 半導体基板およびその製造方法 |
US5935762A (en) * | 1997-10-14 | 1999-08-10 | Industrial Technology Research Institute | Two-layered TSI process for dual damascene patterning |
KR100318467B1 (ko) * | 1998-06-30 | 2002-02-19 | 박종섭 | 본딩형실리콘이중막웨이퍼제조방법 |
JP3395661B2 (ja) | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Soiウエーハの製造方法 |
US6881645B2 (en) * | 2000-08-17 | 2005-04-19 | Samsung Electronics Co., Ltd. | Method of preventing semiconductor layers from bending and semiconductor device formed thereby |
JP3909583B2 (ja) * | 2001-08-27 | 2007-04-25 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
CN1315155C (zh) * | 2004-03-19 | 2007-05-09 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘层上硅结构的制备方法 |
US7138309B2 (en) * | 2005-01-19 | 2006-11-21 | Sharp Laboratories Of America, Inc. | Integration of biaxial tensile strained NMOS and uniaxial compressive strained PMOS on the same wafer |
US8324660B2 (en) * | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
KR100705225B1 (ko) | 2005-12-15 | 2007-04-06 | 엘지전자 주식회사 | 수직형 발광소자의 제조방법 |
TWI334164B (en) * | 2006-06-07 | 2010-12-01 | Ind Tech Res Inst | Method of manufacturing nitride semiconductor substrate and composite material substrate |
FR2906078B1 (fr) * | 2006-09-19 | 2009-02-13 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue |
KR20080093624A (ko) * | 2007-04-17 | 2008-10-22 | 삼성전자주식회사 | 반도체 소자용 다층 유전막 및 그 제조 방법 |
US7795132B2 (en) * | 2007-07-31 | 2010-09-14 | Molecular Imprints, Inc. | Self-aligned cross-point memory fabrication |
CN100592533C (zh) * | 2007-10-15 | 2010-02-24 | 天钰科技股份有限公司 | 横向扩散金属氧化物晶体管 |
US7883956B2 (en) * | 2008-02-15 | 2011-02-08 | International Business Machines Corporation | Method of forming coplanar active and isolation regions and structures thereof |
RU2368034C1 (ru) * | 2008-05-13 | 2009-09-20 | Институт физики полупроводников Сибирского отделения Российской академии наук | Способ изготовления структуры кремний на изоляторе |
US8088672B2 (en) * | 2008-06-20 | 2012-01-03 | Tien-Hsi Lee | Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer |
CN100585805C (zh) * | 2008-10-10 | 2010-01-27 | 上海新傲科技有限公司 | 绝缘体上的硅衬底的制备方法 |
US7767546B1 (en) * | 2009-01-12 | 2010-08-03 | International Business Machines Corporation | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer |
US7994550B2 (en) * | 2009-05-22 | 2011-08-09 | Raytheon Company | Semiconductor structures having both elemental and compound semiconductor devices on a common substrate |
DE102009051520B4 (de) * | 2009-10-31 | 2016-11-03 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen |
US8119494B1 (en) * | 2010-07-29 | 2012-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect-free hetero-epitaxy of lattice mismatched semiconductors |
US20120168823A1 (en) * | 2010-12-31 | 2012-07-05 | Zhijiong Luo | Semiconductor device and method for manufacturing the same |
CN102332423B (zh) * | 2011-05-25 | 2013-11-06 | 湖南红太阳光电科技有限公司 | 一种减少埋层空洞型soi晶片化学机械研磨破裂的工艺 |
RU2497231C1 (ru) * | 2012-04-19 | 2013-10-27 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Способ изготовления структуры кремний-на-изоляторе |
KR102284657B1 (ko) * | 2015-01-05 | 2021-08-02 | 삼성전자 주식회사 | 포토 다이오드 및 이를 포함하는 광통신 시스템 |
-
2014
- 2014-01-22 CN CN201480037255.3A patent/CN105340074B/zh active Active
- 2014-01-22 EP EP14879857.2A patent/EP3089205B1/en active Active
- 2014-01-22 JP JP2016547879A patent/JP6264675B2/ja active Active
- 2014-01-22 WO PCT/CN2014/071108 patent/WO2015109456A1/zh active Application Filing
- 2014-01-22 RU RU2016134085A patent/RU2639612C1/ru active
-
2016
- 2016-07-19 US US15/214,257 patent/US10804137B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10804137B2 (en) | 2020-10-13 |
CN105340074B (zh) | 2019-07-19 |
JP2017510060A (ja) | 2017-04-06 |
EP3089205A4 (en) | 2017-01-11 |
US20160329239A1 (en) | 2016-11-10 |
WO2015109456A1 (zh) | 2015-07-30 |
RU2639612C1 (ru) | 2017-12-21 |
CN105340074A (zh) | 2016-02-17 |
EP3089205B1 (en) | 2020-03-18 |
EP3089205A1 (en) | 2016-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6264675B2 (ja) | シリコン・オン・インシュレータ(soi)基板製造方法及びsoi基板 | |
EP2423951B1 (en) | Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof | |
KR102106348B1 (ko) | 선택적 에피텍시 및 컨포멀 에피텍시의 조합에 의한 cmos용의 패터닝된 실리콘 기판 상의 비실리콘 디바이스 이종층들 | |
US8872225B2 (en) | Defect transferred and lattice mismatched epitaxial film | |
US7687378B2 (en) | Fabricating method of nitride semiconductor substrate and composite material substrate | |
US9355889B2 (en) | Semiconductor-on-insulator device and method of fabricating the same | |
KR20160111364A (ko) | Si 트렌치들 내의 iii-n 디바이스들 | |
WO2012155830A1 (zh) | 锗和iii-v混合共平面的绝缘体上硅(s0i)半导体结构及其制备方法 | |
WO2012155831A1 (zh) | 锗和iii-v混合共平面的半导体结构及其制备方法 | |
CN115513296A (zh) | 半导体结构及其形成方法 | |
US20150041948A1 (en) | Semiconductor device including sti structure and method for forming the same | |
US9917153B2 (en) | Method for producing a microelectronic device | |
US20170117138A1 (en) | Method of preparation of iii-v compound layer on large area si insulating substrate | |
CN101944538B (zh) | 半导体结构及其制造方法 | |
TWI642106B (zh) | 絕緣體上半導體元件的製造方法 | |
KR20050070695A (ko) | 반도체 소자 분리막 형성 방법 | |
US10204781B1 (en) | Methods for bottom up fin structure formation | |
US11295950B2 (en) | Structure comprising single-crystal semiconductor islands and process for making such a structure | |
WO2014190890A1 (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
TW201428829A (zh) | 半導體裝置之製造方法 | |
US11088244B2 (en) | Devices having substrates with selective airgap regions | |
KR101566224B1 (ko) | Ge 및/또는 III-V족 화합물 반도체를 이용한 반도체 소자 및 그 제조방법 | |
TW201729355A (zh) | 製造混合式基材的方法 | |
KR100995827B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
Huangfu et al. | Monolithic integration of III–V devices with silicon photonics on a modified SOI platform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6264675 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |