KR102284657B1 - 포토 다이오드 및 이를 포함하는 광통신 시스템 - Google Patents

포토 다이오드 및 이를 포함하는 광통신 시스템 Download PDF

Info

Publication number
KR102284657B1
KR102284657B1 KR1020150000859A KR20150000859A KR102284657B1 KR 102284657 B1 KR102284657 B1 KR 102284657B1 KR 1020150000859 A KR1020150000859 A KR 1020150000859A KR 20150000859 A KR20150000859 A KR 20150000859A KR 102284657 B1 KR102284657 B1 KR 102284657B1
Authority
KR
South Korea
Prior art keywords
layer
crystalline
light absorption
photodiode
seed
Prior art date
Application number
KR1020150000859A
Other languages
English (en)
Other versions
KR20160084233A (ko
Inventor
지호철
조근영
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020150000859A priority Critical patent/KR102284657B1/ko
Priority to US14/957,293 priority patent/US9837566B2/en
Publication of KR20160084233A publication Critical patent/KR20160084233A/ko
Application granted granted Critical
Publication of KR102284657B1 publication Critical patent/KR102284657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0384—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including other non-monocrystalline materials, e.g. semiconductor particles embedded in an insulating material
    • H01L31/03845—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including other non-monocrystalline materials, e.g. semiconductor particles embedded in an insulating material comprising semiconductor nanoparticles embedded in a semiconductor matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/40—Thermal components
    • H02S40/44—Means to utilise heat energy, e.g. hybrid systems producing warm water and electricity at the same time
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/60—Thermal-PV hybrids

Abstract

본 발명의 기술적 사상에 따른 포토 다이오드는, 반도체 기판; 상기 반도체 기판 상에 형성되는 결정질층; 상기 결정질층의 상면을 노출시키는 복수의 홀들을 한정하고 상기 결정질층 상에 형성되는 절연 패턴층; 상기 결정질층과 연결되도록 상기 복수의 홀들을 채우는 시드층; 및 상기 시드층 및 상기 절연 패턴층 상에 형성되는 광흡수층;을 포함할 수 있다.

Description

포토 다이오드 및 이를 포함하는 광통신 시스템{Photodiode and optical communication system including the same}
본 발명의 기술적 사상은 포토 다이오드 및 이를 포함하는 광통신 시스템에 관한 것으로, 특히 광전 효율이 개선된 포토 다이오드 및 이를 포함하는 광통신 시스템에 관한 것이다.
포토 다이오드는 광신호를 전기신호로 바꾸는 광전 소자로서, 이미지 센서 및 광통신 시스템 등에 이용되고 있다. 광전 소자의 광전 효율을 높이기 위해서는 광신호를 흡수하는 과정에서 발생하는 광신호의 손실과 광신호로부터 변환된 전기 신호의 누설을 방지하는 것이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 광신호를 흡수하는 과정에서 발생하는 광신호의 손실과 광신호로부터 변환된 전기 신호의 누설을 방지하여 광전 효율을 높인 포토 다이오드 및 이를 포함하는 광통신 시스템을 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명은 이하의 수단을 제공한다.
본 발명의 기술적 사상의 일 양태에 따른 포토 다이오드는, 반도체 기판; 상기 반도체 기판 상에 형성되는 결정질층(crystallized layer); 상기 결정질층의 상면을 노출시키는 복수의 홀들을 한정하고 상기 결정질층 상에 형성되는 절연 패턴층; 상기 결정질층과 연결되도록 상기 복수의 홀들을 채우는 시드층(seed layer); 및 상기 시드층 및 상기 절연 패턴층 상에 형성되는 광흡수층;을 포함하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 반도체 기판은 절연층이 채워진 트렌치를 더 포함하고, 상기 결정질층은 상기 절연층 상에 형성되는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 결정질층은 상기 절연층 상에서 적어도 하나의 라인 형상으로 연장되는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 홀의 폭은 라인 형상의 상기 결정질층의 폭보다 좁은 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 결정질층의 굴절률은 상기 절연층의 굴절률보다 큰 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 복수의 홀들은 서로 이격된 복수의 아일랜드 형상인 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 복수의 홀들은 서로 이격된 복수의 라인 형상인 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 복수의 홀상기 시드층은 에피택셜 성장층(epitaxial growth)을 포함하는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 광흡수층은 상기 시드층과 일체인 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 광흡수층 상에는 투광성 절연층을 더 포함하는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 결정질층을 통해 전달되는 광은 상기 시드층을 통하여 상기 광흡수층에 수직으로 전달되는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 결정질층의 상면은 제1 형 반도체 물질층을 포함하는 제1 영역을 포함하고, 상기 광흡수층의 상면은 상기 제1 형 반도체 물질층과는 다른 물질의 제2 형 반도체 물질층을 포함하는 제2 영역을 포함하는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 결정질층과 연결되는 상기 시드층은 상기 제1 형 반도체 물질층과 동일한 물질로 이루어지는 제3 형 반도체 물질층을 포함하는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 제1 반도체 물질층과 상기 제3 형 반도체 물질층은 일체인 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 광흡수층의 상면에는 제1 형 반도체 물질층을 포함하는 제1 영역과, 상기 제1 형 반도체 물질층과는 다른 물질로 이루어지는 제2 형 반도체 물질층을 포함하는 제2 영역이 서로 이격되어 형성되는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 광흡수층에 연결되는 전극을 더 포함하는 것을 특징으로 하는 포토 다이오드일 수 있다.
일부 실시예들에서, 상기 광흡수층의 두께는 상기 시드층의 두께보다 두꺼운 것을 특징으로 하는 포토 다이오드.
일부 실시예들에서, 상기 결정질층은 실리콘을 포함하고, 상기 시드층 및 상기 광흡수층은 게르마늄을 포함하는 것을 특징으로 하는 포토 다이오드일 수 있다.
본 발명의 기술적 사상의 일 양태에 따른 광통신 시스템은 제1 전기 신호를 광신호로 변환하는 광 송신기; 상기 광 송신기로부터 변환된 상기 광신호를 전달하는 채널; 및 상기 채널로부터 전달받은 상기 광신호를 제2 전기 신호로 변환하는 광 수신기;를 포함하고, 상기 광 수신기는, 상기 광신호가 통과하고 반도체 기판의 트렌치 내에 형성된 절연층 상에 형성되는 결정질층과, 상기 결정질층의 상면과 연결되고 상기 광이 통과하는 복수의 시드 구조물들과, 상기 복수의 시드 구조물들과 연결되고 상기 광을 흡수하는 광흡수층과, 상기 광흡수층에서 상기 광에 의해 발생한 제2 전기 신호를 전달하는 전극을 포함하는 광통신 시스템일 수 있다.
본 발명의 기술적 사상의 일 양태에 따른 포토 다이오드는, 실리콘 기판; 상기 실리콘 기판 상에 형성되는 실리콘 결정질층; 상기 결정질층의 상면을 노출시키는 복수의 홀들을 한정하고 상기 결정질층 상에 형성되는 절연 패턴층; 상기 실리콘 결정질층과 연결되도록 상기 복수의 홀들을 채우는 게르마늄 시드층; 상기 게르마늄 시드층 및 상기 절연 패턴층 상에 형성되는 게르마늄층;을 포함하는 포토 다이오드일 수 있다.
본 발명의 기술적 사상에 의한 포토 다이오드 및 이를 포함하는 광통신 시스템은, 반도체 기판 내의 매립 절연층 상에 결정질층을 형성하여 저비용으로도 광신호의 손실을 감소시킬 수 있다. 상기 결정질층과 상기 광흡수층 사이에 서로 이격된 복수의 구조물들로 이루어지는 시드층을 도입하여 상기 시드층 내에 결함이 트랩되게 함으로써 상기 광흡수층 내의 결함을 감소시켜 높은 광전 효율을 제공할 수 있다.
도 1은 본 발명의 기술적 사상에 따른 포토 다이오드의 개략적인 구조를 나타내는 도면이다.
도 2a 및 도 2b는 본 발명의 기술적 사상에 따른 포토 다이오드의 단면도들이다.
도 3은 도 2a의 P1 부분을 상세히 설명하기 위한 도면이다.
도 4는 도 2a의 P2 부분을 상세히 설명하기 위한 도면이다.
도 5는 본 발명의 기술적 사상에 따른 포토 다이오드의 개략적인 구조를 나타내는 도면이다.
도 6a 및 도 6b는 본 발명의 기술적 사상에 따른 포토 다이오드의 단면도들이다.
도 7은 본 발명의 기술적 사상에 따른 포토 다이오드의 개략적인 구조를 나타내는 도면이다.
도 8a 및 도 8b는 본 발명의 기술적 사상에 따른 포토 다이오드의 단면도들이다.
도 9a 및 도 9b는 본 발명의 기술적 사상에 따른 포토 다이오드의 단면도들이다.
도 10a 및 도 10b는 본 발명의 기술적 사상에 따른 포토 다이오드의 단면도들이다.
도 11은 본 발명의 기술적 사상에 따른 포토 다이오드의 개략적인 구조를 나타내는 도면이다.
도 12a 및 도 12b는 본 발명의 기술적 사상에 따른 포토 다이오드의 단면도들이다.
도 13은 본 발명의 기술적 사상에 따른 포토 다이오드의 제조 방법을 나타내는 플로차트이다.
도 14는 본 발명의 기술적 사상에 따른 포토 다이오드의 제조 방법을 나타내는 플로차트이다.
도 15는 본 발명의 기술적 사상에 따른 포토 다이오드의 제조 방법을 나타내는 플로차트이다.
도 16a 내지 도 20c는 본 발명의 기술적 사상에 따른 포토 다이오드의 제조 방법을 나타내는 단면도들이다.
도 21은 본 발명의 기술적 사상에 따른 포토 다이오드를 포함하는 광통신 시스템을 나타내는 도면이다.
이하, 본 발명의 실시형태에 대해 도면을 참조하여 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공 되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
아울러 이하의 설명에서는 각 구성요소를 보기 쉽게 하기 위해 도면에서 구성요소에 의해 치수의 축척을 다르게 하여 도시하는 경우가 있다.
도 1은 본 발명의 기술적 사상에 따른 포토 다이오드(100)의 개략적인 구조를 나타내는 도면이다.
도 1을 참조하면, 포토 다이오드(100)는 반도체 기판(11)과, 상기 반도체 기판(11) 상에 형성되는 결정질층(13-1)과, 상기 결정질층(13-1)과 연결되도록 복수의 구조물들로 이루어진 시드층(17-1)과, 상기 시드층(17-1) 상에 형성되는 광흡수층(19)을 포함할 수 있다. 상기 시드층(17-1)을 이루는 복수의 구조물들은 서로 이격된 기둥 형상의 구조물들일 수 있다.
외부의 광(L)은 상기 광흡수층(19)의 상면을 통해 흡수될 수 있다. 상기 광흡수층(19)의 상면을 통해 흡수된 외부의 광(L)은 상기 광흡수층(19) 내에서 전기 신호로 변환될 수 있으며, 상기 시드층(17-1) 및 상기 결정질층(13-1)을 통해서 상기 전기 신호가 전달될 수 있다.
도 2a 및 도 2b는 본 발명의 기술적 사상에 따른 포토 다이오드(100)의 단면도들이다. 도 2a는 도 1의 A-A'선 단면을 나타낸 것으로, A-A'선 단면보다 넓은 범위를 도시하고 있다. 도 2b는 도 1의 B-B'선 단면을 나타낸 것으로, B-B'선 단면보다 넓은 범위를 도시하고 있다.
도 2a 및 도 2b를 참조하면, 상기 반도체 기판(11) 상에 결정질층(13-1)이 형성되어 있다. 상기 반도체 기판(11)은 반도체 웨이퍼로서, 결정질의 실리콘(silicon)을 포함할 수 있다. 일부 실시예들에서, 상기 반도체 기판(11)은 게르마늄 (germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs (gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 일부 실시예들에서, 상기 반도체 기판(11)은 단결정(single crystalline)
또는 다결정(poly crystalline)의 결정질일 수 있으며, 비정질일 수 있다. 일부 실시예들에서, 상기 반도체 기판(11)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 일부 실시예들에서, 상기 반도체 기판(11)은 STI (shallow trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다. 또한, 상기 기판(11)은 SOI (silicon on insulator) 구조를 가질 수 있다. 상기 반도체 기판(11)은 벌크 실리콘 기판 내에 형성된 트렌치에 산화물(Oxide)을 채운 BOX 층 (buried oxide layer)을 포함할 수 있다. BOX 층을 포함하는 포토 다이오드에 대해서는 도 7 내지 도 12b를 통해 상세히 설명하도록 한다.
일부 실시예들에서, 상기 반도체 기판(11) 상에는 상기 포토 다이오드(100) 외에도 다양한 종류의 복수의 개별 소자 (individual devices)가 형성될 수 있다. 상기 복수의 개별 소자는 다양한 전자 소자 (microelectronic devices), 예를 들면 MOSFET (metal-oxide-semiconductor field effect transistor), 시스템 LSI (large scale integration), CIS (CMOS imaging sensor) 등과 같은 이미지 센서, MEMS (micro-electro-mechanical system), 능동 소자, 수동 소자 등을 포함할 수 있다.
상기 반도체 기판(11) 상에는 결정질층(13-1)이 형성되어 있다. 상기 결정질층(13-1)은 결정질 실리콘을 포함할 수 있다. 상기 결정질층(13-1)은 단결정 또는 다결정의 결정질일 수 있다. 상기 결정질층(13-1)은 상기 반도체 기판(11) 상에 비결정질(amorphous)의 실리콘을 증착 (deposition)하고, 열처리(annealing)를 이용한 결정화 과정을 거쳐 형성될 수 있다. 일부 실시예들에서, 상기 결정질층(13-1)은 게르마늄과 같은 반도체 원소, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다.
상기 결정질층(13-1) 상에는 상기 결정질층(13-1)의 상면을 노출시키는 복수의 홀(H1)들을 한정하는 절연 패턴층(15-1)이 형성되어 있다. 상기 복수의 홀(H1)들은 서로 이격된 복수의 아일랜드 형상일 수 있다. 상기 절연 패턴층(15-1)에 형성되는 상기 복수의 홀(H1)들은 15행과 6열을 갖는 매트릭스 형태로 배열되어 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 절연 패턴층(15-1)에 형성되는 상기 복수의 홀(H1)들은 적어도 두 개일 수 있으며, 다양한 형태로 배치될 수 있다. 상기 절연 패턴층(15-1)은 산화물, 질화물, 또는 그 조합을 포함할 수 있으며, 예를 들어 SiON 또는 SiN일 수 있다.
상기 복수의 홀(H1)들 내에는 상기 결정질층(13-1)과 상기 광흡수층(19)을 연결하는 시드층(17-1)이 형성될 수 있다. 상기 시드층(17-1)은 상기 복수의 홀(H1)들 내부에서 에피택셜 성장(epitaxial growth)하여 형성될 수 있다. 상기 시드층(17-1)은 게르마늄, 실리콘, 또는 그 조합을 포함할 수 있고, 단결정 또는 다결정일 수 있다. 상기 결정질층(13-1)을 이루는 물질과 상기 시드층(17-1)을 이루는 물질은 서로 다를 수 있는데, 이 경우 각 물질의 격자 상수(lattice constant) 차이로 인하여 상기 시드층(17-1) 내에 스레딩 전위(threading dislocation)(TD)가 형성될 수 있다. 스레딩 전위(TD)에 대해서는 도 3을 참조하여 서술하도록 한다.
도 3은 도 2a의 P1 부분을 상세히 설명하기 위한 도면이다.
도 3을 참조하면, 반도체 기판(11) 상에는 결정질층(13)이 형성되고, 상기 결정질층(13) 상에는 시드층(17-1)을 한정하는 절연 패턴층(15-1)이 형성되어 있다. 상기 결정질층(13)과, 상기 결정질층(13) 상에 형성된 상기 시드층(17-1)은 서로 다른 물질로 이루어질 수 있다. 이 경우 각 물질의 격자 상수 차이로 인하여 상기 결정질층(13)과 상기 시드층(17-1)의 계면에서 스레딩 전위(TD)가 발생될 수 있다.
구체적으로, 포토 다이오드(100)의 상기 결정질층(13-1)은 실리콘으로 이루어지고 상기 시드층(17-1)은 게르마늄으로 이루어질 수 있다. 이 경우 상기 실리콘과 상기 게르마늄은 모두 4족 원소이지만 게르마늄의 격자 상수가 실리콘에 비하여 약 4% 정도 크므로, 상기 결정질층(13-1)의 원자 일부는 상기 시드층(17-1)의 원자와 대응되지 못하여 상기 시드층(17-1) 내부에 미스핏 전위(misfit dislocation)를 발생시킬 수 있다. 상기 미스핏 전위는 상기 시드층(17-1)이 성장함에 따라 연속적으로 발생할 수 있다. 상기 연속적인 전위는 상기 시드층(17-1)의 성장 방향을 따라 연속적으로 발생하여 스레딩 전위(TD)로 발전할 수 있다.
상기 광흡수층(19) 내에 스레딩 전위(TD)가 다수 발생할 경우, 상기 광흡수층(19) 내의 누설 전류(leakage current) 및 암전류(dark current)의 증가, 불순물의 불필요한 확산으로 인하여 접합 캐패시턴스(junction capacitance)의 증가, 및 광신호 검출 감도(responsivity)의 감소와 같은 문제가 발생할 수 있다. 따라서 상기 광흡수층(19) 내의 스레딩 전위 밀도(Threading Dislocation Density; TDD)를 감소시키기 위한 방법이 필요하다. 일반적으로 상기 광흡수층(19)을 저온 증착 및 고온 증착을 차례로 수행하는 방법, 후속 열처리 공정을 거치는 방법, 상기 광흡수층(19) 아래에 버퍼층을 형성하는 방법 등이 있을 수 있다. 그러나 이러한 방법들은 불필요한 불순물 확산이 발생하거나, 밴드갭 에너지 감소에 따라 암전류가 발생하는 문제를 내포할 수 있다.
본 발명의 기술적 사상에 따르면, 상기 결정질층(13-1)과 상기 광흡수층(19) 사이에 복수의 홀(H1)들을 한정하는 상기 절연 패턴층(13-1)을 형성하고, 상기 복수의 홀(H1)들 내부에 시드층(17-1)을 형성하여 상기 스레딩 전위(TD) 결함을 줄인 광흡수층(19)을 형성할 수 있다. 상기 시드층(17-1)은 상기 절연 패턴층(15-1)에 형성된 복수의 홀(H1)들로부터 에피택셜 성장에 의해 각각 형성될 수 있다. 이 경우 홀(H1) 내벽에 의한 영향으로 상기 시드층(17-1)의 성장 방향이 기울어질 수 있다. 즉, 상기 시드층(17-1)의 성장 방향은 상기 결정질층(13)의 상면과 수직하지 않고, 상기 홀(H)의 가장 자리 쪽으로 기울어져 있다. 그 결과 상기 시드층(17-1)의 성장에 따른 단층(single layer)(G)은 산 형상(mountain shape)을 가질 수 있다.
이 때, 상기 시드층(17-1)의 성장 방향은 상기 홀(H)의 가장 자리 쪽으로 기울어져 있으므로, 상기 스레딩 전위(TD) 또한 상기 홀(H)의 가장 자리 쪽으로 기울어져 형성된다. 이에 따라, 상기 결정질층(13-1)과 상기 시드층(17-1)의 계면으로부터 발생한 상기 스레딩 전위(TD)는 상기 홀(H)의 내벽에 의해 차단될 수 있다. 이에 따라 상기 시드층(17-1)으로부터 연속적으로 광흡수층(19)을 형성시키더라도 상기 광흡수층(19) 내에는 스레딩 전위(TD)가 발생하지 않으므로, 높은 광전 효율을 갖는 광흡수층(19)을 얻을 수 있다. 또한 상기 시드층(17-1)은 복수의 홀(H1)들로부터 각각 성장함으로써, 상기 높은 광전 효율을 갖는 광흡수층(19)이 보다 빠르게 형성될 수 있으며, 상기 광흡수층(19)이 전면적(whole surface)에 걸쳐 고르게 형성될 수 있다.
전술한 바와 같이, 상기 시드층(17-1)을 형성하기 위한 상기 에피택셜 성장 공정은, 상기 홀(H1) 내를 채워 상기 시드층(17-1)을 형성한 후에도 상기 절연 패턴층(15-1)의 상면을 덮도록 수행될 수 있다. 이에 따라, 상기 시드층(17-1) 및 상기 절연 패턴층(15-1) 상에는 상기 시드층(17-1)과 동일한 물질로 이루어지지만 스레딩 전위(TD) 결함이 없는 광흡수층(19)이 형성될 수 있다. 상기 광흡수층(19)은 상기 홀(H)에서부터 성장한 상기 시드층(17-1)으로부터 연속적으로 성장하여 형성되므로, 상기 광흡수층(19)을 이루는 물질의 성장 방향이 상기 홀(H1)의 가장 자리 쪽으로 기울어진 측면 에피택셜 성장(lateral epitaxial growth)으로 형성될 수 있다.
다시 도 2a 및 도 2b를 참조하면, 상기 시드층(17-1) 및 상기 절연 패턴층(15-1) 상에는 광흡수층(19)이 형성될 수 있다. 상기 광흡수층(19)은 외부의 광(L)을 흡수하여 상기 외부의 광(L)을 전기적 신호로 변환한다. 상기 전기적 신호는 상기 광흡수층(19) 상에 형성된 콘택 플러그(25A)와 상기 콘택 플러그(25A)와 연결된 전극(27A)이나, 상기 결정질층(13-1) 상에 형성된 콘택 플러그(25B)와 상기 콘택 플러그(25B) 상에 형성된 전극(27B)을 통해 외부로 출력될 수 있다. 일부 실시예들에서, 상기 시드층(17-1)이 에피택셜 성장으로 형성되는 경우, 상기 광흡수층(19)은 상기 시드층(17-1)으로부터 측면 에피택셜 성장하여 형성될 수 있다. 상기 측면 에피택셜 성장은 상기 시드층(17-1)이 에피택셜 성장할 때 형성되는 성장 방향에 영향을 받아 나타나는 특징으로, 도 3을 참조하여 전술한 바와 같다. 일부 실시예들에서, 상기 광흡수층(19)은 단일층 또는 다층 구조일 수 있다. 즉, 상기 광흡수층(19)은 저온 증착 및 고온 증착을 차례로 수행하여 다층 구조를 형성될 수 있다. 예를 들어, 상기 광흡수층(19)은 게르마늄 저온 증착층과 게르마늄 고온 증착층이 차례로 배치된 구조일 수 있다. 상기 광흡수층(19)은 게르마늄, 실리콘, 또는 그 조합을 포함할 수 있고, 단결정 또는 다결정일 수 있다. 일부 실시예들에서, 상기 광흡수층(19)의 두께는 상기 절연 패턴층(15-1) 및 상기 시드층(17-1)의 두께보다 클 수 있다. 이에 대해서는 도 4를 참조하여 서술하도록 한다.
도 4는 도 2a의 P2 부분을 상세히 설명하기 위한 도면이다.
도 4를 참조하면, 상기 광흡수층(19)의 제1 두께(T1)는 상기 절연 패턴층(15-1) 및 상기 시드층(17-1)의 제2 두께(T2)보다 클 수 있다. 도 3에서 전술한 바와 같이, 상기 시드층(17-1)에서는 스레딩 전위(TD)와 같은 결함이 있으므로 상기 시드층(17-1)에서 광 흡수가 되더라도 암전류 발생과 같은 문제를 일으킬 수 있다. 특히, 상기 시드층(17-1)과 상기 광흡수층(19)이 동일한 물질로 형성된 경우 상기 시드층(17-1)에서의 광 흡수는 더욱 활발할 수 있으며 이에 따른 전류 손실도 커서 포토 다이오드(100)의 감도(responsivity)가 떨어지는 원인이 될 수 있다. 따라서 상기 광흡수층(19)의 제1 두께(T1)를 상기 시드층(17-1)의 제2 두께(T2)보다 크게 함으로써, 상기 광흡수층(19)으로의 광 흡수를 촉진시킬 수 있으며 상기 시드층(17-1)으로의 광 흡수 억제에 따라 포토 다이오드(100)의 광전 효율을 높일 수 있다.
다시 도 2a 및 도 2b를 참조하면, 상기 절연 패턴층(15-1) 상에는 상기 광흡수층(19)을 한정하는 제1 절연층(21)이 형성될 수 있다. 상기 제1 절연층(21)은 산화물, 질화물, 또는 그 조합, 예를 들어 SiON 또는 SiN일 수 있다.
상기 광흡수층(19) 및 상기 제1 절연층(21) 상에는 제2 절연층(23)이 형성될 수 있다. 상기 제2 절연층(23)은 외부의 광(L)이 투과될 수 있어야 하므로, 절연성과 투광성을 가지는 투광성 물질층일 수 있다. 일부 실시예들에서, 상기 제2 절연층(23)은 산화물, 질화물, 또는 그 조합, 예를 들어 SiON 또는 SiN일 수 있다. 일부 실시예들에서, 상기 절연 패턴층(15-1), 상기 제1 절연층(21), 상기 제2 절연층(23)은 동일한 물질로 형성될 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
상기 광흡수층(19) 상에는 상기 광흡수층(19)에서 발생한 전기 신호를 전달 받기 위한 콘택 플러그(25A)가 연결될 수 있다. 상기 콘택 플러그(25A)는 상기 제2 절연층(23) 상에서 전극(27A)과 연결되어 상기 전기 신호를 외부로 출력할 수 있다. 콘택 플러그(25B)는 상기 결정질층(13-1) 상에도 연결될 수 있다. 상기 광흡수층(19)에서 발생한 전기 신호는 상기 시드층(17-1)을 통하여 상기 결정질층(13-1)으로 전달될 수 있으며, 상기 결정질층(13-1)에 연결된 콘택 플러그(25B)를 통해 전극(27B)으로 전달되고, 외부로 출력될 수 있다.
도 5는 본 발명의 기술적 사상에 따른 포토 다이오드(200)의 개략적인 구조를 나타내는 도면이다. 도 5에서 나타나는 포토 다이오드(200)는 도 1의 포토 다이오드(100)와 유사하나, 상기 시드층(17-2)이 복수의 라인 형상들을 가지는 차이가 있다.
도 5를 참조하면, 포토 다이오드(200)는 반도체 기판(11)과, 상기 반도체 기판(11) 상에 형성되는 결정질층(13-1)과, 상기 결정질층(13-1)과 연결되도록 복수의 라인 형상들로 이루어진 시드층(17-2)과, 상기 시드층(17-2) 상에 형성되는 광흡수층(19)을 포함할 수 있다.
전술한 바와 같이, 외부의 광(L)은 상기 광흡수층(19)의 상면을 통해 흡수될 수 있다. 상기 광흡수층(19)으로 직접 흡수된 외부의 광(L)은 상기 광흡수층(19) 내에서 전기 신호로 변환될 수 있으며, 복수의 라인 형상들을 갖는 상기 시드층(17-2) 및 상기 결정질층(13-1)을 통해서 상기 전기 신호가 전달될 수 있다.
도 6a 및 도 6b는 본 발명의 기술적 사상에 따른 포토 다이오드(200)의 단면도들이다. 도 6a는 도 5의 A-A'선 단면을 나타낸 것으로, A-A'선 단면보다 넓은 범위를 도시하고 있다. 도 6b는 도 5의 B-B'선 단면을 나타낸 것으로, B-B'선 단면보다 넓은 범위를 도시하고 있다.
도 6a 및 도 6b를 참조하면, 반도체 기판(11) 상에는 결정질층(13-1)이 형성되고, 상기 결정질층(13-1) 상에는 상기 결정질층(13-1)의 상면을 노출시키고 복수의 홀(H1)들을 한정하는 절연 패턴층(15-2)이 형성되어 있다. 상기 복수의 홀(H1)들은 복수의 라인 형상의 홀들일 수 있으며, 상기 복수의 라인 형상의 홀(H1)들은 서로 이격되어 있다. 상기 절연 패턴층(15-2)에 형성되는 상기 복수의 라인 형상의 홀(H1)들은 6열로 배열되어 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 절연 패턴층(15-2)에 형성되는 상기 복수의 홀(H1)들은 적어도 2열의 라인 형상일 수 있다. 일부 실시예들에서, 상기 절연 패턴층(15-2)에 형성되는 상기 복수의 홀(H1)들은 라인 형상의 홀 또는 아일랜드 형상의 홀들의 조합일 수 있다.
상기 복수의 라인 형상의 홀(H1)들 내에는 상기 결정질층(13-1)과 상기 광흡수층(19)을 연결하는 시드층(17-2)이 형성될 수 있다. 상기 시드층(17-2)은 상기 복수의 라인 형상의 홀(H1)들 내부에서 에피택셜 성장하여 형성될 수 있다. 이에 따라, 상기 시드층(17-2)은 6열의 라인 형상의 구조물들로 이루어질 수 있다. 상기 결정질층(13-1)을 이루는 물질과 상기 시드층(17-2)을 이루는 물질이 서로 다를 경우 상기 라인 형상의 시드층(17-2) 내에도 스레딩 전위 (TD)가 형성될 수 있다. 그러나 홀(H1) 내벽에 의한 영향으로 상기 시드층(17-2)은 상기 결정질층(13)의 상면과 수평하게 성장하지 않고, 상기 라인 형상의 홀(H1)의 양 쪽 가장 자리 쪽으로 기울어져 성장할 수 있다. 그 결과, 상기 스레딩 전위(TD) 또한 상기 라인 형상의 홀(H1)의 양 쪽 가장 자리 쪽으로 기울어져 형성된다. 이에 따라, 상기 결정질층(13-2)과 상기 시드층(17-2)의 계면으로부터 발생한 상기 스레딩 전위(TD)는 상기 라인 형상의 홀(H1)의 내벽에 의해 차단될 수 있다. 이에 따라 상기 시드층(17-2)으로부터 연속적으로 광흡수층(19)을 형성시키더라도 상기 광흡수층(19) 내에는 스레딩 전위(TD)가 발생하지 않으므로, 높은 광전 효율을 갖는 광흡수층(19)을 얻을 수 있다. 또한 상기 시드층(17-2)은 복수의 홀(H1)들로부터 각각 성장함으로써, 상기 높은 광전 효율을 갖는 광흡수층(19)이 보다 빠르게 형성될 수 있으며, 상기 광흡수층(19)이 전면적에 걸쳐 고르게 형성될 수 있다.
상기 시드층(17-2) 상에는 광 흡수층(19)이 형성되며, 상기 광흡수층(19)에 외부의 광(L)이 흡수되어 전기 신호를 발생시킬 수 있다. 상기 전기 신호는 상기 광흡수층(19) 및 상기 결정질층(13-1) 상에 각각 형성된 콘택 플러그(25A, 25B)와, 상기 콘택 플러그(25A, 25B)상에 각각 연결된 전극(27A, 27B)을 통하여 외부로 출력될 수 있다.
도 7은 본 발명의 기술적 사상에 따른 포토 다이오드(300)의 개략적인 구조를 나타내는 도면이다. 도 7에서 나타내는 포토 다이오드(300)는 도 1의 포토 다이오드(100, 200)와 유사하나, 반도체 기판(11) 내에 매립 절연층(31)을 포함하고, 결정질층(13-2)이 라인 형상으로 식각된 차이가 있다. 이에 따라, 상기 포토 다이오드(300)는 포토 다이오드(100, 200)와 같이 외부의 광을 흡수할 수도 있으나, 상기 결정질층(13-2)으로부터 전달되어 오는 광신호(Ls)를 흡수할 수도 있다. 도 8a, 도 9a, 및 도 10a는 도 7의 A-A'선 단면을 나타낸 것으로, A-A'선 단면보다 넓은 범위를 도시하고 있다. 도 8b, 도 9b, 및 도 10b는 도 7의 B-B'선 단면을 나타낸 것으로, B-B'선 단면보다 넓은 범위를 도시하고 있다.
도 7을 참조하면, 포토 다이오드(300)는 반도체 기판(11)과, 상기 반도체 기판(11) 내에 형성된 매립 절연층(31)과, 상기 매립 절연층(31) 상에 형성된 라인 형상의 결정질층(13-2)과, 상기 라인 형상의 결정질층(13-2) 상에 형성되고 복수의 구조물들로 이루어진 시드층(17-3)과, 상기 시드층(17-3) 상에 형성되는 광흡수층(19)을 포함할 수 있다.
상기 라인 형상의 결정질층(13-2)은 광도파로(waveguide)에 해당할 수 있다. 이에 따라 상기 결정질층(13-2)을 통해서 광신호(Ls)가 전달될 수 있다. 상기 매립 절연층(31)의 굴절률은 상기 결정질층(13-2)의 굴절률보다 작을 수 있다. 따라서 상기 결정질층(13-2)의 하면이 상기 매립 절연층(31)과 접하더라도, 상기 광신호(Ls)는 상기 매립 절연층(31)으로 손실되지 않고 상기 결정질층(13-2) 내에서 전반사를 하며 진행할 수 있다. 상기 결정질층(13-2) 내에서 수평한 방향으로 진행하는 상기 광신호(Ls)는 상기 결정질층(13-2)과 연결된 상기 시드층(17-3)을 통하여 상기 광흡수층(19)에 수직한 방향으로 도달하여 흡수될 수 있다. 상기 결정질층(13-2)을 이루는 라인은 적어도 1개일 수 있다. 상기 결정질층(13-2)을 이루는 라인이 복수개인 경우, 상기 광신호(Ls)는 상기 복수개의 라인들을 따라 각각 전달될 수 있다.
상기 라인 형상의 결정질층(13-2) 상에는 시드층(17-3)이 형성될 수 있다. 상기 시드층(17-3)을 이루는 복수의 구조물들은 서로 이격된 기둥 형상의 구조물들일 수 있다. 상기 시드층(17-3)의 기둥의 폭은 상기 결정질층(13-2)의 라인의 폭보다 같거나 좁을 수 있다.
상기 시드층(17-3) 상에는 광흡수층(19)이 형성될 수 있다. 상기 결정질층(13-2)을 따라 수평한 방향으로 전달된 광신호(Ls)는 상기 시드층(17-3)을 따라 상기 광흡수층(19)에 수직한 방향으로 전달될 수 있다.
상기 광흡수층(19)에 전달된 광신호(Ls)는 상기 광흡수층(19) 내에서 전기 신호로 변환될 수 있다. 상기 전기 신호는 상기 광흡수층(19)에 연결된 전극(미도시) 또는 상기 결정질층(13-2)에 연결된 전극(미도시)을 통해 외부로 출력될 수 있다.
도 8a 및 도 8b는 본 발명의 기술적 사상에 따른 포토 다이오드(300A)의 단면도들이다.
도 8a 및 도 8b를 참조하면, 반도체 기판(11) 내에는 트렌치를 포함할 수 있다. 상기 트렌치는 절연성 물질로 채워져 상기 반도체 기판(11) 내에 매립 절연층(31)을 형성할 수 있다. 일부 실시예들에서, 상기 매립 절연층(31)은 산화물, 질화물, 또는 그 조합, 예를 들어 SiON 또는 SiN일 수 있다. 일부 실시예들에서, 상기 매립 절연층(31)은 상기 결정질층(13-2)의 굴절률보다 낮은 굴절률을 가진 물질로 이루어질 수 있다. 상기 반도체 기판(11) 내에 트렌치를 형성하고 매립 절연층(31)을 형성하는 구조는, 실리콘 기판 상에 산화층을 형성하고 그 산화층 상에 다시 단결정 실리콘을 형성하는 SOI(Silicon On Insulator) 기판 구조와 유사할 수 있다. 그러나 본 발명의 기술적 사상과 같이 반도체 기판(11)에서 필요한 부분에 한해 트렌치를 형성하고 매립 절연층(31)을 형성하는 구조는, 기판 전면적에 걸쳐 산화층을 형성하여야 하는 SOI 기판 구조에 비하여 상당한 비용 절감이 가능하다. 도 8b를 참조하면, 상기 매립 절연층(31)은 상기 결정질층(13-2)이 형성되는 위치의 하부에만 형성되어 있다.
상기 매립 절연층(31) 상에는 결정질층(13-2)이 6열의 라인으로 형성되어 있다. 상기 6열의 라인으로 이루어진 상기 결정질층(13-2)은 절연층(33)으로 한정되어 있다. 상기 6열의 라인으로 이루어진 상기 결정질층(13-2) 상에는 복수의 기둥 형상들로 이루어진 상기 시드층(17-3)이 형성되며, 상기 시드층(17-3)은 상기 절연 패턴층(15-3)에 의해 한정되어 있다. 따라서, 상기 6열의 라인으로 이루어진 상기 결정질층(13-2)은 상기 매립 절연층(31), 상기 절연층(33) 및 상기 절연 패턴층(15-3)에 의해 고립되어 있다. 이 때 상기 매립 절연층(31), 상기 절연층(33) 및 상기 절연 패턴층(15-3) 각각의 굴절률은 상기 결정질층(13-2)의 굴절률보다 작을 수 있고, 이에 의해 상기 결정질층(13-2) 내에서 광손실없이 광신호(Ls)의 전반사가 용이하게 일어날 수 있다. 도 8a에서는 상기 결정질층(13-2)이 6개의 라인 형상을 가지는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니고, 상기 결정질층(13-2)은 1개의 라인이거나 3개 이상의 라인을 포함할 수 있다.
상기 결정질층(13-2)의 상면은 제1 형 반도체 물질층을 포함하는 제1 영역(35-1)이 형성될 수 있다. 이에 따라 상기 시드층(15-3)은 상기 제1 영역(35-1) 상에 연결될 수 있다. 또한, 상기 광흡수층(19)의 상면은 상기 제1 형 반도체 물질층과는 전기적 성질을 달리 하는 제2 형 반도체 물질층을 포함하는 제2 영역(37-1)이 형성될 수 있다. 이 경우, 상기 광흡수층(19)에서 발생한 전기 신호는 상기 제1 영역(35-1)과 상기 제2 영역(37-1) 사이의 경로를 통해 수직 방향으로 전달될 수 있다. 일부 실시예들에서, 상기 제1 형 반도체 물질층은 n형 반도체 물질로 이루어지고, 상기 제2 형 반도체 물질층은 p형 반도체 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니고, 서로 반대로 형성될 수 있다.
상기 제1 영역(35-1) 및 상기 제2 영역(37-1)은 각각 콘택 플러그(25A, 25B)에 의해 연결되고, 상기 콘택 플러그는 각각 전극(27A, 27B)과 전기적으로 연결될 수 있다. 상기 전극(27A, 27B)은 상기 전기 신호를 외부로 출력할 수 있다.
도 9a 및 도 9b는 본 발명의 기술적 사상에 따른 포토 다이오드(300B)의 단면도들이다. 도 9a 및 도 9b의 포토 다이오드(300B)는 상기 도 8a 및 도 8b의 포토 다이오드(300A)와 유사하나, 시드층(17-4)이 결정질층(13-2)의 상면에 제1 형 반도체 물질층을 포함하는 차이가 있다.
도 9a 및 도 9b를 참조하면, 상기 결정질층(13-2)의 상면 및 상기 결정질층(13-2)의 상면과 연결된 시드층(17-4)은 제1 영역(35-1)에 포함된 제1 형 반도체 물질층과 동일한 물질로 이루어지는 제3 형 반도체 물질층을 포함할 수 있다. 이에 따라 도8a 및 도 8b의 제1 영역(35-1)과 상기 제3 형 반도체 물질층은 제3 영역(35-2)을 구성할 수 있다. 일부 실시예들에서, 상기 제1 형 반도체 물질층과 상기 제3 형 반도체 물질층은 일체로 형성될 수 있다. 일부 실시예들에서, 상기 제3 영역(35-2)은 상기 결정질층(13-2)의 상면에 상기 제3 형 반도체 물질층을 이루는 물질을 도핑하고, 열처리를 하여 상기 제3 형 반도체 물질이 상기 시드층(17-4)에 확산되는 범위를 포함할 수 있다. 일부 실시예들에서, 상기 제3 형 반도체 물질층은 n형 반도체 물질이고, 상기 제2 형 반도체 물질층은 p형 반도체 물질일 수 있으나, 이에 한정되는 것은 아니고, 서로 반대로 형성될 수 있다.
전술한 바와 같이, 상기 시드층(17-4)에서는 스레딩 전위(TD)와 같은 결함이 있으므로 상기 시드층(17-4)에서 광 흡수가 되더라도 암전류 발생과 같은 문제를 일으킬 수 있다. 특히, 상기 시드층(17-4)과 상기 광흡수층(19)이 동일한 물질로 형성된 경우 상기 시드층(17-4)에서의 광 흡수는 더욱 활발할 수 있으며 이에 따른 전류 손실도 커서 포토 다이오드(300B)의 감도가 떨어지는 원인이 될 수 있다. 따라서 상기 시드층(17-4)을 불순물로 도핑함으로써, 상기 시드층(17-4)에서의 광흡수를 억제하고 상기 광흡수층(19)으로의 광 흡수를 촉진시켜 포토 다이오드(300B)의 감도를 높일 수 있다.
도 10a 및 도 10b는 본 발명의 기술적 사상에 따른 포토 다이오드(300C)의 단면도들이다. 도 10a 및 도 10b의 포토 다이오드(300C)는 상기 도 8a 및 도 8b의 포토 다이오드(300A)와 유사하나, 제1 영역(35-3) 및 제2 영역(37-3)이 배치된 위치의 차이가 있다.
도 10a 및 도 10b을 참조하면, 상기 광흡수층(19) 상에 제1 형 반도체 물질층을 포함하는 제1 영역(35-3)이 형성되고, 상기 광흡수층(19) 상에 상기 제1 형 반도체 물질층과는 전기적 성질을 달리하는 제2 형 반도체 물질층을 포함하는 제2 영역(35-3)이 형성될 수 있다. 이 경우, 상기 광흡수층(19)에서 발생한 전기 신호는 상기 제1 영역(35-3)과 상기 제2 영역(37-3) 사이의 경로를 통해 수평 방향으로 전달될 수 있다. 이러한 수평 방향으로의 전기 신호 전달은 전달 경로가 짧아 상기 포토 다이오드(300C)의 감도를 높일 수 있다. 상기 제1 영역(35-3) 및 상기 제2 영역(37-3)의 상면에는 각각 콘택 플러그(25A, 25B)가 연결되고, 상기 콘택 플러그(25A, 25B)와 각각 연결된 전극(27A, 27B)에 의해 상기 전기 신호를 외부로 출력될 수 있다. 일부 실시예들에서, 상기 제1 형 반도체 물질층은 n형 반도체 물질이고, 상기 제2 형 반도체 물질층은 p형 반도체 물질일 수 있으나, 이에 한정되는 것은 아니고, 서로 반대로 형성될 수 있다.
도 11은 본 발명의 기술적 사상에 따른 포토 다이오드(400)의 개략적인 구조를 나타내는 도면이다. 도 11에서 나타나는 포토 다이오드(400)는 도 7의 포토 다이오드(300)와 유사하나, 시드층(17-5)이 라인 형상을 가지는 차이가 있다.
도 11을 참조하면, 포토 다이오드(400)는 반도체 기판(11)과, 상기 반도체 기판(11) 내에 형성된 매립 절연층(31)과, 상기 매립 절연층(31) 상에 형성된 라인 형상의 결정질층(13-2)과, 상기 결정질층(13-2) 상에서 상기 라인 형상의 결정질층(13-2)과 오버랩되도록 라인 형상으로 형성된 시드층(17-5)과, 상기 시드층(17-5) 상에 형성되는 광흡수층(19)을 포함할 수 있다.
상기 라인 형상의 결정질층(13-2)은 광도파로(waveguide)에 해당할 수 있다. 이에 따라 상기 결정질층(13-2)을 통해서 광신호(Ls)가 전달될 수 있다. 상기 광신호(Ls)는 상기 복수개의 라인들을 따라 각각 전달될 수 있다.
상기 라인 형상의 결정질층(13-2) 상에는 라인 형상의 시드층(17-5)이 형성될 수 있다. 상기 시드층(17-5)의 라인의 폭은 상기 결정질층(13-2)의 라인의 폭보다 같거나 좁을 수 있다.
상기 라인 형상의 시드층(17-5) 상에는 상기 라인 형상의 시드층(17-3)과 연결되는 광흡수층(19)이 형성될 수 있다.
도 12a 및 도 12b는 본 발명의 기술적 사상에 따른 포토 다이오드(400)의 단면도들이다. 도 12a는 도 11의 A-A'선 단면을 나타낸 것으로, A-A'선 단면보다 넓은 범위를 도시하고 있다. 도 12b는 도 11의 B-B'선 단면을 나타낸 것으로, B-B'선 단면보다 넓은 범위를 도시하고 있다.
도 12a 및 도 12b를 참조하면, 반도체 기판(11) 내부의 매립 절연층(31) 상에는 광이 통과하는 라인 형상의 결정질층(13-2)이 형성되고, 상기 라인 형상의 결정질층(13-2) 상에는 상기 라인 형상의 결정질층(13-2)의 상면을 노출시키는 라인 형상의 홀들을 한정하는 절연 패턴층(15-4)이 형성되어 있다. 이에 따라 상기 절연 패턴층(15-4)은 6열의 라인 형상의 홀들을 한정하도록 형성될 수 있다.
상기 6열의 라인 형상의 홀들 내에는 상기 결정질층(13-2)과 상기 광흡수층(19)을 연결하는 시드층(17-5)이 형성될 수 있다. 상기 결정질층(13-2)을 이루는 물질과 상기 시드층(17-5)을 이루는 물질은 서로 다를 경우 상기 라인 형상의 시드층(17-5) 내에도 스레딩 전위 (TD)가 형성될 수 있다. 그러나 홀(H) 내벽에 의한 영향으로 상기 스레딩 전위(TD)가 상기 라인 형상의 홀(H)의 양 쪽 가장 자리 쪽으로 기울어져 형성되므로, 상기 시드층(17-5) 내로부터 발생한 스레딩 전위(TD)는 상기 라인 형상의 홀(H)의 내벽에 의해 차단되어 상기 광흡수층(19)은 고품질의 결정을 포함할 수 있다. 또한 상기 광흡수층(19)은 복수의 라인 형상의 홀(H)들에 형성된 상기 시드층(17-5)으로부터 각각 동시에 성장함으로써, 상기 높은 광전 효율을 갖는 광흡수층(19)이 보다 빠르게 형성될 수 있으며, 상기 광흡수층(19)이 전면적에 걸쳐 고르게 형성될 수 있다.
상기 라인 형상의 결정질층(13-2)의 상면에는 제1 형 반도체 물질 층을 포함하는 제1 영역(35-1)이 형성되고, 상기 광흡수층(19)의 상면은 상기 제1 형 반도체 물질층과는 전기적 성질을 달리 갖는 제2 형 반도체 물질층을 포함하는 제2 영역(37-1)이 형성될 수 있다. 상기 제1 영역(35-1) 및 상기 제2 영역(37-1)은 각각 콘택 플러그(25A, 25B) 및 전극(27A, 27B)을 통해 전기 신호를 외부로 출력할 수 있다. 도 12a 및 도 12b에서는 수직형 전극을 포함하는 것으로 도시하였으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 상기 포토 다이오드(400)는 상기 광흡수층(19)의 상면에 제1 영역 및 제2 영역이 형성되어 수평형 전극 구조를 가질 수 있다.
도 13은 본 발명의 기술적 사상에 따른 포토 다이오드(100, 200)의 제조 방법을 나타내는 플로차트이다.
도 1 내지 도 6b, 및 도 13을 참조하면, 반도체 기판(11) 상에 결정질층(13-1)을 형성할 수 있다(S101). 상기 결정질층(13-1)은 에피택셜 성장에 의해 형성될 수 있다. 상기 결정질층(13-1) 상에 제1 절연층을 형성하고(S103), 상기 제1 절연층의 일부를 식각하여 상기 결정질층(13-1)의 상면을 노출시키는 복수의 홀(H1)들을 포함하는 절연 패턴층(15-1, 15-2)을 형성할 수 있다(S105). 이 때, 상기 복수의 홀(H1)들은 서로 이격된 복수의 아일랜드 형상들이거나, 서로 이격된 복수의 라인 형상들일 수 있다. 상기 결정질층(13-1)과 연결되도록 상기 복수의 홀(H1)들을 채우는 시드층(17-1, 17-2)을 형성할 수 있다(S107). 상기 복수의 홀(H1)들 내를 채우는 시드층(17-1, 17-2)을 형성한 후, 상기 시드층(17-1, 17-2) 및 상기 절연 패턴층(15-1, 15-2) 상에 광흡수층(19)을 형성할 수 있다(S109). 이 경우 상기 시드층(17-1, 17-2)은 에피택셜 성장에 의해 성장될 수 있으며, 상기 복수의 홀(H1)들을 채운 후에도 에피택셜 성장 공정을 지속할 수 있다. 이에 의해 상기 광흡수층(19)은 상기 시드층(17-1, 17-2)과 일체로 형성될 수 있다. 상기 광흡수층(19)의 상면에 제2 절연층을 형성하고(S111), 상기 광흡수층(19) 및 상기 결정질층(13-1)의 상면에 상기 광흡수층(19)으로부터 발생하는 전기 신호를 외부로 출력할 수 있도록 전극(27A, 27B)을 형성할 수 있다(S113).
상기 절연 패턴층(15-1, 15-2)을 형성하는 단계(S105)에서, 상기 복수의 홀(H1)들의 형상에 따라 상기 시드층(17-1, 17-2)의 형상이 달라질 수 있다. 도 1 내지 도 2b의 포토 다이오드(100)는 상기 절연 패턴층(15-1)이 서로 이격된 복수의 아일랜드 형상들을 한정하여, 상기 시드층(17-1)은 서로 이격된 복수의 기둥 형상의 구조물들을 포함한다. 또한 도 5 내지 도 6b의 포토 다이오드(200)와 같이 상기 절연 패턴층(15-2)이 서로 이격된 복수의 라인 형상들을 한정할 경우, 상기 시드층(17-2)은 서로 이격된 복수의 라인 형상의 구조물들을 포함할 수 있다.
도 14는 본 발명의 기술적 사상에 따른 포토 다이오드(300)의 제조 방법을 나타내는 플로차트이다.
도 7 내지 도 10b, 및 도 14를 참조하면, 반도체 기판(11) 상에 트렌치를 형성하고 상기 트렌치 내에 매립 절연층(31)을 형성할 수 있다(S201). 상기 매립 절연층(31) 상에 결정질층(13-2)을 형성한 후(S203), 상기 결정질층(13-2)의 일부를 식각할 수 있다(S205). 이 경우 상기 결정질층(13-2)은 상기 매립 절연층(31) 상에 배치되는 적어도 하나의 라인 형상으로 식각될 수 있으며, 상기 라인 형상의 결정질층(13-2) 내로 광신호(Ls)가 전달될 수 있다. 상기 결정질층(13-2) 상에는 광흡수층(19)에 극성을 형성하기 위해 제1 형 반도체 물질층이 형성될 수 있다(S207). 상기 결정질층(13-2) 상에 제1 절연층을 형성한 후(S209), 상기 제1 절연층을 식각하여 상기 라인 형상의 결정질층(13-2)의 상면을 노출시키는 복수의 홀(H1)들을 포함하는 절연 패턴층(15-3)을 형성할 수 있다(S211). 이 때, 상기 복수의 홀(H1)들의 형상에 따라 상기 시드층(17-3, 17-4)의 형상이 달라질 수 있다. 도 8a 및 도 10b의 포토 다이오드(300A, 300B, 300C)는 상기 복수의 홀(H1)들이 서로 이격된 복수의 아일랜드 형상들을 가진다. 이 후, 상기 결정질층(13-2)과 연결되도록 상기 복수의 홀(H1)들을 채우는 시드층(17-3, 17-4)을 형성한다(S213). 이에 따라 상기 시드층(17-3, 17-4)은 서로 이격된 복수의 기둥 형상의 구조물들을 가진다. 이후, 상기 시드층(17-3, 17-4) 및 상기 절연 패턴층(15-3) 상에 광흡수층(19)을 형성할 수 있다(S215). 상기 광흡수층(19) 상면은 광흡수층(19)에 극성을 형성시키기 위해 상기 제1 형 반도체 물질층과는 다른 제2 형 반도체 물질층을 포함하도록 도핑하고(S217), 상기 광흡수층(19)의 상면에 제2 절연층(23)을 형성할 수 있다(S219). 이 때 상기 제1 형 반도체 물질층 및 상기 제2 형 반도체 물질층 내의 불순물의 확산을 위하여 열처리 공정을 수행할 수 있다(S221). 이 경우 열처리 조건에 의해 상기 반도체 물질들의 확산 정도를 조절할 수 있다. 상기 결정질층(13-2)의 상면에 포함된 상기 제1 형 반도체 물질층이 상기 결정질층(13-2)의 내부에만 확산되는 정도로 열처리를 수행하여 도 8a, 도 8b, 도 10a, 및 도 10b의 포토 다이오드(300A, 300C)를 제조할 수 있다. 또한, 상기 결정질층(13-2)의 상면에 포함된 상기 제1 형 반도체 물질층이 상기 결정질층(13-2)의 상면에 연결된 상기 시드층(17-4)으로까지 확산되도록 시간 또는 온도 조건을 수정하여 열처리를 수행할 수 있으며, 이 경우 도 9a 및 도 9b의 포토 다이오드(300B)를 제조할 수 있다. 이 후 상기 광흡수층(19) 및 상기 결정질층(13-2)의 상면에 각각 콘택 플러그(25A, 25B)와, 상기 콘택 플러그(25A, 25B) 상면에 연결되는 전극(27A, 27B)을 형성하여 상기 광흡수층(19)에서 발생한 전기 신호를 외부로 출력할 수 있다(S223).
도 15는 본 발명의 기술적 사상에 따른 포토 다이오드(300C)의 제조 방법을 나타내는 플로차트이다. 도 15의 제조 방법은 도 14의 제조 방법과 유사하나, 제1 및 2 형 반도체 물질층을 형성하는 단계에서 차이가 있다.
도 15를 참조하면, 제1 형 반도체 물질층을 형성하는 단계(S207)과 제2 형 반도체 물질층을 형성하는 단계(S217)는 상기 광흡수층(19) 내에 극성을 형성하는 단계이므로 변동이 가능하다. 따라서, 상기 제1 및 2 형 반도체 물질층을 도핑하는 단계(S207, S217)를 생략하고, 상기 광흡수층(19)을 형성하는 단계(S215)와 상기 광흡수층(19)의 상면에 제2 절연층(23)을 형성하는 단계(S219) 사이에 제1 형 반도체 물질층 및 제2 형 반도체 물질층을 상기 광흡수층(19) 상의 이격된 영역에 각각 형성하는 단계(S217')를 추가하여 도 10a 및 도 10b의 포토 다이오드(300C)를 제조할 수 있다.
도 16a 내지 도 19는 본 발명의 기술적 사상에 따른 도 7 내지 도 8b의 포토 다이오드(300A, 300B, 300C)의 제조 방법을 나타내는 단면도들이다. 도 16a, 도 17a, 도 18a, 및 도 19는 도 7의 A-A'선 단면에 대응하는 단면도들이고, 도 16b, 도 17b, 및 도 18b는 도 7의 B-B'선 단면에 대응하는 단면도들이고, 도 16c, 도 17c, 및 도 18c는 도 7의 포토 다이오드(300A)의 평면도들이다.
도 16a 내지 도 16c를 참조하면, 반도체 기판(11), 예를 들어 벌크 실리콘 기판 상에 트렌치를 만들고 그 내부에 매립 절연층(31), 예를 들어 산화물을 채운다. 상기 반도체 기판(11) 및 상기 매립 절연층(31) 상에 비정질층, 예를 들어 비정질 실리콘층을 형성할 수 있다. 상기 비정질층은 열처리를 하여 단결정화 과정을 통해 결정질층(13-2), 예를 들어 결정질 실리콘층이 될 수 있다. 상기 결정질층(13-2)은 상기 매립 절연층(31) 상에 배치되면서, 복수의 라인 형상을 가지도록 일부분이 식각될 수 있다. 그 결과 상기 매립 절연층(31) 상에는 6열의 라인 형상의 결정질층(13-2)이 형성될 수 있다. 상기 결정질층(13-2)의 식각에 의해 상기 반도체 기판(11) 및 상기 매립 절연층(31)의 일부는 외부로 노출될 수 있다.
도 17a 내지 도 17c를 참조하면, 제1 형 반도체 물질을 도 16a 내지 도 16c의 라인 형상의 결정질층(13-2) 상면에 도핑하고, 외부로 노출된 상기 반도체 기판(11), 상기 매립 절연층(31), 및 상기 결정질층(13-2)의 상부에 절연층을 형성한다. 상기 절연층은 상기 결정질층(13-2)의 상면을 노출시키는 복수의 홀(H1)들이 형성되도록 일부가 식각되어 절연 패턴층(15-3)을 형성할 수 있다. 그 결과, 상기 절연 패턴층(15-3)은 15행 6열의 매트릭스 형태의 복수의 홀(H1)들을 포함하는 형상일 수 있다.
도 18a 내지 도 18c를 참조하면, 도 17a 내지 도 17c의 복수의 홀(H1)들을 채우도록 시드층(17-3), 예를 들어 게르마늄층을 형성할 수 있다. 이 경우 상기 시드층(17-3)은 에피택셜 성장으로 형성될 수 있다.
도 19를 참조하면, 도 18a 내지 도 18c의 시드층(17-3) 상에 광흡수층(19), 예를 들어 게르마늄층을 형성할 수 있다. 이 경우, 상기 광흡수층(19)은 도 17a 내지 도 17c의 복수의 홀(H1)들을 채워 상기 시드층(17-3)을 형성한 이후에, 상기 시드층(17-3)을 과잉 성장시켜 절연 패턴층(15-3)을 덮는 과정을 통해 형성할 수 있다. 다른 실시예들에서, 상기 시드층(17-3)은 상기 시드층(17-3)을 과잉 성장시킨 후, 상기 시드층(17-3)의 상면과 상기 절연 패턴층(15-3)의 상면이 동일한 레벨에 있도록 과잉 성장된 상기 시드층(17-3)을 CMP 방법 등으로 식각하여 상기 시드층(17-3)과 상기 광흡수층(19)의 성장 방향을 단절할 수 있다. 이 경우 상기 광흡수층(19)은 상기 시드층(17-3)과 상기 절연 패턴층(15-3)의 편평한 상면에 별도로 형성될 수 있다. 상기 광흡수층(19)은 광흡수에 적정한 크기로 일부 식각될 수 있다. 상기 광흡수층(19)의 상면에는 제2 형 반도체 물질이 도핑될 수 있다. 상기 광흡수층(19)의 측면 및 상기 광흡수층(19)을 한정하도록 절연층(21, 23)이 형성될 수 있다. 이후, 상기 절연층(21, 23) 및/또는 상기 절연 패턴층(15-3)을 관통하고, 상기 제1 및 제 2 형 반도체 물질을 각각 포함하는 제1 및 제 2 영역(35-1, 37-1)과 각각 연결되는 콘택플러그 및 전극을 형성하여 도 8a 및 도 8b의 포토 다이오드(300A)를 제조할 수 있다.
또한, 상기 제1 및 제 2 형 반도체 물질층을 형성한 후 열처리 공정을 수행하여 상기 시드층(17-4)는 상기 제1 반도체 물질층과 동일한 물질을 포함하는 제3 형 반도체 물질층을 포함할 수 있다. 이에 따라, 도 9a 및 도 9b의 포토 다이오드(300B)를 제조할 수 있다.
또한, 상기 제1 및 제 2 형 반도체 물질층을 상기 광흡수층(19)의 상면에 이격되도록 형성하여 도 10a, 및 도 10b의 포토 다이오드(300C)를 제조할 수 있다.
또한, 상기 반도체 기판(11) 내에 상기 매립 절연층(31)을 형성하는 과정과 상기 결정질층(13-2)의 일부를 식각하는 과정을 생략하여 도 1 내지 도 2b의 포토 다이오드(100)를 제조할 수 있다.
또한, 상기 반도체 기판(11) 내에 상기 매립 절연층(31)을 형성하는 과정과 상기 결정질층(13-2)의 일부를 식각하는 과정을 생략하여 도 1, 도 6a, 및 도 6b의 포토 다이오드(100, 200)를 제조할 수 있다.
도 20a 내지 도 20c는 본 발명의 기술적 사상에 따른 도 7, 도 12a, 및 도 12b의 포토 다이오드(400)의 제조 방법을 나타내는 단면도들이다. 포토 다이오드(400)는 도 16a 내지 도 19의 제조 방법과 동일하나, 도 17a 내지 도 17c의 공정 대신 도 20a 내지 도 20c의 공정을 수행하는 차이가 있다. 도 20a 내지 도 20c를 참조하면, 제1 형 반도체 물질을 도 16a 내지 도 16c의 라인 형상의 결정질층(13-2) 상면에 도핑하고, 외부로 노출된 상기 반도체 기판(11), 상기 매립 절연층(31), 및 상기 결정질층(13-2)의 상부에 절연층을 형성한다. 상기 절연층은 상기 결정질층(13-2)의 상면을 노출시키는 복수의 홀(H2)들이 형성되도록 일부가 식각되어 절연 패턴층(15-4)을 형성할 수 있다. 그 결과, 상기 절연 패턴층(15-4)은 6열의 라인 형상의 홀(H1)들을 포함하는 형상일 수 있다. 이후, 도 18a 내지 도 19의 후속 공정은 동일할 수 있다. 즉, 6열의 라인 형상의 홀(H1)들에 시드층(17-5)을 형성하고, 상기 6열의 라인 형상을 포함하는 시드층(17-5) 상에 광흡수층(19)을 형성하는 과정을 거쳐 포토 다이오드(400)를 제조할 수 있다.
도 21은 본 발명의 기술적 사상에 따른 포토 다이오드를 포함하는 광통신 시스템을 나타내는 도면이다.
도 21을 참고하면, 광통신 시스템(1000)은 광수신기(1100), 채널(1200), 및 광송신기 (1300)를 포함할 수 있다. 상기 광송신기(1300)는 전기 신호를 광신호로 변환하여 채널(1200)을 통해 상기 광수신기(1100)로 전송하고, 상기 광수신기(1100)는 입력되는 광신호를 다시 전기 신호로 변환할 수 있다.
상기 광수신기(1100)에 포함되는 포토 다이오드(1110)는 도 1 내지 도 12b를 참조하여 설명한 포토 다이오드(100, 200, 300, 300A, 300B, 300C, 400) 또는 도 13 내지 도 20c를 참조하여 설명한 제조 방법에 의한 포토 다이오드를 적어도 하나일 수 있다. 즉 상기 포토 다이오드(1110)는 상기 광신호가 통과하고 반도체 기판의 트렌치 내에 형성된 절연층 상에 형성되는 결정질층과, 상기 결정질층의 상면과 연결되고 상기 광이 통과하는 복수의 시드 구조물들과, 상기 복수의 시드 구조물들과 연결되고 상기 광을 흡수하는 광흡수층과, 상기 광흡수층에서 상기 광에 의해 발생한 전기 신호를 전달하는 전극을 포함할 수 있다.
상기 채널(1200)은 광심호가 통과하는 경로이며, 광섬유를 이용하여 구현될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
11: 반도체 기판, 13-1, 13-2: 결정질층(crystallized layer), 15-1, 15-2, 15-3, 15-4: 절연 패턴층(patterned dielectric layer), 17-1, 17-2, 17-3, 17-4, 17-5: 시드층(seed layer), 19: 광흡수층(light absorbation layer), 21: 제1 절연층, 23: 제2 절연층, 25A, 25B: 콘택 플러그, 27A, 27B: 전극, 31: 매립 절연층(buried dielectric layer), 33: 제3 절연층, 35-1, 35-2: 제1 영역, 37-1, 37-2: 제2 영역, TD: 스레딩 전위(Threading Dislocation), L: 외부의 광, Ls: 광신호, G: 결정 성장 방향, T1: 광흡수층의 제1 두께, T2: 시드층 또는 절연 패턴층의 제2 두께, H1: 홀, H2: 라인형 홀, 100, 200, 300, 300A, 300B, 300C, 400: 포토 다이오드, 1000: 광통신 시스템, 1100: 광수신기(optical receiver), 1110: 포토 다이오드, 1200: 채널, 1300: 광송신기(optical transmitter)

Claims (10)

  1. 반도체 기판;
    상기 반도체 기판 상에 형성되는 결정질층으로서, 상기 결정질층의 상면은 제1 도전형의 제1 반도체 물질 층을 포함하는 제1 영역을 포함하고;
    상기 결정질층의 상면을 노출시키는 복수의 홀들을 한정하고 상기 결정질층 상에 형성되는 절연 패턴층;
    상기 결정질층과 연결되도록 상기 복수의 홀들을 채우는 시드층;
    상기 시드층 및 상기 절연 패턴층 상에 형성되는 광흡수층으로서, 상기 광흡수층의 상면은 평탄하고, 상기 제1 도전형과 다른 제2 도전형의 제2 반도체 물질 층을 포함하는 제2 영역을 포함하고;
    상기 제1 반도체 물질 층에 전기적으로 연결된 제 1 콘택 플러그; 및
    상기 제2 반도체 물질 층에 전기적으로 연결된 제 2 콘택 플러그;을 포함하는 포토 다이오드.
  2. 제1 항에 있어서, 상기 반도체 기판은 절연층이 채워진 트렌치를 더 포함하고, 상기 결정질층은 상기 절연층 상에 형성되는 것을 특징으로 하는 포토 다이오드.
  3. 제2 항에 있어서, 상기 결정질층은 상기 절연층 상에서 적어도 하나의 라인 형상으로 연장되는 것을 특징으로 하는 포토 다이오드.
  4. 제1 항에 있어서, 상기 복수의 홀들은 서로 이격된 복수의 아일랜드 형상 또는 복수의 라인 형상 중 적어도 하나인 것을 특징으로 하는 포토 다이오드.
  5. 제1 항에 있어서 상기 광흡수층의 두께는 상기 시드층의 두께보다 두꺼운 것을 특징으로 하는 포토 다이오드.
  6. 제1 항에 있어서, 상기 광흡수층 상에는 투광성 절연층을 더 포함하는 것을 특징으로 하는 포토 다이오드.
  7. 삭제
  8. 제1 항에 있어서, 상기 결정질층의 상면과 연결되는 상기 시드층은 상기 제1 반도체 물질 층과 동일한 물질로 이루어지는 제3 반도체 물 질층을 포함하고, 상기 제1 영역은 상기 시드층을 포함 하는 것을 특징으로 하는 포토 다이오드.
  9. 삭제
  10. 제1 전기 신호를 광신호로 변환하는 광 송신기;
    상기 광 송신기로부터 변환된 상기 광신호를 전달하는 채널; 및
    상기 채널로부터 전달받은 상기 광신호를 제2 전기 신호로 변환하는 광 수신기;를 포함하고,
    상기 광 수신기는,
    상기 광신호가 통과하고 반도체 기판의 트렌치 내에 형성된 절연층 상에 형성되는 결정질층,
    상기 결정질층 상에 배치되고, 상기 결정질층의 상면의 일부를 노출시키는 복수의 홀들을 포함하는 절연 패턴;
    상기 결정질층의 상면과 접하고, 상기 절연 패턴의 상기 복수의 홀들을 채우며 상기 광이 통과하는 복수의 시드 구조물들로서, 상기 복수의 시드 구조물들 각각의 상면은 상기 절연 패턴의 상면과 공면을 이루고,
    상기 복수의 시드 구조물들과 연결되고, 상기 복수의 시드 구조물들과 다른 물질을 포함하며, 상기 광을 흡수하는 광흡수층, 및
    상기 광흡수층에서 상기 광에 의해 발생한 제2 전기 신호를 전달하는 전극을 포함하는 광통신 시스템.

KR1020150000859A 2015-01-05 2015-01-05 포토 다이오드 및 이를 포함하는 광통신 시스템 KR102284657B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150000859A KR102284657B1 (ko) 2015-01-05 2015-01-05 포토 다이오드 및 이를 포함하는 광통신 시스템
US14/957,293 US9837566B2 (en) 2015-01-05 2015-12-02 Photodiodes including seed layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000859A KR102284657B1 (ko) 2015-01-05 2015-01-05 포토 다이오드 및 이를 포함하는 광통신 시스템

Publications (2)

Publication Number Publication Date
KR20160084233A KR20160084233A (ko) 2016-07-13
KR102284657B1 true KR102284657B1 (ko) 2021-08-02

Family

ID=56286942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000859A KR102284657B1 (ko) 2015-01-05 2015-01-05 포토 다이오드 및 이를 포함하는 광통신 시스템

Country Status (2)

Country Link
US (1) US9837566B2 (ko)
KR (1) KR102284657B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3089205B1 (en) * 2014-01-22 2020-03-18 Huawei Technologies Co., Ltd. Soi substrate manufacturing method and soi substrate
US10032814B2 (en) * 2016-11-18 2018-07-24 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor array and manufacturing method of the same
US11742451B2 (en) * 2020-11-24 2023-08-29 Cisco Technology, Inc. Integrate stressor with Ge photodiode using a substrate removal process
TWI777590B (zh) * 2021-06-03 2022-09-11 華星光通科技股份有限公司 光電二極體之半導體結構及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20110031529A1 (en) 2009-08-06 2011-02-10 Hitachi, Ltd. Semiconductor photodiode device and manufacturing method thereof
US20110031578A1 (en) 2009-08-07 2011-02-10 Hitachi, Ltd. Semiconductor photodiode device and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012314B2 (en) 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US20060113596A1 (en) * 2004-12-01 2006-06-01 Samsung Electronics Co., Ltd. Single crystal substrate and method of fabricating the same
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7358107B2 (en) 2005-10-27 2008-04-15 Sharp Laboratories Of America, Inc. Method of fabricating a germanium photo detector on a high quality germanium epitaxial overgrowth layer
WO2009119012A1 (ja) 2008-03-28 2009-10-01 日本電気株式会社 半導体受光素子
US8034697B2 (en) * 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US8319237B2 (en) 2009-12-31 2012-11-27 Intel Corporation Integrated optical receiver architecture for high speed optical I/O applications
JP5152874B2 (ja) 2010-03-04 2013-02-27 日本電信電話株式会社 光検出器の製造方法
JP5477148B2 (ja) 2010-04-28 2014-04-23 日本電気株式会社 半導体光配線装置
JP5812002B2 (ja) * 2010-07-16 2015-11-11 日本電気株式会社 受光素子及びそれを備えた光通信デバイス、並びに受光素子の製造方法及び光通信デバイスの製造方法
KR101683770B1 (ko) * 2010-07-28 2016-12-08 삼성전자주식회사 광검출기 구조체 형성방법
KR20120137840A (ko) 2011-06-13 2012-12-24 삼성전자주식회사 매립형 광 입출력 소자 및 그의 제조 방법
JP5761754B2 (ja) 2011-10-06 2015-08-12 日本電信電話株式会社 光モジュールおよびその製造方法
JP5898698B2 (ja) * 2011-12-12 2016-04-06 株式会社日立製作所 半導体光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20110031529A1 (en) 2009-08-06 2011-02-10 Hitachi, Ltd. Semiconductor photodiode device and manufacturing method thereof
US20110031578A1 (en) 2009-08-07 2011-02-10 Hitachi, Ltd. Semiconductor photodiode device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20160084233A (ko) 2016-07-13
US20160197216A1 (en) 2016-07-07
US9837566B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
EP3224866B1 (en) Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
US8558336B2 (en) Semiconductor photodetector structure and the fabrication method thereof
US7122392B2 (en) Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby
US10158036B2 (en) Semiconductor device and its manufacturing method
KR100694470B1 (ko) 이미지 센서 제조 방법
KR100625944B1 (ko) 씨모스 이미지 센서의 포토다이오드 및 그의 제조 방법
US7186611B2 (en) High-density germanium-on-insulator photodiode array
CN106663687B (zh) 固体摄像器件、固体摄像器件制造方法和电子设备
US20100006961A1 (en) Recessed Germanium (Ge) Diode
US10901150B2 (en) Metal contact free photodetector with sidewall doping
KR20050093785A (ko) 반도체 장치와 그 제조 방법 및 표면 조명 광검출기와 그제조 방법
KR102284657B1 (ko) 포토 다이오드 및 이를 포함하는 광통신 시스템
KR20160089927A (ko) 광 수신 소자
US11508870B2 (en) Process for fabricating at least one tensilely strained planar photodiode
JP6386039B2 (ja) 欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造
TWI528532B (zh) 半導體感光結構與其製造方法
JP6696735B2 (ja) Ｇｅ系光素子及びその製造方法
US11894480B2 (en) Low leakage current germanium-on-silicon photo-devices
KR102113041B1 (ko) 저잡음 후면 조사 이미지 센서 및 이의 제조 공정
WO2010009462A2 (en) Dark current reduction for large area photodiodes
US7271376B2 (en) Avalanche photodiode with reduced sidewall defects
CN117096208B (zh) 一种锗硅雪崩光电二极管
CN117476799A (zh) 一种锗硅光电二极管
JP2000106453A (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant