TWI528532B - 半導體感光結構與其製造方法 - Google Patents

Description

半導體感光結構與其製造方法

本發明係關於一種感光二極體的結構，特別是一種具有鍺半導體材料的感光二極體結構。

隨著訊息傳送的資訊量越來越大，所需要的傳送距離也越來越遠，由於電阻與訊號遲滯的先天的物理性限制，傳統的銅纜線已經不能勝任此等負荷。由於單條光纖中允許波長不同的多量光束各自攜帶不同的資訊，以光速傳送訊息而不會相互干擾，而且經過極長的距離訊號也不會過度衰減，符合滿足龐大資訊量的遠距離的傳送需求，光纖自然取而代之成為當前最主要的遠距離資訊傳送媒介。

然而，不同波長的光再搭配脈衝訊號，構成了光纖通訊的基礎原則，然而此等基礎傳輸原則與現今電子裝置中以電子流攜帶與傳送訊號的傳輸原則並不相容。為了使得光纖通訊與電流通訊間形成轉換媒介，光偵測器(Photo-detector)成為一個便利的有用工具。

光偵測器是一種重要的光-電子轉換元件。光偵測器可以將光脈衝信號轉換成電信號(電壓或電流)，所以可以將光纖中的光脈衝訊號轉換為一般電子元件可以攜帶、傳輸與利用的電子信號。其中，具有容易製作、可靠度高、低雜音、可與低電壓放大器電路相匹配、並且有極高頻寬等特性之PIN光二極體(p-intrinsic-n photodiode)便是目前常用的光偵測器。

PIN光二極體的基本工作原理是，當入射光子照射在半導體之p-n接面(junction)時，若光子能量足夠大，則可以使得半導體材料中價電帶之電子會吸收光子之能量，從價電帶越過禁帶到達導電帶，也就是是入射光子會在半導體之導電帶中產生電子，稱為光電子，同時還會在價電帶中就留下一電洞，也就是產生一電子電洞對(electron-hole pair)，亦可稱為光生載流子(photocarriers)，此即為半導體之光電效應(photoelectric effect)。此後，光電子、電洞在內建電場和一外加負偏壓之作用下迅速分離，分別為正、負電極收集而在外電路中出現了光電流。

而為了增強PIN光二極體的操作效能，現行技術係將鍺半導體材料整合至矽基材中以達成寬廣波長的光通訊，這被認為是由於鍺的載子遷移率遠高於矽，所以將鍺半導體材料整合至矽基材中的重要性在於快速、有效與低雜訊的重要特質。美國專利公開號US 2004/0043584即公開了一種在矽基板上整合互補式金氧半導體(CMOS)以及鍺感光二極體製程的方法，其係在基底上形成複數個淺溝渠(shallow trench)，並在基底上全面沈積一鍺層後，對鍺層進行蝕刻以及平坦化步驟，以在CMOS結構旁形成具有鍺層的光二極體。但此方法係非選擇性(non-selective)地在基底上沈積鍺層，不僅增加成本，且形成的鍺層還會經過蝕刻以及平坦化的步驟，使得鍺層表面之平坦度難以控制，而造成元件的感光品質下降。另外，美國專利證書號US7,220,632以及US7,262,117也公開了形成鍺光二極體的方式，但光子輸入以及光二極體通道的設計都是水平運作，其雜訊較大，且該光二極體係位於矽絕緣(silicon on insulator,SOI)上，其製造成本也相對的高。

因此，還需要一種新穎的鍺光二極體結構以及製作方法，可以更有效的將其製程與傳統發展成熟的金氧半導體的製程完全整合，來達到降低製造成本的目標。

本發明於是提供一種鍺光二極體的結構以及其製造方法，不僅可以整合於習知的金氧半導體製程，且能維持鍺層良好的平坦度，而具有較佳的感光品質。

根據申請專利範圍，本發明提供了一種半導體感光結構。該半導體感光結構包含一基底、一光感應元件以及一位於光感應元件上的半導體層。基底具有一第一半導體材質，且在基底中具有一深溝渠，深溝渠之表面則包含有一第一型半導體摻質。光感應元件設置於深溝渠中，且包含有一第二半導體材質。半導體層則包含一第二型半導體摻質。

根據申請專利範圍，本發明提供了另外一種半導體感光結構。該半導體感光結構包含了一基底以及一光感應元件。基底包含有一第一半導體材質，且具有一深溝渠，其中深溝渠之表面包含一第一型半導體摻質，且深溝渠之側壁具有一傾斜角度。光感應元件係設置於深溝渠中，且包含有一第二半導體材質，其中光感測元件之側壁具有與深溝渠之側壁相同之傾斜角度。

根據申請專利範圍，發明提供了一種半導體感光結構的製作方法。該方法首先提供一基底，其包含一第一半導體材質，且基底上定義有一感光區以及一主動元件區。接著於基底中蝕刻出一淺溝渠，設置於感光區以及主動元件區之間。然後於感光區之基底中蝕刻出一深溝渠後，於主動元件區中形成一主動元件。最後進行一磊晶成長製程，以在深溝渠中形成一光感應元件，其中光感應元件包含一第二半導體材質。

本發明所提出的製作方法，其可完全整合於現有金氧半導體之製程，因此相容於現有架構，可簡單製作，且適用於一般的矽基板，在製程整合上更為方便。

首先請參考第1圖至第11圖，其繪示為本發明中製作一種半導體感光結構的步驟示意圖。請先參考第1圖，首先提供一基底100，並於該基板100上依序沈積一氧化層102以及一氮化層104。基底100可以為一般的半導體材料，例如一矽基底。

接著於基底100上定義出一主動元件區108以及一感光區110。在後續的步驟中，會在主動元件區108上形成如金氧半導體等之主動半導體元件；而在感光區110中則會形成如感光二極體等之感光元件。接著，進行一圖案化步驟以在主動元件區108的周圍形成複數個淺溝渠106。一般而言，淺溝渠106的深度大概在300至400奈米左右。接著，進行另一圖案化步驟，以在感光區110之基底100中形成一深溝渠112，且此深溝渠112會具有一傾斜角度的側壁，例如在第2圖中，深溝渠112之側壁具有一傾斜角度α。深溝渠112的深度會大於淺溝渠106，例如一底部半徑為30微米(μm)，深度為1微米之深溝渠112結構。深溝渠112的深度可視產品需求而進行調整，其厚度會決定後續感光二極體中，鍺層的生長空間。

接著請參考第3圖，在基底100位於深溝渠112以及淺溝渠106的表面上形成一氧化層。例如使用一高溫氧化製程，使得含矽之基底100位於深溝渠112以及淺溝渠106之表面經由氧化後，會形成一襯墊氧化層114。接著進行至少一離子佈植步驟，以在基底100位於深溝渠112之底部形成一第一摻雜區116，而在其側面形成一第一重摻雜區118。其中，第一摻雜區116與第一重摻雜區118之摻質種類相同、摻雜劑量可以不同，例如同樣為N型摻質或同樣為P型摻質，但第一重摻雜區118之摻雜劑量大於第一摻雜區116之摻雜劑量，藉以定義出感光二極體的光電子傳導路徑。

接著請參考第4圖，於基底100上全面沈積一襯墊氮化層117，例如一氮化矽層，使得基底100位於深溝渠112以及淺溝渠106之表面皆被襯墊氮化層117所覆蓋。隨後於基底100上全面沈積一隔離層120，例如使用高密度電漿化學沈積(HDCVD)的方式來形成此隔離層120。隔離層120通常為氧化矽層或一般用以形成淺溝渠隔離之材質。隔離層120所沈積的厚度取決於深溝渠112的深度，以能夠填滿深溝渠112為原則。

如第5圖所示，接著進行一平坦化步驟，例如化學機械研磨(CMP)，以移除位於基底100表面上之隔離層120、襯墊氮化層117以及氮化層104，使得淺溝渠106中填滿隔離層120而形成了淺溝渠隔離122。接著清洗基底100表面並去除殘餘之氧化層102，再進行一標準金氧半導體之製程，以在淺溝渠隔離122所包圍之主動區域108中，形成一金氧半導體124。由於位於深溝渠112底面之第一摻雜區116以及第一重摻雜區118已經形成且被襯墊氧化層114、襯墊氮化層117以及隔離層120所覆蓋，因此在進行習知的金氧半導體製程時，並不會影響到第一摻雜區116以及第一重摻雜區118之結構。此外，伴隨標準金氧半導體製程之源極/汲極的摻雜步驟，本實施例會同時於感光區110中之基底100表面上形成第二重摻雜區119，並實質接觸深溝渠112的第一重摻雜區118。

接著請參考第6圖，在基底100上全面沈積一遮罩氧化層126以及一遮罩氮化層128，覆蓋於深溝渠112上之隔離層120以及金氧半導體124上。值得注意的是，為了不影響已經在基底100上形成之元件，例如避免破壞主動元件區108中金氧半導體上之源極/汲極之摻雜輪廓，因此這些沈積製程須在一較低的溫度下進行，例如以常壓氣相化學沈積(APCVD)或者電漿化學氣相沈積(PECVD)等方式進行沈積。

請參考第7圖，利用光阻(未顯示)進行一圖案化製程，以於遮罩氮化層128中形成一開口，接著去除光阻，再利用遮罩氮化層128作為硬遮罩(hard mask)，以乾蝕刻的方式在深溝渠112的隔離層120中形成一次溝渠130結構。同樣地，藉由控制蝕刻製程，使次溝渠130具有一傾斜側壁，較佳者其傾斜角度與深溝渠112相同。次溝渠130之底面仍具有部分隔離層120並對應位於第一摻雜區116的上方，其底面面積會小於第一摻雜區116，藉以在後續鍺層的生長中能達到自動對準(self-alignment)的目的。由於形成次溝渠130的圖案化製程中係使用一乾蝕刻步驟以快速移除部分隔離層120，因此為了避免深溝渠112底部之第一摻雜區116於乾蝕刻步驟中會受到損害，本實施例乾蝕刻步驟並不會蝕刻至第一摻雜區116，也就是說，在乾蝕刻結束之後，次溝渠130之底部還具有一部份的隔離層120沒有被移除，藉以保護下方之第一摻雜區116。

接著如第8圖所示，進行一溼蝕刻步驟，以移除位於次溝渠130底部之隔離層120，並可藉由調整溼蝕刻步驟來進一步蝕刻至襯墊氧化層114、襯墊絕緣層116以及遮罩氮化層128，以暴露位於深溝渠112底部之第一摻雜區116。由於次溝渠130之底面控制小於第一摻雜區116之面積，因此在溼蝕刻步驟後，第一重摻雜區118並不會暴露出來。

接著如第9圖所示，進行一選擇性的磊晶成長製程，使得鍺層132由次溝渠130底部曝露之深溝渠112底部開始成長，也就是由第一摻雜區116表面向上成長。在此磊晶成長製程中，由於在基底100上的其他位置已被遮罩氧化層126或者深溝渠112側壁之隔離層120所覆蓋，因此鍺並不會在其他地方生長，而僅能選擇性的成長於第一摻雜區116上方。於本發明一實施例中，其成長溫度約在攝氏400至600度，並於四氫化鍺(GeH₄)物質中來生長。另外，藉由調控磊晶成長過程中的壓力狀態，可以形成不同形態的鍺層132。例如在真空無壓(ultra high vacuum)下進行此磊晶成長製程時，會形成如角柱或圓柱形狀之鍺層132，其具有由下而上漸縮之立體形狀，如第9圖所示，且較佳者鍺層132的頂面會略高於基底100之表面。另外，若此磊晶成長製程是在低壓的環境下形成，例如進行一低壓化學沈積步驟，鍺層132會沿著次溝渠130之傾斜側面成長並填滿整個次溝渠130，而微微突出於基底100之表面。後續步驟之圖示先以前者作為例示，但實施方式也同樣適用於後者。

如第9圖所示，形成鍺層132後，於基底130上沈積一半導體層134，並覆蓋在鍺層132之表面。半導體層134可為單晶矽、非晶矽或是多晶矽。接著，對鍺層133上方之半導體層134進行一離子佈植製程，而形成一第二摻雜區136。其摻質種類與第一摻雜區116相反，例如第一摻雜區116為N型摻質時，鍺層132為未摻雜，第二摻雜區136則為P型摻質，以構成一PIN結構的感光元件，此種PIN感光元件具有較快的速度與較佳的元件特性。於本發明另一實施例中，也可以不形成半導體層134而直接進行一離子佈植製程，以在鍺層132之表面上形成第二摻雜區136。

接著請參考第10圖，進行一圖案化製程，以移除位於深溝渠112以外之半導體層134以及遮罩氧化層126，而保留深溝渠112中的半導體層134與遮罩氧化層126。接著可進行一習知金屬矽化物(salicide)製程，以在金氧半導體之閘極以及汲極/源極處形成金屬矽化物，例如矽化鈷或矽化鎳等。最後如第11圖所示，於基底100上全面形成一包含有內連線結構的複數層介電層結構137。視產品需要，還可以在具感光二極體上形成一光導結構138，以加強此感光二極體對於正上方的感光能力，或接收其他方向傳遞而來的光纖訊號。例如在此感光二極體上介電層結構137中形成一開口(未明示)或者充填入另一介電層，藉由空氣或另一介電層與介電層結構137折射率的差異全反射入射光線，又或者形成一聚光之透鏡，或周邊形成一導光金屬層以反射傾斜的光線，皆能有效加強感光元件上之透光度而提升感光元件之感光效果。

請參考第11圖，由上述步驟可以形成本發明特殊之半導體感光結構。此感光結構包含了基底100、深溝渠112、第一摻雜區116、位於第一摻雜區116上之鍺層132、位於鍺層132上的半導體層134以及第二摻雜區136。外界的光線經由光導結構138之導引後，透過此感光元件的PIN結構(第二摻雜區136、鍺層132、第一摻雜區116)而形成光電流，藉以進行有效的光電轉換。

在本發明的另一實施例當中，若適當控制磊晶成長條件，例如使此磊晶成長製程是在低壓的環境下緩慢形成，鍺層132會填滿整個次溝渠130，如第12圖所示。此鍺層132會沿著次溝渠130之傾斜斜面生長，因此鍺層132的傾斜角度會與次溝渠130相同，較佳者也會和深溝渠112的傾斜角度相同。如第12圖所示，利用上述步驟也可在鍺層132上形成半導體層134以及第二摻雜區136，同樣可以形成本發明之垂直感光二極體結構。

綜上所述，本發明所提出一種製造半導體感光結構的方式，其特徵在於基底中形成的一深溝渠，並利用磊晶成長的方式將鍺層成長於深溝渠底面之第一摻雜區上，製程中完全不需要對鍺層進行平坦化或是蝕刻的製程，因此鍺層的表面可以具有較好的平坦度(roughness)，可有效避免與含矽之半導體基材的晶格產生差排(dislocation)或晶格不匹配(lattice mismatch)的現象。且藉由形成深度不同的深溝渠，而可形成不同厚度之鍺層，在較厚的鍺層中可吸收更多的光訊息而得到更佳的產品靈敏度。此外，本發明所提出的製作方法，其可完全整合於現有金氧半導體之製程，且適用於一般的矽基板，在製程整合上更為方便。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧基底

102‧‧‧氧化層

104‧‧‧氮化層

106‧‧‧淺溝渠

108‧‧‧主動元件區

110‧‧‧感光區

112‧‧‧深溝渠

114‧‧‧襯墊氧化層

116‧‧‧第一摻質區

117‧‧‧襯墊氮化層

118‧‧‧第一重摻質區

119‧‧‧第二重摻雜區

120‧‧‧隔離層

122‧‧‧淺溝渠隔離

124‧‧‧金氧半導體

126‧‧‧遮罩氧化層

128‧‧‧遮罩氮化層

130‧‧‧次溝渠

132‧‧‧鍺層

134‧‧‧半導體層

136‧‧‧第二摻雜區

137‧‧‧介電層結構

138‧‧‧光導結構

第1圖至第11圖為本發明中製作一種半導體感光結構的步驟示意圖。

第12圖為本發明中半導體感光結構的另一較佳實施例示意圖。

100．．．基底

108．．．主動元件區

110．．．感光區

112．．．深溝渠

114．．．襯墊氧化層

116．．．第一摻質區

117．．．襯墊氮化層

118．．．第一重摻質區

119．．．第二重摻雜區

120．．．隔離層

122．．．淺溝渠隔離

124．．．金氧半導體

130．．．次溝渠

132．．．鍺層

134．．．半導體層

136．．．第二摻雜區

137．．．介電層結構

138．．．光導結構

Claims (20)

1. 一種半導體感光結構，包含：一基底，包含有一第一半導體材質，且該基底具有一深溝渠，該深溝渠之一底面包含有一第一型半導體摻質區，該第一型半導體摻質區包含一第一型半導體摻質，且該第一型半導體摻質區小於該深溝渠之該底面；一光感應元件，設置於該深溝渠中並直接接觸該基底，且該光感應元件包含有一第二半導體材質，該光感應元件之一底面小於該第一型半導體摻質區且與該深溝渠之該底面實質上平行；以及一半導體層，設置於該光感應元件上，其中該半導體層包含一第二型半導體摻質。
2. 如申請專利範圍第1項之半導體感光結構，其中該光感應元件之頂面高於該基底之表面。
3. 如申請專利範圍第1項之半導體感光結構，其中該深溝渠包含一傾斜之側壁。
4. 如申請專利範圍第1項之半導體感光結構，其中該第二半導體材質包含鍺。
5. 如申請專利範圍第1項之半導體感光結構，其中該光感應元件係 部份填滿於該深溝渠。
6. 如申請專利範圍第1項之半導體感光結構，其中該光感應元件的形狀包含角柱或圓柱。
7. 如申請專利範圍第1項之半導體感光結構，其中該半導體層包含單晶矽、非晶矽或多晶矽。
8. 如申請專利範圍第1項之半導體感光結構，還包含一光導結構，設置於該光感應元件上方，其中該光導結構包含開口、透鏡、金屬層或介電層。
9. 一種半導體感光結構，包含：一基底，包含有一第一半導體材質，且該基底具有一深溝渠，其中該深溝渠之表面包含一第一型半導體摻質，且該深溝渠之側壁具有一傾斜角度；一隔離層，設置在該深溝渠中；一第二溝渠設置在該隔離層中，其中該第二溝渠與該深溝渠之斜率相同；以及一光感應元件，設置於該第二溝渠中並直接接觸該基底，該光感應元件包含有一第二半導體材質，且該光感應元件由上至下漸縮。
10. 如申請專利範圍第9項之半導體感光結構，還包含一半導體層， 設置於該光感應元件上，其中該半導體層包含一第二型半導體摻質。
11. 如申請專利範圍第10項之半導體感光結構，其中該半導體層包含單晶矽、非晶矽或多晶矽。
12. 如申請專利範圍第9項之半導體感光結構，其中該光感應元件之頂部包含一第二型半導體摻質。
13. 如申請專利範圍第9項之半導體感光結構，還包含一單層或多層之介電層，設置於該深溝渠以及該光感應元件之間。
14. 如申請專利範圍第9項之半導體感光結構，還包含一光導結構，設置於該光感應元件上方，該光導結構包含開口、透鏡、金屬層或介電層。
15. 一種製造半導體結構的方法，包含：提供一基底，其中該基底包含一第一半導體材質，且該基底上定義有一感光區以及一主動元件區；於該基底中蝕刻出一淺溝渠，設置於該感光區以及該主動元件區之間；形成該淺溝渠後，於該感光區之該基底中蝕刻出一深溝渠；形成該深溝渠後，在該深溝渠之一底面形成一第一型半導體摻質區，該第一型半導體摻質區包含一第一型半導體摻質，且該第一 型半導體摻質區小於該深溝渠之該底面；形成該深溝渠後，於該主動元件區中形成一主動元件；以及進行一磊晶成長製程，以在該深溝渠中形成一光感應元件，其中該光感應元件包含一第二半導體材質，且該光感應元件之一底面小於該第一型半導體摻質區域且與該深溝渠之該底面實質上平行。
16. 如申請專利範圍第15項之方法，於進行該磊晶成長製程前，還包含在該深溝渠之側壁以及部份之底部形成一介電層。
17. 如申請專利範圍第15項之方法，其中該磊晶製程係在一真空中進行。
18. 如申請專利範圍第15項之方法，其中該磊晶製程包含一低壓化學沈積步驟。
19. 如申請專利範圍第15項之方法，還包含於該光感應元件上形成一半導體層，其中該半導體層包含單晶矽、非晶矽或多晶矽，且該半導體層包含一半導體摻質。
20. 如申請專利範圍第15項之方法，還包含一離子佈植製程，以在該光感應元件中形成一半導體摻質。