JP4331189B2 - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ Download PDF

Info

Publication number
JP4331189B2
JP4331189B2 JP2006254710A JP2006254710A JP4331189B2 JP 4331189 B2 JP4331189 B2 JP 4331189B2 JP 2006254710 A JP2006254710 A JP 2006254710A JP 2006254710 A JP2006254710 A JP 2006254710A JP 4331189 B2 JP4331189 B2 JP 4331189B2
Authority
JP
Japan
Prior art keywords
insulating film
film
element isolation
inter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006254710A
Other languages
English (en)
Other versions
JP2008078317A (ja
JP2008078317A5 (ja
Inventor
利武 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006254710A priority Critical patent/JP4331189B2/ja
Priority to US11/854,845 priority patent/US7928497B2/en
Priority to KR1020070095295A priority patent/KR100904569B1/ko
Publication of JP2008078317A publication Critical patent/JP2008078317A/ja
Publication of JP2008078317A5 publication Critical patent/JP2008078317A5/ja
Application granted granted Critical
Publication of JP4331189B2 publication Critical patent/JP4331189B2/ja
Priority to US13/047,015 priority patent/US8211767B2/en
Priority to US13/487,342 priority patent/US8723246B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、不揮発性半導体メモリに係り、特に、メモリセルのゲート間絶縁膜の構造に関する。
不揮発性半導体メモリ、例えば、ＮＡＮＤ型フラッシュメモリは、不揮発でありながら高集積化が可能であることから、最近、様々な電子機器に搭載されている。
ＮＡＮＤ型フラッシュメモリのメモリセル構造として、浮遊ゲート電極と制御ゲート電極とがゲート間絶縁膜を介して積層されるゲート電極構造を有するものが知られている。
そのゲート間絶縁膜には、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる積層膜（以下、ＯＮＯ膜）が、メモリセルのカップリング比を向上させるために、よく用いられている（例えば、特許文献１参照）。
しかし、メモリセルの微細化が進むにつれ、ゲート電極形成後に行う酸化工程の酸化剤が、ＯＮＯ膜のシリコン酸化膜中に拡散し、そのため、浮遊ゲート電極及び制御ゲート電極を構成するシリコン膜と反応する。その結果、シリコン酸化膜からなるバーズビークが、ＯＮＯ膜と浮遊ゲート電極或いは制御ゲート電極との界面に形成され、ゲート間絶縁膜の誘電率が低下し、メモリセルのカップリング比を低下させてしまう。
この問題を回避するためには、ＯＮＯ膜の上層及び下層に、さらにシリコン窒化膜を形成したシリコン窒化膜／シリコン酸化膜／シリコン窒化膜／シリコン酸化膜／シリコン窒化膜（以下、ＮＯＮＯＮ膜）をゲート間絶縁膜として用いることが有効である。
また、ＮＯＮＯＮ膜をゲート間絶縁膜とすることで、固定電荷を形成する元素が、半導体基板内に拡散するのを抑制でき、メモリセルの性能が低下するのを防止できる。
しかしながら、メモリセルの微細化は、隣接する浮遊ゲート電極間の寄生容量により、セル間干渉を引き起こし、メモリセルの閾値電圧を変動させてしまう問題も生じさせる。
この問題において、ＮＯＮＯＮ膜は、ＯＮＯ膜と比較して誘電率が高いため、隣接する浮遊ゲート電極間の寄生容量を大きくしてしまう。
したがって、セル間干渉によるメモリセルの閾値電圧の変動を悪化させ、メモリセルの性能を低下させてしまう。
特開平１１−５４６３３号公報
本発明は、セル間干渉によるメモリセルの閾値電圧の変動を抑制する技術を提案する。
本発明の例に関わる不揮発性半導体メモリは、半導体基板上に形成されるメモリセルと周辺トランジスタとを具備し、前記メモリセルは、前記半導体基板内の第１の素子分離領域内に形成された第１の素子分離絶縁層によって区画された前記半導体基板内の第１の素子領域上に形成される第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成される浮遊ゲート電極と、前記浮遊ゲート電極及び前記第１の素子分離絶縁層上に形成される多層構造の第１のゲート間絶縁膜と、前記第１のゲート間絶縁膜上に形成される制御ゲート電極とを有し、前記周辺トランジスタは、前記半導体基板内の第２の素子分離領域内に形成された第２の素子分離絶縁層によって区画された前記半導体基板内の第２の素子領域上に形成される第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成されるゲート電極と、前記ゲート電極及び前記第２の素子分離絶縁層上に形成される多層構造の第２のゲート間絶縁膜とを有し、前記第１及び第２のゲート間絶縁膜は同一構造であり、前記第１の素子分離絶縁層上の前記第１のゲート間絶縁膜の最下層となる絶縁膜は、前記第２の素子分離絶縁層上の前記第２のゲート間絶縁膜の最下層となる絶縁膜よりも薄く、前記第１の素子分離絶縁層上の第１のゲート間絶縁膜の最下層となる絶縁膜の端部の膜厚は、前記第１の素子分離絶縁層上の第１のゲート間絶縁膜の最下層となる絶縁膜の中央部の膜厚と同じである、ことを備える。
本発明の例に関わる不揮発性半導体メモリは、半導体基板上に形成されるメモリセルと周辺トランジスタとを具備し、前記メモリセルは、前記半導体基板内の第１の素子分離領域内に形成された第１の素子分離絶縁層によって区画された前記半導体基板内の第１の素子領域上に形成される第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成される浮遊ゲート電極と、前記浮遊ゲート電極及び前記第１の素子分離絶縁層上に形成され、高誘電体膜を含む多層構造の第１のゲート間絶縁膜と、前記第１のゲート間絶縁膜上に形成される制御ゲート電極とを有し、前記周辺トランジスタは、前記半導体基板内の第２の素子分離領域内に形成された第２の素子分離絶縁層によって区画された前記半導体基板内の第２の素子領域上に形成される第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成されるゲート電極と、前記ゲート電極及び前記第２の素子分離絶縁層上に形成され、高誘電体膜を含む多層構造の第２のゲート間絶縁膜とを有し、前記第１及び第２のゲート間絶縁膜は同一構造であり、前記第１の素子分離絶縁層上の前記第１のゲート間絶縁膜の最下層となる絶縁膜は、前記第２の素子分離絶縁層上の前記第２のゲート間絶縁膜の最下層となる絶縁膜よりも薄いことを備える。
本発明の例によれば、セル間干渉によるメモリセルの閾値電圧の変動を抑制できる。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 概要
本発明の例は、メモリセルのゲート間絶縁膜の構造に関する。
本発明の例において、ゲート間絶縁膜は、例えば、ＮＯＮＯＮ膜のような、多層構造の連続膜からなる。尚、ゲート間絶縁膜と浮遊ゲート電極との間に、自然酸化膜が介在する場合があるが、その自然酸化膜は、ゲート間絶縁膜の一部として含まれない。
そのようなゲート間絶縁膜において、素子分離絶縁層上のゲート間絶縁膜の最下層膜の膜厚が、浮遊ゲート電極上のゲート間絶縁膜の最下層膜の膜厚よりも薄いことを特徴とする。或いは、ゲート間絶縁膜の最下層膜が、素子分離絶縁層上には形成されないことを特徴とする。
ゲート間絶縁膜の最下層膜が、素子分離絶縁層上で薄い、或いは、素子分離絶縁層上に形成されないことにより、ロウ方向に隣接する浮遊ゲート電極間の寄生容量を低減することができる。
したがって、セル間干渉によるメモリセルの閾値電圧の変動量を小さくでき、メモリセルの書き込み特性を向上できる。
また、本発明の例は、メモリセルと同時に形成される周辺トランジスタのゲート間絶縁膜の構造に関しても説明する。
メモリセルの素子分離絶縁層上に形成されるゲート間絶縁膜の膜厚は、周辺トランジスタの素子分離絶縁層上に形成されるゲート間絶縁膜の膜厚よりも薄い、或いは、メモリセルの素子分離絶縁層上に、ゲート間絶縁膜が形成されないことを特徴とする。
この場合、メモリセルにおいては、上記と同様に、セル間干渉によるメモリセルの閾値電圧の変動量を小さくでき、メモリセルの書き込み特性を向上できる。
それに加えて、周辺トランジスタにおいては、周辺トランジスタのゲート間絶縁膜により、素子分離絶縁層上及びゲート電極上が覆われている。
そのため、ゲート間絶縁膜或いはゲート間絶縁膜より上層の膜に起因する固定電荷が、半導体基板内に拡散するのを抑制できる。
したがって、固定電荷の拡散に起因する周辺トランジスタの特性悪化を防止できる。
２． 実施の形態
次に、最良と思われるいくつかの実施の形態について説明する。
（１） 第１実施の形態
（ａ） 構造
図１は、本実施の形態のＮＡＮＤ型フラッシュメモリのレイアウトの一例を示す。
ＮＡＮＤ型フラッシュメモリは、メモリセルアレイと、その周辺に配置されるロウデコーダ回路、センスアンプ回路及び制御回路などの周辺回路から構成される。
メモリセルアレイは、複数のブロックＢＫ１、ＢＫ２、・・・、ＢＫｎから構成され、さらに各ブロックは、複数のＮＡＮＤセルユニットにより構成される。
図２は、メモリセルアレイの一部の平面図を示す。また、図３は、図２のＩＩＩ−ＩＩＩ線に沿う断面図を示し、図４は、図２のＩＶ−ＩＶ線に沿う断面図を示す。
図２乃至図４に示すように、メモリセルアレイは、ＮＡＮＤセルユニットが形成される素子領域ＡＡと、ロウ方向に隣接する２つの素子領域ＡＡを分離する素子分離領域ＳＴＩから構成される。
素子領域ＡＡには、複数のメモリセルＭＣと、その両端に配置される選択トランジスタＳＴ１，ＳＴ２が配置される。メモリセルＭＣの一端は、選択トランジスタＳＴ１の拡散層に接続されるビット線コンタクトＢＣを介して、ビット線ＢＬと接続される。他端は、選択トランジスタＳＴ２を介して、共通ソース線（図示せず）に接続される。
メモリセルＭＣは、浮遊ゲート電極３Ａと制御ゲート電極５Ａからなる積層ゲート構造を有する。
浮遊ゲート電極３Ａは、素子領域ＡＡ上に形成されたゲート絶縁膜（トンネル酸化膜）２Ａ上に形成される。ロウ方向に隣接する浮遊ゲート電極３Ａは、素子分離領域に形成される素子分離絶縁層６により、それぞれ分離される。
制御ゲート電極５Ａは、ゲート間絶縁膜４Ａを介して、浮遊ゲート電極３Ａ上に形成される。この制御ゲート電極５Ａは、ゲート間絶縁膜４Ａを介して、浮遊ゲート電極３Ａ及び素子分離絶縁層６の上面を覆うように、Ｘ方向に伸びている。
制御ゲート電極５Ａは、ゲート間絶縁膜４Ａを介して、浮遊ゲート電極３Ａの上面のみならず、ロウ方向の側面も覆うことにより、大きいカップリング比を確保している。
また、拡散層７が、ソース／ドレイン領域として、隣接する２つのメモリセルを直列接続するように形成される。
選択トランジスタＳＴ１，ＳＴ２は、複数のメモリセルＭＣからなるＮＡＮＤストリングの両端に形成される。
この選択トランジスタＳＴ１，ＳＴ２は、メモリセルＭＣと同時に形成されるため、選択トランジスタＳＴ１，ＳＴ２のゲート電極は、積層構造を有する。
そのゲート構造は、ゲート絶縁膜２Ｂ上に形成され、浮遊ゲート電極３Ａと同時に形成されるゲート電極３Ｂと、制御ゲート電極５Ａと同時に形成されるゲート電極５Ｂが、ゲート間絶縁膜４Ｂに形成された開口部Ｐを介して接続された構造を有している。
図５は、図４の破線で囲まれた領域Ｖの拡大図を示す。
本実施の形態においては、図５に示すように、ゲート間絶縁膜４Ａは、シリコン窒化膜４ａ１，４ａ２／シリコン酸化膜４ｂ／シリコン窒化膜４ｃ／シリコン酸化膜４ｄ／シリコン窒化膜４ｅの５層構造の連続膜、いわゆる、ＮＯＮＯＮ膜である。
５層構造のゲート間絶縁膜４Ａのうち最下層のシリコン窒化膜４ａ１，４ａ２は、ポリシリコンからなる浮遊ゲート電極３Ａ上と、シリコン酸化物からなる素子分離絶縁層６上とで、膜厚が異なる。
これは、ゲート間絶縁膜４Ａのうち最下層となるシリコン窒化膜４ａ１，４ａ２が、ラジカル窒化で形成されるため、ポリシリコンからなる浮遊ゲート電極３Ａ上と、シリコン酸化物からなる素子分離絶縁層６上とで、窒化レートが異なることに起因する。
それゆえ、素子分離絶縁層６上に形成されるシリコン窒化膜４ａ１の膜厚Ｔ１は、浮遊ゲート電極３Ａ上に形成されるシリコン窒化膜４ａ２の膜厚Ｔ２よりも薄い。
尚、ゲート間絶縁膜４Ａは、多層構造の連続膜であり、その多層膜のうち素子分離絶縁層上に形成される最下層膜の膜厚が、浮遊ゲート電極上に形成される最下層膜の膜厚より薄ければよい。それゆえ、ゲート間絶縁膜４Ａは、ＮＯＮＯＮ膜に限定されず、例えば、ＨｆＡｌＯ、ＡｌＯ、ＨｆＳｉＯ、ＺｒＳｉＯ等の高誘電体膜を用いた多層膜でも良い。その一例としては、上記に示したシリコン酸化膜の代わりに、高誘電体膜を用い、シリコン窒化膜と高誘電体膜との多層構造としてもよい。
以上のようなゲート間絶縁膜の構造を用いることで、ロウ方向に隣接する浮遊ゲート電極３Ａ間の寄生容量は、素子分離絶縁層上に形成されるゲート間絶縁膜４Ａの最下層となるシリコン窒化膜が薄い分、減少することになる。
したがって、セル間干渉によるメモリセルの閾値電圧の変動を抑制でき、メモリセルの書き込み特性を向上できる。
尚、浮遊ゲート電極３Ａとゲート絶縁膜の最下層となるシリコン窒化膜４ａ２と間に、例えば、自然酸化膜などが形成されていても、上記の効果は得られる。
（ｂ）製造方法
以下に、本実施の形態に示すＮＡＮＤ型フラッシュメモリの製造方法について、説明を行う。
はじめに、図６に示すように、半導体基板１内に、ウェル領域Ｗｅｌｌが、例えば、イオン注入法により、形成された後、ゲート絶縁膜２が、半導体基板１表面に、例えば、熱酸化法により、形成される。
次に、浮遊ゲート電極となるポリシリコン膜３が、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜２上に、形成される。
続いて、マスク材となるシリコン窒化膜９が、例えば、ＣＶＤ法により、ポリシリコン膜３上に形成される。
その後、シリコン窒化膜９及びポリシリコン膜３に、所望のチャネル幅となるようなパターニングが施された後、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、半導体基板１内に達するまで、エッチングを行うと、図７に示すように、素子分離溝が形成される。
次に、素子分離絶縁層となる、例えば、シリコン酸化物が、素子分離溝が完全に埋め込まれるように、例えば、ＣＶＤ法により、半導体基板１の全面に形成される。その後、ＳｉＮ膜９をストッパ膜として、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により、素子分離絶縁層に対して平坦化が行われる。
マスク材としてのＳｉＮ膜９を除去した後、素子分離絶縁層に対してエッチバックを行い、図８に示すように、浮遊ゲート電極となるポリシリコン膜３の側面を露出させる。
その後、ゲート間絶縁膜４が、浮遊ゲート電極となるポリシリコン膜３上及び素子分離絶縁層６上に形成される。また、選択トランジスタが形成される領域のゲート間絶縁膜４には、開口部Ｐが、例えば、ＲＩＥ法により、形成される。
図９に示すように、ゲート間絶縁膜４は、シリコン窒化膜４ａ１，４ａ２／シリコン酸化膜４ｂ／シリコン窒化膜４ｃ／シリコン酸化膜４ｄ／シリコン窒化膜４ｅからなる５層構造の連続した膜である。
この５層構造のゲート間絶縁膜４のうち最下層となるシリコン窒化膜４ａ１，４ａ２は、例えば、Ａｒ＝１０００ｓｃｃｍ、Ｎ２＝４０ｓｃｃｍ、ＲＦ電力＝５００Ｗ以上、圧力＝１．３３×１０２Ｐａ以上の条件で行われるラジカル窒化により、浮遊ゲート電極となるポリシリコン膜３表面及び素子分離絶縁層６表面を窒化させることで、形成される。
ラジカル窒化で形成されるシリコン窒化膜４ａ１，４ａ２は、均一な膜厚で形成されるＣＶＤ法とは異なり、窒化膜が形成される部位により窒化レートが異なるため、その膜厚の違いが形成される部位により生じる。
よって、メモリセルの浮遊ゲート電極を構成するポリシリコンは、その表面にダングリングボンド（未結合手）が多く存在し、窒素ラジカルと比較的容易に反応する。一方、素子分離絶縁層６を構成するシリコン酸化物は、その表面において、ダングリングボンド（未結合手）は少なく、且つ、シリコン酸化物を構成するシリコン原子と酸素原子との結合エネルギーが強いため、窒素ラジカルとの反応は容易に生じない。
その結果、素子分離絶縁層６上に形成されるシリコン窒化膜４ａ２の膜厚Ｔ１は、ポリシリコン膜３上に形成されるシリコン窒化膜４ａ１の膜厚Ｔ２よりも薄く形成される。
ゲート間絶縁膜のうち最下層となるシリコン窒化膜４ａ１，４ａ２をラジカル窒化で形成した後、シリコン酸化膜４ｂ、シリコン窒化膜４ｃ、シリコン酸化膜４ｄ、シリコン窒化膜４ｅが、例えば、ＣＶＤ法により、順次形成される。ＣＶＤ法により形成されるこれらの膜は、シリコン窒化膜４ａ１，４ａ２上に、例えば、均一な膜厚で形成される。
次に、コントロール電極となるポリシリコン膜が、ゲート間絶縁膜４上に、例えば、ＣＶＤ法により形成され、所望のチャネル長となるようパターニングされた後、例えば、ＲＩＥにより、ゲート加工が行われると、図１０に示すように、浮遊ゲート電極３Ａ、ゲート間絶縁膜４Ａ及び制御ゲート電極５Ａからなるメモリセルの積層ゲート電極と、部分開口されたゲート間絶縁膜４Ｂを介して、ゲート電極３Ｂ，５Ｂが積層された選択トランジスタＳＴ１，ＳＴ２の積層ゲート電極が形成される。
尚、上記のゲート加工後に、ゲート電極側壁に酸化膜を形成するための酸化工程を行っても良い。
続いて、図１１に示すように、拡散層７が、ゲート電極をマスクとして、自己整合的に半導体基板１内に形成される。その後、絶縁膜８が、例えば、ＣＶＤ法により、半導体基板１の全面に形成される。さらに、ビット線コンタクト部ＢＣが、絶縁膜８に形成されたコンタクトホールを介して、選択トランジスタＳＴ１のドレインに達するように埋め込まれた後、ビット線ＢＬが、ビット線コンタクト部ＢＣに接続され、本実施の形態に示すＮＡＮＤ型フラッシュメモリが完成する。
上記のように、ラジカル窒化により、ゲート間絶縁膜のうち最下層となるシリコン窒化膜４ａ１，４ａ２が形成される。
そのため、図１２に示すように、素子分離絶縁層６上のシリコン窒化膜４ａ１の膜厚Ｔ１が、浮遊ゲート電極３Ａ上のシリコン窒化膜４ａ２の膜厚Ｔ２よりも薄くなるように形成できる。
それゆえ、ロウ方向に隣接する浮遊ゲート電極間の寄生容量は、素子分離絶縁層６上に形成されるシリコン窒化膜４ａ１が薄い分、減少することになる。
したがって、セル間干渉によるメモリセルの閾値電圧変動の悪化を抑制できるメモリセルを作製できる。
（２）第２の実施の形態
図１３は、本実施の形態におけるゲート間絶縁膜４Ａの構造を示す図である。
尚、メモリセルの全体構造は、第１の実施の形態と同様であり、また、同一部材には同一符号を付し、詳細な説明は省略する。
本実施の形態においては、ゲート間絶縁膜のうち最下層となるシリコン窒化膜が、浮遊ゲート電極３Ａ上に形成されるシリコン窒化膜４ａ２のみで、素子分離絶縁層６上には、最下層となるシリコン窒化膜が形成されないことを特徴とする。より具体的には、シリコン窒化膜４ａ２は、浮遊ゲート電極３Ａの上面、及び、浮遊ゲート電極３Ａの側面のうち素子分離絶縁層６と接していない表面上に形成される。
この際、素子分離絶縁層６上には、例えば、ＣＶＤ法により形成される、シリコン酸化膜４ｂが接している。
この構造を得るための製造方法は、基本的には、第１の実施の形態と同様である。ただし、ゲート間絶縁膜４Ａのうち最下層となるシリコン窒化膜を形成する際のラジカル窒化の条件を、例えば、ＲＦ電力、ガス圧力、窒素ガス濃度のいずれかを低くするなどして、ラジカル反応を抑制する必要がある。
上述のように、ダングリングボンド（未結合手）が多いポリシリコン膜は、ラジカル反応が抑制されても、比較的容易に窒素ラジカルと反応し、ポリシリコン表面にシリコン窒化膜が形成される。
一方、シリコン酸化物は、窒素ラジカルとの反応性が低く、さらに、ラジカル反応が抑制されると、シリコン酸化物からなる素子分離絶縁層６上には、ゲート間絶縁膜のうち最下層となるシリコン窒化膜は形成されない。
よって、ゲート間絶縁膜４Ａのうち最下層となるシリコン窒化膜は、メモリセルの浮遊ゲート電極３Ａにのみ形成され、その一方で、素子分離絶縁層６上には形成されない。
それゆえ、隣接するメモリセル間の寄生容量は、素子分離絶縁層６上にシリコン窒化膜が存在しないため、第１の実施の形態よりもさらに減少する。
したがって、セル間干渉によるメモリセルの閾値電圧の変動量を、さらに小さくすることができる。
（３） 第３の実施の形態
（ａ） 構造
図１に示したように、ＮＡＮＤ型フラッシュメモリは、メモリセルのみから構成されるものではなく、制御回路等を構成する周辺トランジスタも、メモリセルアレイと同一のチップ上に含んでいる。
図１４は、周辺トランジスタの平面図を示す。また、図１５は、図１４のＸＶ−ＸＶ線に沿う断面図を示し、図１６は、図１４のＸＶＩ−ＸＶＩ線に沿う断面図を示す。
周辺トランジスタは、メモリセルと同時に形成されるため、積層構造のゲート電極を有する。また、周辺回路トランジスタは、メモリセルよりも、大きい加工寸法で形成される。
周辺トランジスタのゲート電極は、メモリセルの浮遊ゲート電極と同時に形成されるゲート電極１０と、制御ゲート電極と同時に形成されるゲート電極１２とが、ゲート間絶縁膜１１に形成された開口部Ｑを介して、接続される構造となっている。
拡散層１４が、周辺トランジスタのソース或いはドレインとして、半導体基板１内に形成される。
金属配線Ｌ１が、コンタクト部Ｃ１を介して、ゲート電極１０，１２に接続される。また、金属配線Ｌ２，Ｌ３が、コンタクト部Ｃ２，Ｃ３を介して、ソース或いはドレインとなる拡散層１４にそれぞれ接続される。
図１７は、図１６中の周辺トランジスタにおける破線で囲まれた領域ＸＶＩＩのゲート間絶縁膜１１の構造の一例を示す拡大図である。
周辺トランジスタのゲート間絶縁膜１１は、メモリセルのゲート間絶縁膜と同時に形成されるので、例えば、ＮＯＮＯＮ膜のような、連続した多層膜である。
このゲート間絶縁膜１１は、ゲート電極１０及び素子分離絶縁層１３上に形成される。
本実施の形態においては、図５に示すメモリセルの素子分離絶縁層６上に形成されるシリコン窒化膜４ａ１の膜厚Ｔ１が、周辺トランジスタのゲート間絶縁膜１１のうち素子分離絶縁層１３上に形成されるシリコン窒化膜１１ａ１の膜厚Ｔ３よりも薄くなるように、膜厚Ｔ３を設定することを特徴とする。
また、シリコン窒化膜１１ａ１の膜厚Ｔ３は、周辺トランジスタのゲート電極１０上に形成されるシリコン窒化膜１１ａ２の膜厚Ｔ４と同じ、或いは、それより薄い膜厚となる。
つまり、膜厚Ｔ３は、膜厚Ｔ１より厚く、膜厚Ｔ４以下の膜厚となる。
上記の構造とすることで、メモリセルに関しては、第１の実施の形態で述べたように、隣接するメモリセルの浮遊ゲート電極間の寄生容量を減少でき、セル間干渉によるメモリセルの閾値電圧の変動量を小さくできる。
さらに、周辺トランジスタに関しては、素子分離絶縁層１３上にゲート間絶縁膜１１ａ１が厚く形成されることで、ゲート間絶縁膜１１より下方に位置する半導体基板１内、特に、素子分離絶縁層１１と半導体基板１の界面付近に、固定電荷を形成する元素が拡散するのを抑制できる。
例えば、ＨｆＡｌＯ、ＡｌＯ、ＨｆＳｉＯ、ＺｒＳｉＯなどの高誘電体膜を多層構造のゲート間絶縁膜に用いた場合に、Ｈｆ、Ａｌ、Ｚｒなどは、固定電荷として半導体基板１内に拡散されやすい。
よって、高誘電体膜をゲート間絶縁膜に用いた場合に、本実施の形態の効果は、より得られることとなる。
したがって、ゲート間絶縁膜１１ａ１がゲート間絶縁膜４ａ１より厚く形成されることで、固定電荷の形成により周辺トランジスタの性能が低下するのを防止することができる。
尚、浮遊ゲート電極３Ａ及びゲート電極１０とゲート間絶縁膜の最下層膜４ａ１，１１ａ１と間に、例えば、シリコン酸化膜などの自然酸化膜などが形成されていても、上記の効果は得られる。
以下に、上記の構造を得るための製造方法について説明を行う。
（ｂ） 製造方法
図１８乃至図２３を用いて、メモリセル及び周辺トランジスタの製造方法について説明を行う。
はじめに、図１８に示すように、半導体基板１内のウェル領域Ｗｅｌｌ上に、ゲート絶縁膜２，９、浮遊ゲート電極３及びゲート電極１０、マスク材となるシリコン窒化膜９，１６、素子分離溝が、図６及び図７に示す工程と同様の工程で、順次形成される。このとき、周辺トランジスタの加工寸法は、メモリセルの加工寸法よりも大きくなるように形成される。
次に、図１９に示すように、素子分離絶縁層６，１３が、図８に示す工程と同様の工程で形成される。続いて、ゲート間絶縁膜４，１１が形成される。このとき、ゲート間絶縁膜４，１１のうち最下層となるシリコン窒化膜は、例えば、Ａｒ＝１０００ｓｃｃｍ、Ｎ２＝４０ｓｃｃｍ、ＲＦ電力＝５００Ｗ以上、圧力＝１．３３×１０２Ｐａ以上の条件で行われるラジカル窒化、又は、ＣＶＤ法で形成される。また、ゲート間絶縁膜４，１１のうち、最下層となるシリコン窒化膜４ａ１，４ａ２，１１ａ１，１１ａ２よりも上層となる膜は、例えば、ＣＶＤ法で形成される。このとき、素子分離絶縁層６，１３上に形成されるゲート間絶縁膜のうち最下層となるシリコン窒化膜４ａ１，１１ａ１は、メモリセルと周辺トランジスタとで、同時に形成されるため、同じ膜厚である。
その後、開口部Ｑが、周辺トランジスタのゲート間絶縁膜１１に、形成される。
続いて、図１０に示す工程と同様の工程で、ゲート間絶縁膜４，１１上に、ポリシリコン膜が形成された後、ゲート加工が行われ、図２０Ａ，図２０Ｂに示すように、浮遊ゲート電極３Ａ、ゲート間絶縁膜４Ａ及び制御ゲート電極５Ａからなるメモリセルの積層ゲート電極と、部分開口したゲート間絶縁膜１１を介して、ゲート電極１０，１２が積層された周辺トランジスタの積層ゲートが形成される。
このとき、周辺トランジスタの加工寸法Ｗ１は、メモリセル加工寸法Ｗ２よりも広く形成される。
さらに、ゲート加工後に、例えば、１０８５℃の酸化雰囲気中で、熱酸化が行われ、メモリセル及び周辺トランジスタのゲート電極側壁に、例えば、１０ｎｍの膜厚の側壁酸化膜（図示せず）が形成される。
この際、ゲート電極の加工幅の小さいメモリセルでは、ゲート端から供給された酸化剤が、素子分離絶縁層６全体に拡散する。
それゆえ、図２１（ａ）に示すように、メモリセルの素子分離領域６上のシリコン窒化膜４ａ１が、素子分離絶縁層６内を拡散する酸化剤により、その膜全体が酸化されるため、膜厚は薄くなり、膜厚Ｔ１となる。
これに対し、ゲート電極の幅の大きい周辺トランジスタでは、図２１（ｂ）に示すように、ゲート電極端から供給された酸化剤は、周辺トランジスタが大きい加工寸法で形成されているため、素子分離絶縁層１３全体に拡散しない。よって、周辺トランジスタの素子分離領層１３上のシリコン窒化膜１１ａ１は、その端部は酸化されるが、その全体が酸化されることがなく、形成時の膜厚が保たれ、シリコン窒化膜１１ａ１の膜厚Ｔ３は薄くならない。
それゆえ、シリコン窒化膜４ａ１の膜厚Ｔ１は、シリコン窒化膜１１ａ１の膜厚Ｔ３よりも薄くなる。
尚、図２１（ａ），（ｂ）は、ゲート間絶縁膜４Ａ，１１の最下層となるシリコン窒化膜４ａ１，４ａ２，１１ａ１，１１ａ２を、ラジカル窒化により形成した場合を示している。
この際、周辺トランジスタの素子分離絶縁層１３上に形成されるシリコン窒化膜１１ａ１の膜厚Ｔ３は、ゲート電極１０上のシリコン窒化膜１１ａ２の膜厚Ｔ４よりも薄くなる。メモリセルにおいては、第１の実施の形態と同様に、素子分離絶縁層６上のシリコン窒化膜４ａ１の膜厚Ｔ１は、浮遊ゲート電極３上のシリコン窒化膜４ａ２の膜厚Ｔ２より薄くなる。
また、ゲート加工後の側壁酸化工程を加えることにより、メモリセルの素子分離絶縁層６上に形成されるシリコン窒化膜４ａ１の膜厚Ｔ１は、ラジカル窒化のみの場合と比較し、さらに薄くすることも可能となる。
図２２（ａ），（ｂ）は、ＣＶＤ法により、シリコン窒化膜４ａ１，４ａ２，１１ａ１，１１ａ２を形成した場合を示している。
この場合、図２２（ａ）に示すように、メモリセルにおいて、ゲート間絶縁膜のうち最下層となるシリコン窒化膜の形成時には、素子分離絶縁層６上と浮遊ゲート電極３上で、同じ膜厚を有する。しかし、側壁酸化工程により素子分離絶縁層６上のシリコン窒化膜の全体が酸化されるので、メモリセルの素子分離絶縁層６上のシリコン窒化膜４ａ１の膜厚Ｔ１は、浮遊ゲート電極３上のシリコン窒化膜４ａ２の膜厚Ｔ２よりも薄くなる。
また、図２２（ｂ）に示すように、周辺トランジスタにおいて、素子分離絶縁層１３上に形成されたシリコン窒化膜１１ａ１の膜厚Ｔ３は、側壁酸化工程を経ても、ゲート電極１０上に形成されたシリコン窒化膜１１ａ２の膜厚Ｔ４と等しい膜厚を有する。
その後、図２３に示すように、図１１に示す工程と同様の工程で、拡散層（図示せず）、絶縁層８，１５が形成された後、拡散層に達するようにビット線コンタクト部（図示せず）及びコンタクトＣ１が、絶縁層８に埋め込まれ、ビット線ＢＬ及び金属配線Ｌ１が形成される。尚、拡散層には、金属配線（図示せず）が、コンタクト（図示せず）を介して、接続される。
以上の工程により、本実施の形態におけるＮＡＮＤ型フレッシュメモリのメモリセル及び周辺トランジスタが完成する。
それゆえ、ゲート間絶縁膜のうち最下層となるシリコン窒化膜において、メモリセルの素子分離絶縁層６上の膜厚Ｔ１は、周辺トランジスタの素子分離絶縁層１３上の膜厚Ｔ３より薄く形成できる。
それにより、メモリセルにおいては、セル間干渉によるメモリセルの閾値変動を抑制できる。
一方、周辺トランジスタにおいては、素子分離絶縁層上のシリコン窒化膜により、半導体基板内への固定電荷の拡散を抑制することができる。
（４）第４の実施の形態
図２４（ａ），（ｂ）はそれぞれ、本実施の形態におけるメモリセル及び周辺トランジスタのゲート間絶縁膜４Ａ，１１の構造を示す図である。
尚、メモリセル及び周辺トランジスタの全体構造は、上述と同様であり、また、同一部材には同一符号を付し、詳細な説明は省略する。
本実施の形態において、メモリセルのゲート間絶縁膜４Ａのうち最下層となるシリコン窒化膜は、第２の実施の形態と同様に、素子分離絶縁層６上に形成されない。
一方、周辺トランジスタのゲート間絶縁膜１１のうち最下層となるシリコン窒化膜１１ａ１が、周辺トランジスタの素子分離絶縁層１３上に形成される。
このような構造は、第３の実施の形態に示したゲート加工後のゲート電極の側壁酸化工程の条件を、例えば、酸化剤の濃度を高めるなどして、酸化剤が、素子分離絶縁層６内に拡散するのを促進するような条件とすることで得られる。
図２４は、ラジカル窒化により、ゲート絶縁膜のうち最下層となるシリコン窒化膜を形成する場合について説明する。尚、ラジカル窒化で形成する場合の条件は、第１の実施の形態と同様とする。本実施の形態におけるゲート間絶縁膜の最下層となるシリコン窒化膜の膜厚は、例えば、第１の実施の形態において、ラジカル窒化により形成されるゲート間絶縁膜の最下層となるシリコン窒化膜の膜厚よりも薄くなるよう形成する。
第１の実施の形態に示すラジカル窒化条件により、ゲート絶縁膜のうち最下層となるシリコン窒化膜を形成した時には、メモリセルと周辺トランジスタの素子分離絶縁層６，１３上では、同じ膜厚を有する。
その後、ゲート電極の側壁酸化工程を行う。この際、メモリセルの素子分離絶縁層６上のシリコン窒化膜が、素子分離絶縁層６内を拡散する酸化剤により、十分酸化され、消失するまで酸化を行う。
このとき、周辺トランジスタでは、素子分離絶縁層１３の加工寸法が大きいことにより、酸化剤が素子分離絶縁層１３の端部のみにしか拡散しないため、素子分離絶縁層１３上のシリコン窒化膜は、ラジカル窒化による形成時の膜厚のまま保持される。
それゆえ、図２４に示すように、メモリセルにおいては、ゲート間絶縁膜のうち最下層となるシリコン窒化膜は、素子分離絶縁層６上に存在せず、周辺トランジスタにおいては、素子分離絶縁層１３上のシリコン窒化膜１１ａ１は、膜厚Ｔ３を有して形成される。
このとき、周辺トランジスタの素子分離絶縁層１３上に形成されるシリコン窒化膜１１ａ１の膜厚Ｔ３は、ゲート電極１０上に形成されるシリコン窒化膜１１ａ２の膜厚Ｔ４よりも薄い。
また、図２５（ａ），（ｂ）は、ＣＶＤ法によりゲート絶縁膜のうち最下層となるシリコン窒化膜を形成した場合のメモリセル及び周辺トランジスタのゲート間絶縁膜４Ａ，１１の構造を示す。本実施の形態におけるゲート間絶縁膜の最下層となるシリコン窒化膜の膜厚は、例えば、第３の実施の形態において、ＣＶＤ法により形成されるゲート間絶縁膜の最下層となるシリコン窒化膜の膜厚よりも薄くなるよう形成する。
この場合においても、上記と同様に、メモリセルの素子分離絶縁層６上のシリコン窒化膜が、消失するまで側壁酸化工程を行う。
このとき、ゲート間絶縁膜１１のうち最下層となるシリコン窒化膜１１ａ１は、周辺トランジスタの素子分離絶縁層１３上に、膜厚Ｔ３で形成される。
また、このシリコン窒化膜１１ａ１の膜厚Ｔ３は、ＣＶＤ法により形成された膜であるため、ゲート電極１０上に形成されるシリコン窒化膜１１ａ２の膜厚Ｔ４と等しい。
それゆえ、図２４及び図２５に示すように、メモリセルの素子分離絶縁層６上にはゲート絶縁膜の最下層となるシリコン窒化膜が配置されない。また、周辺トランジスタの素子分離絶縁層１３上にゲート間絶縁膜１１の最下層となるシリコン窒化膜１１ａ１が、例えば、膜厚Ｔ３で、形成される。
そのため、メモリセルにおいては、素子分離絶縁層上のシリコン窒化膜が存在しないことにより、隣接するメモリセルの浮遊ゲート間の寄生容量が低下する。
したがって、セル間干渉によるメモリセルの閾値電圧変動を抑制できる。
一方、周辺トランジスタにおいては、素子分離絶縁層上のシリコン窒化膜により、半導体基板内への固定電荷の拡散を抑制することができる。
したがって、固定電荷により、周辺トランジスタの特性が悪化するのを防止することができる。
３． その他
本発明の例は、セル間干渉によるメモリセルの閾値電圧の変動を抑制できる。
本発明の例は、実施の形態に述べたＮＡＮＤ型フラッシュメモリに限定されるものではなく、ＮＯＲ型或いはＡＮＤ型フラッシュメモリなど、浮遊ゲート電極を有するメモリセルを用いた不揮発性半導体メモリに適用できる。
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
ＮＡＮＤ型フラッシュメモリのレイアウトの一例を示す図。 メモリセルアレイの構造を示す平面図。 図２のＩＩＩ−ＩＩＩ線に沿う断面図。 図２のＩＶ−ＩＶ線に沿う断面図。 図４に示す領域Ｖのゲート間絶縁膜の構造を示す拡大図。 第１の実施の形態の製造工程の一工程を示す断面図。 第１の実施の形態の製造工程の一工程を示す断面図。 第１の実施の形態の製造工程の一工程を示す断面図。 図８（ａ）に示す領域ＩＸのゲート間絶縁膜の構造を示す拡大図。 第１の実施の形態の製造工程の一工程を示す断面図。 第１の実施の形態の製造工程の一工程を示す断面図。 図１１（ｂ）に示す領域ＸＩＩのゲート間絶縁膜の構造を示す拡大図。 第２の実施の形態のゲート間絶縁膜の構造を示す拡大図。 周辺トランジスタの構造を示す平面図。 図１４のＸＶ−ＸＶ線に沿う断面図。 図１４のＸＶＩ−ＸＶＩ線に沿う断面図。 図１６に示す領域ＸＶＩＩのゲート間絶縁膜の構造の一例を示す拡大図 第３の実施の形態の製造工程の一工程を示す断面図。 第３の実施の形態の製造工程の一工程を示す断面図。 第３の実施の形態の製造工程の一工程を示す断面図。 第３の実施の形態の製造工程の一工程を示す断面図。 第３の実施の形態の製造工程の一工程を示す断面図。 メモリセル及び周辺トランジスタのゲート間絶縁膜の構造を示す図。 メモリセル及び周辺トランジスタのゲート間絶縁膜の構造を示す図。 メモリセル及び周辺トランジスタのゲート間絶縁膜の構造を示す図。 メモリセル及び周辺トランジスタのゲート間絶縁膜の構造を示す図。
符号の説明
１：半導体基板、２，９：ゲート絶縁膜、３Ａ：浮遊ゲート電極、４Ａ，４Ｂ，１１：ゲート間絶縁膜、４ａ１，４ａ２，１１ａ１，１１ａ２：ゲート間絶縁膜の最下層膜、６，１３：素子分離絶縁層、５Ａ：制御ゲート電極、３Ｂ，５Ｂ，１０，１２：ゲート電極、７：拡散層、８：絶縁層、９：マスク材、ＢＣ：ビット線コンタクト部、ＢＬ：ビット線、Ｃ１，Ｃ２，Ｃ３：コンタクト、Ｌ１，Ｌ２，Ｌ３：金属配線、ＭＣ：メモリセル、ＳＴ１、ＳＴ２：選択トランジスタ、Ｐ，Ｑ：開口部。

Claims (5)

  1. 半導体基板上に形成されるメモリセルと周辺トランジスタとを具備し、
    前記メモリセルは、
    前記半導体基板内の第１の素子分離領域内に形成された第１の素子分離絶縁層によって区画された前記半導体基板内の第１の素子領域上に形成される第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成される浮遊ゲート電極と、
    前記浮遊ゲート電極及び前記第１の素子分離絶縁層上に形成される多層構造の第１のゲート間絶縁膜と、
    前記第１のゲート間絶縁膜上に形成される制御ゲート電極とを有し、
    前記周辺トランジスタは、
    前記半導体基板内の第２の素子分離領域内に形成された第２の素子分離絶縁層によって区画された前記半導体基板内の第２の素子領域上に形成される第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成されるゲート電極と、
    前記ゲート電極及び前記第２の素子分離絶縁層上に形成される多層構造の第２のゲート間絶縁膜とを有し、
    前記第１及び第２のゲート間絶縁膜は同一構造であり、前記第１の素子分離絶縁層上の前記第１のゲート間絶縁膜の最下層となる絶縁膜は、前記第２の素子分離絶縁層上の前記第２のゲート間絶縁膜の最下層となる絶縁膜よりも薄く、
    前記第１の素子分離絶縁層上の第１のゲート間絶縁膜の最下層となる絶縁膜の端部の膜厚は、前記第１の素子分離絶縁層上の第１のゲート間絶縁膜の最下層となる絶縁膜の中央部の膜厚と同じである、ことを特徴とする不揮発性半導体メモリ。
  2. 半導体基板上に形成されるメモリセルと周辺トランジスタとを具備し、
    前記メモリセルは、
    前記半導体基板内の第１の素子分離領域内に形成された第１の素子分離絶縁層によって区画された前記半導体基板内の第１の素子領域上に形成される第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成される浮遊ゲート電極と、
    前記浮遊ゲート電極及び前記第１の素子分離絶縁層上に形成され、高誘電体膜を含む多層構造の第１のゲート間絶縁膜と、
    前記第１のゲート間絶縁膜上に形成される制御ゲート電極とを有し、
    前記周辺トランジスタは、
    前記半導体基板内の第２の素子分離領域内に形成された第２の素子分離絶縁層によって区画された前記半導体基板内の第２の素子領域上に形成される第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成されるゲート電極と、
    前記ゲート電極及び前記第２の素子分離絶縁層上に形成され、高誘電体膜を含む多層構造の第２のゲート間絶縁膜とを有し、
    前記第１及び第２のゲート間絶縁膜は同一構造であり、前記第１の素子分離絶縁層上の前記第１のゲート間絶縁膜の最下層となる絶縁膜は、前記第２の素子分離絶縁層上の前記第２のゲート間絶縁膜の最下層となる絶縁膜よりも薄いことを特徴とする不揮発性半導体メモリ。
  3. 前記第１の素子分離絶縁層上の第１のゲート間絶縁膜の最下層となる絶縁膜の端部の膜厚は、前記第１の素子分離絶縁層上の第１のゲート間絶縁膜の最下層となる絶縁膜の中央部の膜厚と同じであることを特徴とする請求項２に記載の不揮発性半導体メモリ。
  4. 前記第２の素子分離絶縁層上の第２のゲート間絶縁膜の最下層となる絶縁膜の端部の膜厚は、前記第２の素子分離絶縁層上の第２のゲート間絶縁膜の最下層となる絶縁膜の中央部の膜厚よりも薄いことを特徴とする請求項１乃至３のいずれか１項に記載の不揮発性半導体メモリ。
  5. 前記第１及び第２のゲート間絶縁膜の最下層となる絶縁膜は、シリコン窒化膜であることを特徴とする請求項１乃至４のいずれか１項に記載の不揮発性半導体メモリ。
JP2006254710A 2006-09-20 2006-09-20 不揮発性半導体メモリ Active JP4331189B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006254710A JP4331189B2 (ja) 2006-09-20 2006-09-20 不揮発性半導体メモリ
US11/854,845 US7928497B2 (en) 2006-09-20 2007-09-13 Nonvolatile semiconductor memory and manufacturing method thereof
KR1020070095295A KR100904569B1 (ko) 2006-09-20 2007-09-19 비휘발성 반도체 메모리 및 그 제조 방법
US13/047,015 US8211767B2 (en) 2006-09-20 2011-03-14 Nonvolatile semiconductor memory and manufacturing method thereof
US13/487,342 US8723246B2 (en) 2006-09-20 2012-06-04 Nonvolatile semiconductor memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006254710A JP4331189B2 (ja) 2006-09-20 2006-09-20 不揮発性半導体メモリ

Publications (3)

Publication Number Publication Date
JP2008078317A JP2008078317A (ja) 2008-04-03
JP2008078317A5 JP2008078317A5 (ja) 2008-10-16
JP4331189B2 true JP4331189B2 (ja) 2009-09-16

Family

ID=39187678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254710A Active JP4331189B2 (ja) 2006-09-20 2006-09-20 不揮発性半導体メモリ

Country Status (3)

Country Link
US (3) US7928497B2 (ja)
JP (1) JP4331189B2 (ja)
KR (1) KR100904569B1 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
JP4282692B2 (ja) * 2006-06-27 2009-06-24 株式会社東芝 半導体装置の製造方法
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US8151166B2 (en) * 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
JP2009076731A (ja) * 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置およびその製造方法
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
JP2009152498A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 不揮発性半導体メモリ
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
JP5166095B2 (ja) 2008-03-31 2013-03-21 株式会社東芝 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置
JP2009253144A (ja) * 2008-04-09 2009-10-29 Toshiba Corp 半導体装置およびその製造方法
JP5313547B2 (ja) * 2008-05-09 2013-10-09 東京エレクトロン株式会社 半導体装置の製造方法
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
JP2010045175A (ja) 2008-08-12 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
JP5361328B2 (ja) * 2008-10-27 2013-12-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
KR20100095389A (ko) * 2009-02-20 2010-08-30 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 그 제조 방법
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
JP2011014838A (ja) * 2009-07-06 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
JP2011124321A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 半導体装置の製造方法および半導体装置
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
JP2011151072A (ja) * 2010-01-19 2011-08-04 Toshiba Corp 不揮発性半導体記憶装置
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
JP5571010B2 (ja) 2011-01-28 2014-08-13 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5331141B2 (ja) 2011-02-25 2013-10-30 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2013065777A (ja) 2011-09-20 2013-04-11 Toshiba Corp 半導体装置および半導体装置の製造方法
US8994089B2 (en) * 2011-11-11 2015-03-31 Applied Materials, Inc. Interlayer polysilicon dielectric cap and method of forming thereof
CN103187439B (zh) * 2011-12-29 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、cmos及其形成方法
KR102258369B1 (ko) 2014-06-23 2021-05-31 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
TWI700744B (zh) * 2019-08-30 2020-08-01 華邦電子股份有限公司 半導體結構及其形成方法
CN112635470B (zh) * 2019-10-09 2024-03-05 华邦电子股份有限公司 半导体结构及其形成方法
US11664438B2 (en) 2019-11-05 2023-05-30 Winbond Electronics Corp. Semiconductor structure and method for forming the same
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3588497B2 (ja) 1995-03-24 2004-11-10 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH10154761A (ja) 1996-11-21 1998-06-09 Mitsubishi Electric Corp 不揮発性半導体記憶装置の製造方法
JP3586072B2 (ja) 1997-07-10 2004-11-10 株式会社東芝 不揮発性半導体記憶装置
JP4342621B2 (ja) * 1998-12-09 2009-10-14 株式会社東芝 不揮発性半導体記憶装置
JP2002176114A (ja) * 2000-09-26 2002-06-21 Toshiba Corp 半導体装置及びその製造方法
JP3944013B2 (ja) 2002-07-09 2007-07-11 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
KR100481860B1 (ko) * 2002-09-10 2005-04-11 삼성전자주식회사 비휘발성 메모리 장치의 게이트 구조체 및 그 형성 방법
KR100881847B1 (ko) * 2002-12-28 2009-02-03 동부일렉트로닉스 주식회사 반도체 메모리 소자의 제조 방법
KR100628419B1 (ko) * 2003-02-26 2006-09-28 가부시끼가이샤 도시바 개선된 게이트 전극을 포함하는 불휘발성 반도체 기억 장치
JP3936315B2 (ja) * 2003-07-04 2007-06-27 株式会社東芝 半導体記憶装置及びその製造方法
JP3923926B2 (ja) * 2003-07-04 2007-06-06 株式会社東芝 半導体記憶装置
JP2005235987A (ja) * 2004-02-19 2005-09-02 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP2006196843A (ja) 2005-01-17 2006-07-27 Toshiba Corp 半導体装置およびその製造方法
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
JP4476880B2 (ja) * 2005-06-24 2010-06-09 株式会社東芝 絶縁膜の形成方法、半導体装置の製造方法、半導体装置
JP2009152498A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 不揮発性半導体メモリ
JP2010045175A (ja) 2008-08-12 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20110165745A1 (en) 2011-07-07
JP2008078317A (ja) 2008-04-03
US20080067576A1 (en) 2008-03-20
US8211767B2 (en) 2012-07-03
KR20080026508A (ko) 2008-03-25
KR100904569B1 (ko) 2009-06-25
US8723246B2 (en) 2014-05-13
US7928497B2 (en) 2011-04-19
US20120238087A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
JP4331189B2 (ja) 不揮発性半導体メモリ
KR100906526B1 (ko) 불휘발성 반도체 기억 장치
JP5361328B2 (ja) 不揮発性半導体記憶装置の製造方法
JP4829015B2 (ja) 不揮発性半導体記憶装置
US7679127B2 (en) Semiconductor device and method of manufacturing the same
JP2005243709A (ja) 半導体装置およびその製造方法
JP2004281662A (ja) 半導体記憶装置及びその製造方法
JP2004172488A (ja) 半導体装置及びその製造方法
US20010028080A1 (en) Semiconductor device and method of fabricating the same
JP3723173B2 (ja) 不揮発性半導体記憶装置の製造方法
JP4868864B2 (ja) 半導体装置の製造方法
JP2009054942A (ja) 不揮発性半導体記憶装置
US20040147099A1 (en) Method of producing semiconductor device
JP2009170781A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2005285818A (ja) 半導体装置およびその製造方法
US7939878B2 (en) Nonvolatile semiconductor memory and method of manufacturing the same and manufacturing method thereof
US20100213534A1 (en) Nonvolatile semiconductor memory device and manufacturing method for the same
JP3833854B2 (ja) 不揮発性半導体記憶装置の製造方法
JP4907999B2 (ja) 半導体装置の製造方法
JP2008211022A (ja) 不揮発性半導体記憶装置及びその製造方法
JP4936790B2 (ja) 半導体装置
JP2009117779A (ja) 半導体装置およびその製造方法
US7651912B2 (en) Semiconductor device and method of fabricating the same
JP2010040754A (ja) 半導体装置およびその製造方法
JP2005294518A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090617

R151 Written notification of patent or utility model registration

Ref document number: 4331189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350