CN1762048A - 多位非易失性存储器器件及其方法 - Google Patents
多位非易失性存储器器件及其方法 Download PDFInfo
- Publication number
- CN1762048A CN1762048A CNA2004800075661A CN200480007566A CN1762048A CN 1762048 A CN1762048 A CN 1762048A CN A2004800075661 A CNA2004800075661 A CN A2004800075661A CN 200480007566 A CN200480007566 A CN 200480007566A CN 1762048 A CN1762048 A CN 1762048A
- Authority
- CN
- China
- Prior art keywords
- charge storage
- layer
- grid
- storage structure
- sept
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000003860 storage Methods 0.000 claims abstract description 109
- 125000006850 spacer group Chemical group 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 44
- 230000004888 barrier function Effects 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 25
- 239000011232 storage material Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 15
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- 229910052735 hafnium Inorganic materials 0.000 claims description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 8
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 2
- 239000010431 corundum Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 26
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000011800 void material Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- 238000001259 photo etching Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种多位非易失性存储器器件，包括电荷存储层(14)，电荷存储层(14)夹在半导体基片(10)上所形成的两个绝缘层(12和16)之间。在电荷存储层上形成厚氧化层(18)，并在厚氧化物层(18)中蚀刻最小特征尺寸的孔。在厚氧化物层(18)中形成开口。在电荷存储层上孔的内壁上形成的侧壁间隔物(60)在它们之间具有小于最小特征尺寸的空隙(62)。当蚀刻掉电荷存储层时，侧壁间隔物(60)用于屏蔽部分电荷存储层(14)，从而形成在侧壁间隔物(60)下面的两个分开的电荷存储区(55和57)。器件制造过程仅使用一个屏蔽步骤。分开的电荷存储区阻止了氮化物中电荷的横向传导。
Description
技术领域
本发明通常涉及半导体器件，更具体而言，涉及多位非易失性存储器器件及其方法。
背景技术
一种非易失性存储器使用绝缘层中的陷阱来存储电荷。按这种方式使用的一种材料是氮化硅。一般而言，氮化物电荷存储层由诸如氧化物之类的其他绝缘层所包围，从而形成氧化物-氮化物-氧化物(ONO)结构。氮化物内存储的电荷用于操纵晶体管的阈值电压，并以此方式存储数据。传统的非易失性存储器的门单元通常处于两个状态的其中一个，表示成逻辑0或逻辑1。为了在不明显增大存储器尺寸的条件下提高存储器器件的容量，可使用能够存储多于两个的状态的多位存储器单元。在此将这种非易失性存储器单元称为多位存储器单元，在以前，该存储器单元是通过控制注入到氮化物电荷存储层各部分中的电荷量来实现。
其可靠性依赖于电荷定域化的多位存储器单元很容易受到电荷迁移的影响，电荷迁移使所存储电荷发生离开原位。更具体而言，电荷可迁移通过氮化物层，导致所存储的逻辑状态发生改变。在使用多个独立浮动栅的多位非易失性存储器单元中，为制造多个浮动栅，必须使用多个非自对准(non-self-aligned)掩模步骤，由于增大了工艺复杂性以及使存储器单元尺寸更大，因而大大增加了器件成本。
因此，需要一种具有良好数据保持能力而又制造廉价的多位非易失性存储器器件。
附图说明
图1-图9的剖面图表示出用于形成根据本发明第一实施例的多位非易失性存储器器件的方法。
图10-图17的剖面图表示出用于形成根据本发明第二实施例的多位非易失性存储器器件的方法。
图18-图24的剖面图表示出用于形成根据本发明第三实施例的多位非易失性存储器器件的方法。
图25-图31的剖面图表示出用于形成根据本发明第四实施例的多位非易失性存储器器件的方法。
图32-图36的剖面图表示出用于形成根据本发明第五实施例的多位非易失性存储器器件的方法。
具体实施方式
概括而言，本发明提供了一种具有夹在两个绝缘层之间的电荷存储层的多位非易失性存储器器件。电荷存储层通常包括氮化物，纳米晶(nanocrystals)，或多晶硅，虽然可将含有陷阱的金属材料或其他材料用作电荷存储层。在一个实施例中，在电荷存储层上形成厚氧化物层，在厚氧化物层中蚀刻出最小特征尺寸孔。在电荷存储层中形成两个电荷存储区，每个电荷存储区均可存储独立的位。在厚氧化物层中形成开口。在电荷存储层上开口的内壁上形成的侧壁间隔物在一个方向上的尺寸小于最小特征尺寸。当蚀刻掉电荷存储层时，侧壁间隔物用于掩盖各部分的电荷存储层，以形成在侧壁间隔物下的两个分开的电荷存储区。将电荷存储区分开阻止了电荷从一位到另一位的横向传导。此外，利用侧壁间隔物来光刻出电荷存储层，可允许对生成的器件进行自对准，使得为形成该器件，仅需一个照相掩模步骤。
图1-图9的剖面图表示出用于形成根据本发明第一实施例的多位非易失性存储器器件的方法。图1的剖面图表示在基片10上形成的结构。在基片10上形成电介质堆，该电介质堆包含绝缘层12、电荷存储层14和绝缘层16。在所示实施例中，从基片10生长出绝缘层12。绝缘层16沉积在电荷存储层14上。在一个实施例中，绝缘层16为沉积氧化物层。电荷存储层14包含多个离散电荷存储元件。在所示实施例中，使用纳米晶(表示为在电荷存储层14中的小圆圈)形成多个离散电荷存储元件。这些纳米晶通常由硅形成，但离散存储元件也可通过例如由锗、金钢砂、多种金属，或它们的任何组合所组成的材料聚集(cluster)而形成。
图2表示当在绝缘层16上沉积硬掩模层18后的多位非易失性存储器器件的剖面图。在绝缘层18上沉积光致抗蚀剂层20，然后进行光刻处理。然后，在光刻光致抗蚀剂层20未掩盖的区域中，对层18进行蚀刻。层18通常为氧化物，不过也可为针对所要使用的间隔物和栅极材料具有蚀刻选择性的多种材料。
图3表示在去除光致抗蚀剂层20并随后在氧化物层16上形成侧壁间隔物22后的多位非易失性存储器器件的剖面图。一般而言，通过沉积间隔物材料层，并随后对间隔物材料进行各向异性蚀刻，形成侧壁间隔物。间隔物材料通常为氮化物，虽然它也可由任何其他材料形成，其中能够在它与层16和14之间进行选择性蚀刻。图4表示当蚀刻掉绝缘层12和16以及电荷存储层14以在侧壁间隔物22之间形成空隙24后的多位非易失性存储器器件的剖面图。
图5表示当在侧壁间隔物22之间的空隙24中从基片10热生长出氧化物层26后的多位非易失性存储器器件的剖面图。由于与沉积氧化物相比提高了迁移率，使用热生长的氧化物导致更好的存储器位驱动电流。在所示实施例中，氧化物层26的厚度约在15埃至30埃之间。在其他实施例中，氧化物层26可具有不同的厚度。在空隙24两侧的电荷存储层14中形成两个电荷存储区域。
图6表示在去除侧壁间隔物22后的多位非易失性存储器器件的剖面图。
图7表示当在氧化物层18和26上形成栅极材料28后的多位非易失性存储器器件的剖面图。在所示实施例中，栅极材料28为沉积多晶硅。在其他实施例中，栅极材料可为用于形成栅电极的沉积金属或其他材料。
图8表示在去除顶部的栅极材料28以形成栅极30后的多位非易失性存储器器件的剖面图。在所示实施例中，使用化学机械抛光(CMP)去除该材料。
图9表示蚀刻绝缘层18后的多位非易失性存储器器件的剖面图。而且，去除部分绝缘层12和16以及电荷存储层14，从而形成电荷存储部分33和35。除栅电极30下保留的部分外，蚀刻掉大部分绝缘层12和16以及电荷存储层14，在此，栅电极30用作为掩模层。然后，在栅电极30以及电荷存储部分33和35的侧部沉积侧壁间隔物32。在所示实施例中，侧壁间隔物32由氮化物形成。形成侧壁间隔物32后，使漏/源极区34和36扩散到基片10中。注意，漏/源极区34和36以及侧壁间隔物32通过使用传统半导体处理技术形成。还要注意，漏/源极区34和36可包含在侧壁间隔物32下的漏/源极扩展部分。
图9中示出的所生成的多位非易失性存储器器件能够在电荷存储区33或电荷存储区35上分别存储表示逻辑状态的电荷。相对较薄的氧化物层26通过提高漏/源极电流运输能力来改善晶体管性能。此外，在电荷存储区33与35之间的蚀刻通过使这两个电荷存储区更好地隔离，从而提供更好的电荷保持力。
举例来讲，为对电荷存储区35编程，对栅极30和漏/源极区36施加编程电压，而漏/源极区34保持在接地电势。然后，将电荷注入到电荷存储区35中。同样，为对电荷存储区33编程，对栅极30和漏/源极区34施加编程电压，而漏/源极区36保持在接地电势。
可通过数种方式，通过测量从源极流到漏极或从漏极流到源极的电流，读取该器件。通常，按照与编程方向相反的方向读取器件。也就是，将漏/源极区的功能颠倒。
为对电荷存储区35进行擦除，向栅极30和漏/源极区36施加擦除电压。为对电荷存储区33进行擦除，向栅极30和漏/源极区34施加擦除电压。
由于电荷存储区是分开的，编程和擦除操作更易于控制，因为它们不需将电荷精确地注入到相同的物理区，而是只需要每个电荷注入区延伸超出所选电荷存储区，但未到器件另一侧上的未选区域。与电荷存储区为连续薄膜的情形(对此必须精确控制注入区的范围)相比，经过任何这样操作的序列后，电荷存储区可更容易地返回到所选擦除或编程的状态。
图10-图17的剖面图表示出用于形成根据本发明第二实施例的多位非易失性存储器器件的方法。
图10表示当在基片50上形成ONO结构后的多位非易失性存储器器件的剖面图。ONO结构包含有绝缘层56和59以及氮化物层58。绝缘层56是从基片50生长的氧化物。在绝缘层56上沉积氮化物以形成电荷存储层58。或者，可使用含有陷阱的多种电介质材料，如氧化铝、氧化锆、氧化铪、氧化钽、氧化镧、硅酸铪，或铝酸铪，来形成电荷存储层58。绝缘层59在氮化物层58上沉积或通过氮化物层58的氧化生长而形成。然后，在绝缘层59上沉积硬掩模层52。层52通常由氮化物形成，但也可为针对以下的栅极和间隔物材料具有蚀刻选择性的任何材料。在绝缘层52上沉积光致抗蚀剂层54，然后对其进行光刻。然后蚀刻绝缘层52。注意，仅有对光致抗蚀剂层54进行光刻的步骤需要使用光掩模。
图11表示在蚀刻掉绝缘层59后的多位非易失性存储器器件的剖面图。然后，通过在电荷存储层58上沉积氧化物，来形成侧壁间隔物60。
图12表示当在侧壁间隔物60之间去除电荷存储层58以在绝缘层56上形成空隙62后的多位非易失性存储器器件的剖面图。在去除电荷存储层58的中央部分的处理中，也去除了部分绝缘层52。在每个侧壁间隔物60下面保留有电荷存储层58的部分55和57。
图13表示在蚀刻掉侧壁间隔物60和绝缘层56而形成空隙64后的多位非易失性存储器器件的剖面图。
图14表示当在空隙64中形成绝缘层66后的多位非易失性存储器器件的剖面图。绝缘层66通过在基片50上生长氧化物而形成。绝缘层68通过在包含氧化物层52和绝缘层66的整个器件上沉积氧化物而形成。
图15表示当在绝缘层68上沉积栅极材料70后的多位非易失性存储器器件的剖面图。在所示实施例中，栅极材料70由多晶硅形成。在其他实施例中，栅极材料70可由金属等形成。
图16表示平坦化处理后的多位非易失性存储器器件的剖面图。在所示实施例中，使用化学机械抛光(CMP)对器件进行平坦化。
图17表示在去除绝缘层52且形成侧壁间隔物74后的多位非易失性存储器器件的剖面图。然后，在基片50中植入漏/源极区76和78。
生成的多位非易失性存储器器件能够在电荷存储区55或电荷存储区57上分别存储表示逻辑状态的电荷。可选地，可使用两个电荷区存储单个、冗余的位。相对较薄的氧化物层66因提高漏/源极电流运输能力而改善晶体管性能。此外，蚀刻在电荷存储区55与57之间的氮化物，使得这两个电荷存储区更好地隔离，从而提供更好的电荷保持力。
举例来讲，为对电荷存储区57编程，对栅极70和漏/源极区78施加编程电压，而漏/源极区76保持在接地电势。然后，将电荷注入到电荷存储区57中。同样，为对电荷存储区55编程，对栅极70和漏/源极区76施加编程电压，而漏/源极区78保持在接地电势。
可通过数种方式来读取器件，包含测量从源极流到漏极或从漏极流到源极的电流。通常，按照与编程方向相反的方向读取器件。也就是，将漏/源极区的功能颠倒。为对电荷存储区57进行擦除，向栅极70和漏/源极区78施加擦除电压。为对电荷存储区55进行擦除，向栅极70和漏/源极区76施加擦除电压。该器件同样具有如上所述更易控制擦除和编程状态的优点。
图18-图24的剖面图表示出用于形成根据本发明第三实施例的多位非易失性存储器器件的方法。
图18表示当在基片90上沉积硬掩模层92后的多位非易失性存储器器件的剖面图。层92通常由氧化物组成，虽然可使用对栅极和间隔物材料具有蚀刻选择性的任何材料。在绝缘层92上沉积光致抗蚀剂层94。然后对光致抗蚀剂层94进行光刻处理。然后，在没有光致抗蚀剂的区域，去除层92。注意，在工艺中，为形成根据本发明的多位非易失性存储器器件，仅有对光致抗蚀剂层94进行光刻处理的步骤需要使用光掩模。
图19表示当在基片90上形成绝缘层96后的多位非易失性存储器器件的剖面图。绝缘层96通过在基片90上生长氧化物而形成。通过在层96上沉积电荷存储材料层，并随后对电荷存储材料进行各向异性蚀刻，从而形成侧壁间隔物98。电荷存储材料通常由氮化物组成，虽然可使用含有陷阱的多种电介质，如氧化铝、氧化锆、氧化铪、氧化钽、氧化镧、硅酸铪或铝酸铪。通过对部分层96进行蚀刻和/或再生长，可对侧壁间隔物98之间区域中层96的厚度进行可选的调整。
图20表示在蚀刻部分侧壁98从而余下电荷存储区100和102之后的多位非易失性存储器器件的剖面图。
图21表示在绝缘层92、电荷存储部分100和102、以及绝缘层96上沉积绝缘层104后的多位非易失性存储器器件的剖面图。
图22表示沉积栅极材料106后的多位非易失性存储器器件的剖面图。在所示实施例中，栅极材料106为多晶硅。在其他实施例中，栅极材料可由金属等形成。
图23表示在平坦化处理栅极材料106以去除大部分或所有绝缘层104后的多位非易失性存储器器件的剖面图。
图24表示在利用对栅极106具有选择性的蚀刻剂去除层92，将漏/源极区112和114扩散到基片90，以及形成侧壁间隔物110后的多位非易失性存储器器件的剖面图。
图24所示生成的实施例具有与先前所述实施例同样的优点。由于在半导体晶片上可能难以对有选择地去除氮化物侧壁间隔物98进行控制，从而，电荷存储层100和102可能更难以形成。
图25-图31的剖面图表示出用于形成根据本发明第四实施例的多位非易失性存储器器件的方法。
图25表示当在基片130上形成ONO(氧化物-氮化物-氧化物)结构后的多位非易失性存储器器件的剖面图。ONO结构包含有绝缘层132和136以及电荷存储层134。尽管层134通常由氮化物组成，但也可使用含有陷阱的多种电介质，如氧化铝、氧化锆、氧化铪、氧化钽、氧化镧、硅酸铪或铝酸铪。绝缘层132生长在基片130上。电荷存储层134通过在绝缘层132上沉积氮化物而形成。绝缘层136通过在电荷存储层134上沉积氧化物或通过氮化物层134的氧化生长而形成。
图26表示当在绝缘层136上沉积硬掩模层138后的多位非易失性存储器器件的剖面图。在绝缘层138上沉积光致抗蚀剂层140，然后进行光刻处理。然后，在没有光致抗蚀剂的区域，去除层138。
图27表示在去除光致抗蚀剂140并形成侧壁间隔物142后的多位非易失性存储器器件的剖面图。侧壁间隔物142通过沉积和各向异性蚀刻多晶硅而形成。或者，此时在工艺中可植入阈值电压调节146。
图28表示在对绝缘层136和134的曝光区进行蚀刻以形成孔隙区域148后的多位非易失性存储器器件的剖面图。同时，蚀刻掉部分层138。或者，可通过蚀刻，或蚀刻和再生长，来调整层148的厚度。
图29表示用多晶硅填充孔隙区域148后的多位非易失性存储器器件的剖面图。侧壁间隔物142和填充的多晶硅形成栅电极152。在所示实施例中，使用化学机械抛光(CMP)对器件进行平坦化处理。
图30表示在去除绝缘层138，以及部分绝缘层136和部分电荷存储层134后的多位非易失性存储器器件的剖面图。保留栅电极152下面的部分绝缘层136和电荷存储层134，从而形成分开的电荷存储区157和159。栅电极152的再氧化将导致在栅极152的侧部产生附加氧化层154和156。此外，漏/源极扩展部分158和160扩散到基片130中。
图31表示当使用氮化物形成侧壁间隔物166和168后的多位非易失性存储器器件的剖面图。在基片130中植入漏/源极区162和164。在漏/源极区162和164以及在栅极152上形成自对准硅化物层170。对图31所示实施例进行编程、读取和擦除的方式与以上关于图9所示实施例所给出的方式相同。
如同前述实施例那样，该实施例通过在器件中间将氮化物断开以使两个位物理上分开，从而阻止在氮化物中出现电荷的横向传导，并允许对编程和擦除状态实现更简易的控制。
图32-图36的剖面图表示出用于形成根据本发明第五实施例的多位非易失性存储器器件的方法。
图32表示其上生长出热氧化物层182的半导体基片180。生长出氧化物层182后，沉积厚氮化物层184，虽然层184也可由任何材料来组成，其中对于该材料，存在对栅极材料的选择性蚀刻。使用光致抗蚀剂层186对厚氮化物层184进行光刻，以形成开口185。如同上述的其他实施例那样，开185是用于在包含多位非易失性存储器器件的集成电路上创建出特征的制造工艺所允许的最小开口。
图33表示在去除光致抗蚀剂186并在开口185的每侧上形成侧壁间隔物188后的多位非易失性存储器器件的剖面图。侧壁间隔物188是通过沉积一层电荷存储材料，随后对电荷存储材料进行各向异性蚀刻而形成。电荷存储材料通常为多晶硅，虽然也可使用金属材料。对于该实施例的多位非易失性存储器器件，侧壁间隔物188具有电荷存储结构的功能。或者，可对侧壁间隔物188进行蚀刻以调整其尺寸。或者，可对氧化物层182进行蚀刻，或蚀刻和再生长，以减少其厚度，从而提供如上所述更好的晶体管性能。形成侧壁间隔物188后，通过对多晶硅侧壁间隔物188和基片180进行氧化，或通过在侧壁间隔物188和在侧壁间隔物188之间的基片180上沉积氧化物，形成氧化物层190。
图34表示使用多晶硅栅极材料192或其他栅极材料填充开口185后的多位非易失性存储器器件的剖面图。
图35表示对多晶硅进行平坦化处理以形成栅极194后的多位非易失性存储器器件的剖面图。使用化学机械抛光(CMP)对该材料进行平坦化处理。
图36表示去除厚氮化物层184并形成侧壁间隔物200后的多位非易失性存储器器件的剖面图。侧壁间隔物200通常由氮化物或氧化物组成。在基片180中植入漏/源极区196和198。注意，漏/源极区196和198以及侧壁间隔物200通过使用传统半导体处理技术形成。如同前述实施例那样，可使用仅一个自对准掩模步骤来制造多位非易失性存储器器件，从而缩减了制造成本。
对图36所示实施例进行编程、读取和擦除的方式与前述图9所示实施例的方式相同。此外，或者，通过对栅极194施加擦除电压，同时使基片180接地，并使源/漏极区196和198浮动，从而同时对两个电荷存储区188进行擦除。
由于在电荷存储区之间的隔离区小于由侧壁间隔物所确定的集成电路的最小特征尺寸，从而，能够对根据本发明以上所披露实施例而构造的器件进行定标，或缩减尺寸。
尽管根据优选实施例描述了本发明，不过本领域的技术人员显然明白，可采用多种方式对本发明进行修改，并可假设除以上特别指出和描述那些实施例之外的多种实施例。因此，所附权利要求意在涵盖处于本发明真正范围内对本发明进行的所有修改。
Claims (10)
1.一种制造存储器器件的方法，所述方法包括：
在基片上形成材料层，该材料层对栅极材料具有蚀刻选择性；
在该材料层中形成开口；
形成第一电荷存储结构和第二电荷存储结构，其中通过以下处理形成第一电荷存储结构和第二电荷存储结构，即透过该开口蚀刻电荷存储材料层，以在电荷存储材料层中形成开口，其中，第一电荷存储结构包括蚀刻后所剩余的且处在电荷存储材料层中开口的第一侧的至少一部分电荷存储材料层，且其中，第二电荷存储结构包括蚀刻后所剩余的且处在电荷存储材料层中开口的第二侧的至少一部分电荷存储材料层；
形成栅极，其中，形成栅极包括在材料层中的开口中沉积栅极材料以形成至少一部分栅极，
其中，该部分栅极包括处在至少一部分第一电荷存储结构以及至少一部分第二电荷存储结构上的部分。
2.根据权利要求1的方法，其中，将电荷存储层的开口的第一侧与材料层中开口的第一侧对准，并且将电荷存储层的开口的第二侧与材料层中开口的第二侧对准。
3.根据权利要求1的方法，还包括：
在材料层中的开口中，形成第一间隔物；
在材料层中的开口中，形成第二间隔物，且第二间隔物在位置上与第一间隔物分开一间隔。
4.根据权利要求3的方法，其中，第一和第二间隔物包括多晶硅。
5.根据权利要求4的方法，其中，栅极包括至少一部分第一间隔物和至少一部分第二间隔物。
6.根据权利要求1的方法，其中，每个离散电荷存储元件均包括这样的聚集，该聚集包括硅、锗、金钢砂以及金属中的至少一种。
7.根据权利要求1的方法，其中，电荷存储材料层包括氧化铪、氧化钽、氧化铝、氧化锆、硅酸铪、氧化镧和铝酸铪中的至少一种。
8.一种存储器器件，包括：
基片；
栅极，处在基片上；
第一电荷存储结构，处在基片上的绝缘层上，至少一部分第一电荷存储结构处在栅极的第一部分的下面；
第二电荷存储结构，处在基片上，至少一部分第二电荷存储结构处在栅极的第二部分的下面，第二电荷存储结构与第一电荷存储结构在位置上分开，
其中，栅极包括处在栅极的第一部分与栅极的第二部分之间的第三部分；
栅极电介质，栅极电介质的第一部分处在基片与第一电荷存储结构之间，栅极电介质的第二部分处在基片与第二电荷存储结构之间，栅极电介质的第三部分处在基片与栅极的第三部分之间，其中，处于栅极最接近基片位置处的栅极电介质的第三部分的厚度与栅极电介质的第一部分的厚度以及栅极电介质的第一部分的厚度不同。
9.一种制造存储器器件的方法，所述方法包括：
在基片以及电荷存储材料层上形成材料层；
在材料层中光刻出开口；
在电荷存储材料层上开口的第一侧上形成第一侧壁间隔物；
在电荷存储材料层上开口的第二侧上形成第二侧壁间隔物，第一侧壁间隔物与第二侧壁间隔物在位置上分开一间隔；
形成第一电荷存储结构和第二电荷存储结构，形成第一电荷存储结构和第二电荷存储结构包括透过第一侧壁间隔物与第二侧壁间隔物之间的空间，蚀刻电荷存储材料层，以在电荷存储材料层中形成开口，其中，第一电荷存储结构包括蚀刻后所剩余的处在第一侧壁间隔物下面的至少一部分电荷存储材料层，第二电荷存储结构包括蚀刻后所剩余的处在第二侧壁间隔物下面的至少一部分电荷存储材料层；
形成栅极，其中，栅极包括处在至少一部分第一电荷存储结构上的部分，和处在至少一部分第二电荷存储结构上的部分。
10.根据权利要求9的方法，其中，栅极包括至少一部分第一间隔物和至少一部分第二间隔物。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/393,065 US6706599B1 (en) | 2003-03-20 | 2003-03-20 | Multi-bit non-volatile memory device and method therefor |
| US10/393,065 | 2003-03-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1762048A true CN1762048A (zh) | 2006-04-19 |
| CN100435296C CN100435296C (zh) | 2008-11-19 |
Family
ID=31946692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800075661A Expired - Fee Related CN100435296C (zh) | 2003-03-20 | 2004-02-13 | 多位非易失性存储器器件及其方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6706599B1 (zh) |
| JP (1) | JP2006521024A (zh) |
| KR (1) | KR20050116825A (zh) |
| CN (1) | CN100435296C (zh) |
| TW (1) | TWI339423B (zh) |
| WO (1) | WO2004095526A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101777519A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 分栅型非易失性存储器及其制造方法 |
| CN101647122B (zh) * | 2007-03-13 | 2011-09-28 | 飞思卡尔半导体公司 | 包括位于不同高度的沟道区域的电子器件及其形成工艺 |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060180851A1 (en) | 2001-06-28 | 2006-08-17 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of operating the same |
| US7253467B2 (en) * | 2001-06-28 | 2007-08-07 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices |
| US7473959B2 (en) * | 2001-06-28 | 2009-01-06 | Samsung Electronics Co., Ltd. | Non-volatile semiconductor memory devices and methods of fabricating the same |
| US8253183B2 (en) | 2001-06-28 | 2012-08-28 | Samsung Electronics Co., Ltd. | Charge trapping nonvolatile memory devices with a high-K blocking insulation layer |
| KR100432889B1 (ko) * | 2002-04-12 | 2004-05-22 | 삼성전자주식회사 | 2비트 기입가능한 비휘발성 메모리 소자, 그 구동방법 및그 제조방법 |
| JP4412903B2 (ja) * | 2002-06-24 | 2010-02-10 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100475087B1 (ko) * | 2002-08-19 | 2005-03-10 | 삼성전자주식회사 | 국부적 ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의제조 방법 |
| KR100480645B1 (ko) * | 2003-04-01 | 2005-03-31 | 삼성전자주식회사 | 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법 |
| JP2004342927A (ja) * | 2003-05-16 | 2004-12-02 | Sharp Corp | 半導体記憶装置及び携帯電子機器 |
| US6816414B1 (en) * | 2003-07-31 | 2004-11-09 | Freescale Semiconductor, Inc. | Nonvolatile memory and method of making same |
| DE10336876B4 (de) * | 2003-08-11 | 2006-08-24 | Infineon Technologies Ag | Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung |
| KR100558003B1 (ko) * | 2003-09-26 | 2006-03-06 | 삼성전자주식회사 | 복수개의 유전체 나노클러스터들을 채택하는 비휘발성메모리 셀 및 그것을 제조하는 방법 |
| US7184315B2 (en) * | 2003-11-04 | 2007-02-27 | Micron Technology, Inc. | NROM flash memory with self-aligned structural charge separation |
| KR100526478B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조방법 |
| KR100608142B1 (ko) * | 2003-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자의 제조 방법 |
| DE102004063609A1 (de) * | 2003-12-31 | 2005-10-13 | Dongbuanam Semiconductor Inc. | Verfahren zur Herstellung einer nichtflüchtigen Speichervorrichtung |
| KR100601915B1 (ko) * | 2003-12-31 | 2006-07-14 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 |
| US7072217B2 (en) * | 2004-02-24 | 2006-07-04 | Micron Technology, Inc. | Multi-state memory cell with asymmetric charge trapping |
| KR100540478B1 (ko) * | 2004-03-22 | 2006-01-11 | 주식회사 하이닉스반도체 | 전하 트랩을 갖는 게이트유전체를 포함한 휘발성 메모리셀 트랜지스터 및 그 제조 방법 |
| US20060043462A1 (en) * | 2004-08-27 | 2006-03-02 | Micron Technology, Inc. | Stepped gate configuration for non-volatile memory |
| US7064030B2 (en) | 2004-10-08 | 2006-06-20 | Freescale Semiconductor, Inc. | Method for forming a multi-bit non-volatile memory device |
| US7518179B2 (en) | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
| KR100672998B1 (ko) * | 2005-02-14 | 2007-01-24 | 삼성전자주식회사 | 불휘발성 메모리 소자, 그 구동 방법 및 형성 방법 |
| DE102005008321B4 (de) * | 2005-02-23 | 2008-09-25 | Qimonda Ag | Mittels Feldeffekt steuerbares Halbleiterspeicherelement mit verbessertem Einfangdielektrikum |
| WO2006095890A1 (ja) * | 2005-03-07 | 2006-09-14 | Nec Corporation | 半導体装置およびその製造方法 |
| KR100632953B1 (ko) * | 2005-03-07 | 2006-10-12 | 삼성전자주식회사 | 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법 |
| US7256454B2 (en) * | 2005-07-25 | 2007-08-14 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements and a process for forming the same |
| US7642594B2 (en) * | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
| US7211858B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Split gate storage device including a horizontal first gate and a vertical second gate in a trench |
| US7250340B2 (en) * | 2005-07-25 | 2007-07-31 | Freescale Semiconductor, Inc. | Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench |
| US7205608B2 (en) * | 2005-07-25 | 2007-04-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
| US7211487B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
| US7112490B1 (en) | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
| US7619275B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
| US7619270B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
| US7285819B2 (en) * | 2005-07-25 | 2007-10-23 | Freescale Semiconductor, Inc. | Nonvolatile storage array with continuous control gate employing hot carrier injection programming |
| US7226840B2 (en) * | 2005-07-25 | 2007-06-05 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
| US7394686B2 (en) * | 2005-07-25 | 2008-07-01 | Freescale Semiconductor, Inc. | Programmable structure including discontinuous storage elements and spacer control gates in a trench |
| US20070020840A1 (en) * | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
| US7314798B2 (en) * | 2005-07-25 | 2008-01-01 | Freescale Semiconductor, Inc. | Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming |
| US7582929B2 (en) * | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
| US7262997B2 (en) * | 2005-07-25 | 2007-08-28 | Freescale Semiconductor, Inc. | Process for operating an electronic device including a memory array and conductive lines |
| US7476927B2 (en) * | 2005-08-24 | 2009-01-13 | Micron Technology, Inc. | Scalable multi-functional and multi-level nano-crystal non-volatile memory device |
| US7364970B2 (en) * | 2005-09-30 | 2008-04-29 | Freescale Semiconductor, Inc. | Method of making a multi-bit non-volatile memory (NVM) cell and structure |
| US7622349B2 (en) * | 2005-12-14 | 2009-11-24 | Freescale Semiconductor, Inc. | Floating gate non-volatile memory and method thereof |
| US7355236B2 (en) * | 2005-12-22 | 2008-04-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-volatile floating gate memory cells with polysilicon storage dots and fabrication methods thereof |
| US7535060B2 (en) * | 2006-03-08 | 2009-05-19 | Freescale Semiconductor, Inc. | Charge storage structure formation in transistor with vertical channel region |
| US20070212832A1 (en) * | 2006-03-08 | 2007-09-13 | Freescale Semiconductor Inc. | Method for making a multibit transistor |
| US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
| US7609630B2 (en) * | 2006-04-21 | 2009-10-27 | Alcatel Lucent | Communication traffic type determination devices and methods |
| KR100760926B1 (ko) * | 2006-10-11 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 다중 비트셀을 구현하는 비휘발성 반도체 메모리 장치 및그 제조방법 |
| US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
| US7838922B2 (en) * | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
| US7572699B2 (en) * | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
| US7579238B2 (en) * | 2007-01-29 | 2009-08-25 | Freescale Semiconductor, Inc. | Method of forming a multi-bit nonvolatile memory device |
| US7479429B2 (en) | 2007-01-31 | 2009-01-20 | Freescale Semiconductor, Inc. | Split game memory cell method |
| KR100874944B1 (ko) * | 2007-02-02 | 2008-12-19 | 삼성전자주식회사 | 반도체 메모리 소자 제조 방법 및 이에 따른 반도체 메모리소자 |
| US7416945B1 (en) * | 2007-02-19 | 2008-08-26 | Freescale Semiconductor, Inc. | Method for forming a split gate memory device |
| US7512012B2 (en) * | 2007-04-30 | 2009-03-31 | Macronix International Co., Ltd. | Non-volatile memory and manufacturing method and operating method thereof and circuit system including the non-volatile memory |
| US7528047B2 (en) * | 2007-06-07 | 2009-05-05 | Freescale Semiconductor, Inc. | Self-aligned split gate memory cell and method of forming |
| US7704830B2 (en) * | 2007-06-07 | 2010-04-27 | Freescale Semiconductor, Inc. | Split gate memory cell using sidewall spacers |
| KR100886643B1 (ko) * | 2007-07-02 | 2009-03-04 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| US8377793B2 (en) * | 2007-10-23 | 2013-02-19 | Freescale Semiconductor, Inc. | Method for manufacturing a non-volatile memory, non-volatile memory device, and an integrated circuit |
| US20090186212A1 (en) * | 2008-01-17 | 2009-07-23 | Macronix International Co., Ltd. | Non-volatile memory and methods for fabricating the same |
| US20090211535A1 (en) * | 2008-02-26 | 2009-08-27 | Santana Richard A | Pet cage sanitary device |
| US7902587B2 (en) * | 2008-04-17 | 2011-03-08 | United Microelectronics Corp. | Non-volatile memory cell |
| KR20090120119A (ko) * | 2008-05-19 | 2009-11-24 | 삼성전자주식회사 | 미세 소노스 트랜지스터 및 그 제조 방법 |
| JP2010010596A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| TWI389304B (zh) * | 2008-07-21 | 2013-03-11 | Nanya Technology Corp | 非揮發性記憶體單元及其製造方法 |
| JP5405066B2 (ja) * | 2008-07-28 | 2014-02-05 | スパンション エルエルシー | 半導体装置の製造方法 |
| TWI441367B (zh) * | 2008-10-24 | 2014-06-11 | Ind Tech Res Inst | 多階記憶胞及其製造方法 |
| JP2010153479A (ja) * | 2008-12-24 | 2010-07-08 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US20160005882A1 (en) * | 2014-04-29 | 2016-01-07 | Korea Institute Of Science And Technology | Nonvolatile memory device including programmable memory cell and method of fabricating the same |
| US20160190338A1 (en) * | 2014-12-26 | 2016-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9607695B1 (en) | 2015-11-13 | 2017-03-28 | Cypress Semiconductor Corporation | Multi-bit non-volatile random-access memory cells |
| JP7089967B2 (ja) * | 2018-07-17 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276563A (ja) * | 1985-09-28 | 1987-04-08 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
| JPH07120720B2 (ja) | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
| JP2942088B2 (ja) * | 1993-03-19 | 1999-08-30 | ローム株式会社 | 半導体装置の動作方法、および半導体装置 |
| US5714412A (en) * | 1996-12-02 | 1998-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Multi-level, split-gate, flash memory cell and method of manufacture thereof |
| KR100244277B1 (ko) * | 1997-07-09 | 2000-02-01 | 김영환 | 비휘발성 메모리 소자의 제조방법 |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6243289B1 (en) * | 1998-04-08 | 2001-06-05 | Micron Technology Inc. | Dual floating gate programmable read only memory cell structure and method for its fabrication and operation |
| US6133098A (en) * | 1999-05-17 | 2000-10-17 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
| DE10036911C2 (de) * | 2000-07-28 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle |
| US6727545B2 (en) * | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
| JP4064154B2 (ja) * | 2001-05-31 | 2008-03-19 | 株式会社半導体エネルギー研究所 | 不揮発性メモリ及びそれを用いた電子機器 |
| JP2003163292A (ja) * | 2001-08-13 | 2003-06-06 | Halo Lsi Inc | ツインｎａｎｄ素子構造、そのアレイ動作およびその製造方法 |
| DE10153493A1 (de) * | 2001-10-30 | 2003-05-15 | Infineon Technologies Ag | Floatinggatespeicherzelle, Verfahren zu deren Herstellung un Halbleiterspeichereinrichtung |
| US6462375B1 (en) * | 2002-04-01 | 2002-10-08 | Silicon Based Technology Corp. | Scalable dual-bit flash memory cell and its contactless flash memory array |
-
2003
- 2003-03-20 US US10/393,065 patent/US6706599B1/en not_active Expired - Fee Related
-
2004
- 2004-01-30 US US10/769,228 patent/US6855979B2/en not_active Expired - Fee Related
- 2004-02-13 KR KR1020057017397A patent/KR20050116825A/ko not_active Application Discontinuation
- 2004-02-13 CN CNB2004800075661A patent/CN100435296C/zh not_active Expired - Fee Related
- 2004-02-13 JP JP2006508737A patent/JP2006521024A/ja active Pending
- 2004-02-13 WO PCT/US2004/004325 patent/WO2004095526A2/en active Application Filing
- 2004-02-26 TW TW093104920A patent/TWI339423B/zh not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101647122B (zh) * | 2007-03-13 | 2011-09-28 | 飞思卡尔半导体公司 | 包括位于不同高度的沟道区域的电子器件及其形成工艺 |
| US8803217B2 (en) | 2007-03-13 | 2014-08-12 | Freescale Semiconductor, Inc. | Process of forming an electronic device including a control gate electrode, a semiconductor layer, and a select gate electrode |
| CN101777519A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 分栅型非易失性存储器及其制造方法 |
| CN101777519B (zh) * | 2010-01-12 | 2013-09-25 | 上海宏力半导体制造有限公司 | 分栅型非易失性存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200501338A (en) | 2005-01-01 |
| CN100435296C (zh) | 2008-11-19 |
| US6855979B2 (en) | 2005-02-15 |
| TWI339423B (en) | 2011-03-21 |
| US6706599B1 (en) | 2004-03-16 |
| US20040185621A1 (en) | 2004-09-23 |
| WO2004095526A2 (en) | 2004-11-04 |
| JP2006521024A (ja) | 2006-09-14 |
| KR20050116825A (ko) | 2005-12-13 |
| WO2004095526A3 (en) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1762048A (zh) | 多位非易失性存储器器件及其方法 | |
| US6093945A (en) | Split gate flash memory with minimum over-erase problem | |
| KR100480645B1 (ko) | 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법 | |
| KR100221062B1 (ko) | 플래시메모리 및 그 제조방법 | |
| JP4482704B2 (ja) | Ｓｏｎｏｓフラッシュメモリにおける倍密度コアゲート | |
| JP5576400B2 (ja) | フラッシュ・メモリ・デバイスおよびその製造方法 | |
| CN1883047A (zh) | 用于垂直分离栅极nrom存储器的装置和方法 | |
| CN1812130A (zh) | 存储器件及其制造方法 | |
| JP2002280467A (ja) | Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法 | |
| US7510934B2 (en) | Methods of fabricating nonvolatile memory devices | |
| US20080093664A1 (en) | Memory device and method of manufacturing the same | |
| US20070166917A1 (en) | Non-volatile memory device and fabricating method therefor | |
| CN1285121C (zh) | 用于制造闪存器件的方法 | |
| KR20050068764A (ko) | 반도체 소자의 제조 방법 | |
| US20040157434A1 (en) | Method of manufacturing SONOS flash memory device | |
| CN1286163C (zh) | 半导体存储器件及其制造方法 | |
| CN1215564C (zh) | 一种半导体快闪存储器及其制备方法 | |
| KR20230031334A (ko) | 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법 | |
| KR20230029954A (ko) | 워드 라인 게이트 위에 소거 게이트가 배치된 분리형 게이트 비휘발성 메모리 셀, 및 이의 제조 방법 | |
| CN1309056C (zh) | 非易失存储器的结构与制造方法 | |
| JP3274785B2 (ja) | 不揮発性メモリの製造方法 | |
| CN1215565C (zh) | 形成浮动栅存储单元的存储器阵列自对准法和存储器阵列 | |
| US20240114689A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel | |
| US20240081063A1 (en) | Memory devices having improved memory state retention | |
| KR100803494B1 (ko) | 플래쉬 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081119 Termination date: 20150213 |
|
| EXPY | Termination of patent right or utility model |