TWI339423B - Multi-bit non-volatile memory device and method therefor - Google Patents

Description

1339423 玖、發明說明： 先前申請案之引用 本申請案已經於2003年3月20日提出美國專利申請’美國 專利申請案號為10/393,065。 、 【發明所屬之技術領域】 本發明通常係關於半導體裝置，並且更具體卞’ '、 °〈 ’本發 明係關於多位元非揮發性記憶體裝置及其製造方法 【先前技術】

〜丨M ITT 以儲存電荷。—種以此方式所㈣之材料係氮化石夕。— 叩έ ’該Ιι化物電荷儲存層被其他絕緣層包圍，如由开; -氧化物-氮化物—氧化物(〇N〇)結構之氧化物’ 存於該氮化物中之電荷以操作該電晶體之一臨限電壓， 二此種方式儲存資料。—傳統非揮發性記憶_單元— 種或者為一邏輯〇或者為一邏輯1之兩種狀態中之: 加〜存⑥力而不顯著地」 元的：：二可採用—能儲存多於兩種狀態之h 體早疋。藉由控制注射進該氮化電 分之電荷油| α β- Λ. 了傾存層之c . 〜 歷史性地實現了此類非揮發性艽产… 凡’即在本份説明堂中 谭’上己憶體』 曰中％爲多位兀記憶體單元。 依賴於電荷定位之多位元記憶體單 存電荷移仇之電荇、蓉软 可存性易X使偽 <4何邊移之影塑。更 穿過該氮化居，u ^ 3 /、體叨言，電荷可遷移 θ引起儲存邏輯狀態發生改 個獨立浮間 生改逢。在採用複數 夕位元非揮發性記憶體 歧早疋中，已有必要採 9l3l6.doc 用複數個非自對準 加了製裎之複雜性 增加該裝置之成本 之遮喊步驟以製造複數個浮閘，由於增 與增大了該記憶體單元之尺寸而顯著地 力而其製造成本卻不 一因此H具有優異資料保持能 高之多位元非揮發性記憶體裝置。 【發明内容] 1!’本發明提供-具有-夹在兩絕緣層 ^ ^ st Λ η 人仗两把緣層間之雷片 儲存層之多位元非揮發性記Ί之电何 —性材料或其他材料採用含有陷 儲存層-般可包括氮化物、料層’但該電荷 例中，於該電荷儲存層上形成7在貧知 ^ UPI ^ 旱孔化物層，並在該厚氧 化物層中蝕刻一最小特徵尺 于孔 _ττ/ Γ» T- 在a亥電荷儲存層中JJ' 形成兩電荷儲存區域’苴中 ％彳了 w仔增τ可 在垓厚氣化铷思士 〃 區域可儲存一獨立位元。 在4 /子虱化物層中形成一開口。 口内壁上之側壁間隔在一方向上。玄電何儲存層之開 寸。當將該電荷儲存層姓刻掉以二一最小特徵尺 個分離的電荷儲存區域時 χ 壁間隔下形成兩 J 必寺側劈門 荷儲存層之部分之功能。分離 K可貫現遮蔽該電 荇俨,_ x專電荷儲存區域以防止雷 何攸一位7L橫向傳導至另一位元。 t <- ：X以I万止冤 圖案化該電荷儲存層可允許最終二卜採用側壁間隔以 需-光遮蔽步驟便可形成該裝置β I現自對準以使得只 【實施方式】 貫施例之用於形成一 之截面圖。圖1闡述了 — 圖1 -圖9閱述了根據本發明之第 夕位元非揮發性記憶體裝置之步驟 9l3l6.doc 1339423 形成於基板Η)上面之結構之戴面圖。在基板⑺上形成一電 介質堆疊，並且該電介質堆疊包括絕緣層12、電荷儲存層 I 4以及絕緣層丨6。在所闡述的該實施例中從基板丨〇中可 產生出絕緣層12。在電荷儲存層14上沈積有絕緣層16。在 貫施例中，絕緣層1 6係一沈積氧化物層。電荷儲存層j 4 包括複數個離散電荷儲存元件。在所闡述的該實施例中， 採用藉由位於電荷儲存層丨4之中的小圓圈來表示之奈米晶 體以形成該等複數個離散電荷儲存元件。一般而言，此等 奈米晶體可由石夕形成，但該等離散健存元件亦可由例如· 鍺、碳化矽、任意數目之金屬或者此等材料之任意組合所 組成之群集材料來形成。 圖2闡述了一在絕緣層16之上沈積一硬遮蔽層η之後的 多位元非揮發性記憶體裝置之截面圖。在絕緣層1 8上沈積 有光阻層20 ’然後圖案化該光阻層2〇。而後在沒有被圖案’ 化之光阻層2 0所覆蓋之區域對層丨8進行蝕刻。層1 8通常係 氧化物，但可係可選地被蝕刻成將被採用之該間隔與閘材籲 料之任意數目之材料。 圖3闡述了 一在去除光阻層2〇與接下來在氧化物層μ上 形成側壁間隔22之後的多位元非揮發性記憶體裝置之截面 圊 知'而&，藉由沈積一間隔材料層形成該等側壁間隔， 接下來藉由異向性地蝕刻該間隔材料。該間隔材料通常係 氮化物，儘管其可由在其與層16及14之間之—可選地蝕刻 ’、他任思材料形成。圖4闡述了一在蚀刻掉絕緣層1 2與^ 6 電荷健存層1 4以在側壁間隔2 2之間形成一空隙2 4之後的 9l3l6.doc 1339423 多位元非揮發性記憶體裝置之截面圖。 圖5闡述了 一在側壁間隔22間之空隙24中從基板丨〇熱長 出一氧化物層26之後的多位元非揮發性記憶體裝置之载面 圖。由於相比於沈積氧化物而言改善了移動性，因此採用 熱生長氡化物導致較佳之記憶體位元驅動電流。在所閣述 的該實施例中，氧化物層26之厚度係在大約1 5埃至3〇埃之 間。在其他實施例中，氧化物層26可具有不同之厚度，於 間隙24之兩側上之電荷儲存層1 4中形成兩個電荷儲存區 域。 圖ό闡述了一去除側壁間隔22之後的多位元非揮發性記 憶體裝置之截面圖。 圖7關述了 一在氧化物層丨8與26上形成一閘材料之後的 多位元非揮發性記憶體裝置之載面圖。在所闡述的該實施 例中，閘材料2 8係沈積多晶石夕。在其他實施例中，該閘材 料係可用於形成閘電極之沈積金屬或其他材料。 圖8闡述了 一在去除開材料28之一上面部分以形成問 之後的多位元非揮發性記憶體裝置之截面圖。在所闡述的 該實施例中採用化學機械拋光(CMp)法去除該材料。 圖9闡述了-在敍刻掉絕緣層以之後的多位元非揮發性 兄憶體m面圖n去除絕緣層12與丨6及電荷储 存層14之一部分形成電荷儲存區域與。除了位於閘電 極30下面之剩餘部分之外，蝕刻掉絕緣層12與μ及電荷儲 存層1 4的絕大多數邱八 ^ 數4刀，閘電極3〇可實現一遮蔽層之功 月皂。然後在問電極3 〇也Φ “ μ 士 、 /、電何储存。卩分3 3及3 5之側壁上沈積 9l3l6.doc 1339423 』門卩⑺3 2。在所闡述的該實施例中’側壁間隔3 2由氮化 物而形成。在形成側壁間隔32之後，汲極/源極區域34與36 擴政進基板1 〇。應當注意的是採用傳統半導體製程技術形 成了汲極/源極區域34與36及側壁間隔32。還應當注意的是 汲極/源極區域34與36可包括位於側壁間隔32下之汲極/源 極延伸部分。 圖9中所闡述之最終多位元非揮發性記憶體裝置能分別 地在或者電荷儲存區域33或者電荷儲存區域35儲存電荷以 表不一個邏輯狀態。藉由增加汲極/源極電流之承載能力， 一相對薄之氧化物層26改善了電晶體特性。另外，藉由較 佳分離兩個電荷儲存區域，在電荷儲存區域33與35之間的 蝕刻提供了較佳之電荷保持能力。 〇如爲程式化電％儲存區域3 5，當沒極/源極區域3 4保 持接地電位時，將一程式化電壓施加至閘3〇與汲極/源極區 域3 6。然後，電荷被注射進電荷儲存區域3 5。同樣地，爲 私式化電荷儲存區域33，當汲極/源極區域36保持接地電位 時，將一程式化電壓施加至閘3〇與汲極/源極區域34。 藉由測量從源極至沒極或從汲極至源極之通過電流能以 幾種方式讀出該裝置。一般而言，可從與其程式化方向相 反之方向讀出該裝置。亦即，該等汲極/源極區域之功能被 倒轉。 爲了抹除電荷儲存區域3 5，可將一抹除電壓施加至閘3 〇 與汲極/源極區域36。爲了抹除電荷儲存區域33 ,可將一抹 除電壓施加至閘30與汲極/源極區域34。 9l3l6.doc -10· 1339423 由於該等電荷儲 操作控制起來就更 射進相同之實體區 該選定之電荷儲存 存區域係分離的，因 簡單，由於它們不需 域’只要電荷注射之 區域，但不要延伸至 此程式化與抹除之 要精確地將電荷注 母一區域延伸越過 。亥A置之另—側之 非選定區域。在任何序列之如此操作之後，該等電荷儲存 區域可比假若該電荷儲存區域係一連續薄片時更容易地返 回至該選定之抹除或者程式化狀態’該電荷儲存區域係— 連續薄片時必須精確控制該注射區域之範圍。

在圖10-圖17之戴面圖中，闡述了一根據本發明之第二實 施例之用於形成一多位元非揮發性記憶體裝置之方法。

圖10闡述了一於基板50上形成一〇N〇結構之後之多位元 非揮發性記憶體裝置之截面圖。該〇N〇結構包括絕緣層56 與59及氮化物層58。絕緣層56係從基板5〇中所產生出之氧 化物。在絕緣層56上沈積氮化物以形成電荷儲存層Μ。或 者，任何數目之電介質材料，例如氧化鋁、氧化錯、氧化 姶、氧化钽、氧化鑭、矽酸姶或者鋁酸铪，其含有可用於 形成該電荷儲存層58之陷阱。於氮化物層58上沈積絕緣層 59或者藉由氧化氮化物層58長出絕緣層％。 W沈積，咖。-般W物= 但可糟由下面可選擇地蝕刻成該閘與間隔材料之任何材料 形成。在絕緣層52上沈積有光阻層54，然後圖案化該光阻 層:而後㈣絕緣層52。應當注意的是，圖案化該光阻層 54係需要採用一光遮蔽之單獨步驟。 圖1丨闡述了一在蝕刻掉絕緣層59之後的多位元非揮發性 91316 doc

I 1339423 記憶體裝置之截面圖。然後藉由在電荷儲存層58上沈積氧 化物而形成側壁間隔6〇。 圖12闡述了 一在側壁間隔6〇之間去除電荷儲存層以在 U ± _空隙62之後的多位元非揮發性記憶體裝 置之載面圖。在去除電荷儲存層58之中間部分之製程中， 亦去除了 一部分絕緣層52。#留位於每-側壁間隔60下面 之電荷儲存層S8之部分55與57。 圊Π闡述了-在㈣掉側壁間隔6()與絕緣層加形成一 空隙64之後的多位元非揮發性記憶體裝置之截面圖。 圖14闡述了一在空隙64中形成絕緣層66之後的多位元非 揮發性記憶體裝置之載面圖。藉由在基板5〇上長出氧化物 來m緣層66。藉由在包括氧化物層52與絕緣層66之整 個裝置上沈積氧化物來形成絕緣層6 8。 圖1 5闡述了 一在絕緣層68上沈積閘材料7〇之後的多位元 非揮發性記憶體裝置之截面圖。在所闡述的該實施例中， 閘材料70由多晶矽形成。在其他實施例中，閘材料7〇可由 金屬或其他類似材料形成。 圖16闡述了該多位元非揮發性記憶體裝置被平整過之後’ 的多位元非揮發性記憶體裝置之截面圖。在所闡述的該實 把例中採用化學機械抛光（Cmp)法平整該裝置。 圖17閣述了 —去除絕緣層52並形成側壁間隔74之後的多 位元非揮發性記憶體裝置之載面圖。然後，在基板5〇中植 入汲極/源極區域76與78。 遠最終多位元非揮發性記憶體裝置能分別在電荷儲存區 913l6.doc 域5 5與5 7之任-'區诚φ彳注古主_ 匕次中儲存表不一個邏輯狀態之電荷。或 者’兩個電荷區域片·5Γ田〇〇 3 了用於储存一早獨冗餘位元。藉由增 加汲極/源極電流之蚤哉处A , 义承載把力’—相對薄之氧化物層66改善 了電晶體特性。另夕卜，藉由較佳分離該等兩個電荷儲存區 或在電谚儲存區域55與57之間蝕刻氮化物可提供較佳的 電荷保持能力。

如爲程式化電荷儲存區域57，當汲極/源極區域76保 持接地電位時’可將_程式化電壓施加至閘7轉&極/源極 區域T電荷被注射進電荷儲存區域57。同樣地，爲程式 化電荷儲存區域5 5，當沒極/源極區域川呆持接地電位時， 將一程式化電壓施加至閘7〇與汲極/源極區域％ ^

月b以包括，則g：從源極至或汲極或從汲極至源極之通過電 机之為種方式讀出該裝置。一般而言，可從與其程式化方 :相反之方向讀出該裝置。亦即，該等汲極/源極區域之功 能被反轉。爲了抹除電荷儲存區域57，可將一抹除電壓施 加至閘70與汲極/源極區域”。爲了抹除電荷儲存區域”， 可將一抹除電壓施加至閘7〇與及極/源極區域％。該裝置具 有如上所述之較簡單控制該程式化與抹除狀態之益處。 在圖18—圖24之載面圖中，闡述了根據本發明之第三實 把例之—用於形成—多位元非揮發性記憶體裝置之方法。 迹了一於基板90上沈積硬遮蔽層92之後的多 非揮發性記憶體裝置之載面圖。儘管可採用可選擇地 成閘與間隔材料之任何材料’自{層92 一般由氧化 成後在絕緣層92上沈積光阻層94。然後圖案化光 9l3l6.doc 1339423 圖24闡述了 一藉由一可選擇地触刻閘丨〇6、將及極/源極 區域1丨2與1 1 4擴散進基板90並且形成側壁間隔1丨〇之後的 多位元非揮發性記憶體裝置之載面圖。 在圖2 4中所闡述之最終實施例提供了如前面所述實施例 之同樣優點。因爲可能難於控制跨越一半導體晶圓可選擇 地去除氮化物側壁間隔98，所以形成電荷儲存區域丨〇〇與 1 〇 2可能比較困難。 在圖25-圖31之裁面圖中，闡述了一根據本發明之第四實 施例之一用於形成一多位元非揮發性記憶體裝置之方法。 圖25闡述了一於基板丨30上形成一 〇n〇(氧化物—氮化 物氧化物）結構之後的多位元非揮發性記憶體裝置之截 面圖。該ΟΝΟ結構包括絕緣層132與136及電荷儲存層134。 儘官層1 34 —般由氮化物組成，然而，可採用任何數目之含 f 有陷味之電介質材料，例如氧化紹、氧化錯、氣化給、氧 化钽、氧化鑭、矽酸铪或者鋁酸铪。可在基板丨3〇上生長出 絕緣層132。藉由在絕緣層132上沈積氣化物來形成電荷儲鲁 存層m。藉由在電荷儲存層134上沈積氧化物形成絕緣層 136或者藉由氮化物層134之氧化而長出絕緣層136。 圖26闡述了一於絕緣層136上沈積硬遮蔽層138之後的多 位元非揮發性記憶體裝置之截面圖。在絕緣層丨38上沈積光 阻層140 ’然後圖案化該光阻層。而後在無光阻之區域去除 層 138。 圖27闡述了一在去除井阳ι4λ、， 玄丨承九阻14〇亚且形成側壁間隔142之後 的多位元非揮發性記，障體奘荖+沖 ^ 已U篮式置之截面圖。藉由沈積並異向 9l3l6.doc -15 - 1339423 性地蝕刻多晶矽來形成側壁間隔1 42。在該製程中可在此點 可選地植入一臨限電壓調整146。 圖28闡述了一在蝕刻掉絕緣層136與〖34之被暴露區域以 形成空隙區域148之後的多位元非揮發性記憶體裝置之載 面圖。在此同時，蝕刻掉層138之一部分。視需要，可藉由 蝕刻或者蝕刻並再生長調整層1 48之厚度。 圖29闡述了 一在用多晶矽填充空隙區域148之後的多位 元非揮發性§己憶體裝置之截面圖。側壁間隔1 4 2與填充後的 多晶矽形成閘材料1 52。在所闡述的該實施例中，可採用化 學機械拋光（CMP)法平整該裝置。 圖30闡述了一在去除絕緣層丨38以及！36之部分與電荷儲 存層134之部分之後的多位元非揮發性記憶體裝置之截面 圖。保留絕緣層1 3 6與電荷儲存層1 3 4在閘電極1 5 2之下的部 分，形成分離的電荷儲存區域157與159。閘電極152之再生 氧化物將在閘電極丨52之側邊形成附加的氧化物層1 54與 156。另外，將汲極/源極延伸158與ι6〇擴散進基板13〇。 圖3 1闡述了 一採用氮化物形成側壁間隔1 66與1 68之後的 ^位元非揮發性記憶體裝置之戴面圖。在基板1 3 0中植入汲 極/源極區域162與164。在汲極/源極區域162與164上及在閘 包極1 52上形成自對準的矽化物層丨7〇。可以與圖9之實施例 所給出方式相同之方式對圖3丨之實施例進行程式化、讀出 與抹除。 如上所述之實施例’藉由破壞該裝置之中間的氮化物而 實際上分離兩個位元’此實施例防止在該氮化物中橫向傳 9i3l6.doc 16 1339423 導電荷’並允許較簡單地控制該程式化與抹除狀態。 在圖32-圖36之截面圖中，闡述了—根據本發明之第五實 施例之用於形成-多位^非揮發性記憶體裝置之方法。、 圖32闡述了於其上生長出熱氧化物層⑻之半導體基 板180。在生長出氧化物層182後，沈積—厚氮化物層I:， 儘管層184亦可由存在的可選擇地㈣成該閘材料之任音 材料組成。採用光限層186圖案化厚氮化物層184以形成二 開鳴。如上所述之其他實施例，開口 185係藉由用於在 含有多位元非揮發性記憶體裝置之積體電路上産生特徵之 製造製程而允許之一最小尺寸。 圖33閣述了-在去除光阻層186以及於開口⑻之每一側 形成側壁間隔188之後的多位㈣揮發性記憶體裝置之載 面圖。藉由沈積-層電荷储存材料來形成側壁間隔188，接 下來異向性地㈣該電荷儲存材料。儘管亦可採用金屬材 料，然而該電荷儲存材料一般係多晶矽。側壁間隔丨8 8可實 現作爲用於此實㈣之乡位元非揮發性記憶體裝置之該等 電荷儲存結構之功能。可選地㈣側壁間隔188以調整其尺 寸。可選地㈣或者钱刻並再生長出氧化物層182以減少其 厚度，提供較佳之如上所述之電晶體特性。在形成側壁間 隔188之後，或者藉由氧化多晶矽側壁間隔188與基板丨8〇, 或者藉由在側壁間隔188上與側壁間隔188間之基板18〇上 沈積氧化物均可形成氧化物層丨9〇。 圖34闡述了-在用多晶矽閘材料192或者其他閘材料填 充開口 185之後的多位元非揮發性記憶體裝置之載面圖。 91316.doc 1339423 圖35闡述了-在平整多晶石夕間材料192以形成間電極⑽ 之後的多位元非揮發性記憶體裝置之截面圖。可採用化學 機械拋光（CMP)法來平整該材料。 圖洲述了 -在去除厚氮化物層184並且形成惻壁間隔 200之後的多位it非揮發性記憶體裝置之截面圖。該等側壁 間隔200一般由氮化物或者氧化物組成。在基板丨8。中植： 汲極/源極區域196與198。應當注意的是，採用傳統半導體 製程技術形成了汲極/源極區域196與198及側壁間隔2〇〇。 如上所述之實施例，僅採用—自對準遮蔽步驟就可製造該 多位元非揮發性記憶體裝置，因此降低了製造成本。 可以與圖9之實施例所給出方式相同之方式對圖％之實 施例進行程式化、讀出與抹除。另外，當基板⑽接地並允 許汲極/源極區域196與198浮動時，藉由在閘丨94上施加— 抹除電壓，可同時任意地抹除兩個電荷儲存區域丨8 8。 因爲’②等f 4儲存區域間之㈣部分比藉由該等側壁 間隔所決定之積體電路之最小特徵尺寸要小，所以可按比 例放縮或者降低根據本發明之上述公開實施例構造之裝置 之尺寸。 儘官在一較佳實施例之上下文中已描述了本發明，很明 員對於熟習此項技術者可根據多種形式更改本發明，並且 本發明可呈現出除了具體展示以及如上所述之實施例之外 的孑夕貫允例。因此，希望藉由後附之申請專利範圍涵蓋 落入本發明之真貫純圍之本發明所有變化。 【圖式簡單說明】 913 I6.doc it 1339423 在圖1-圖9之戴面圖中，闡述了—根據本發明之第一實施 例之用於形成一多位元非揮發性記憶體裝置之方法。 在圖10-圖丨7之戴面圖中，闡述了一根據本發明之第二實 施例之用於形成一多位元非揮發性記憶體裝置之方法。 在圖18-圖24之載面圖中，閣述了一根據本發明之第三實 鈀例之用於形成一多位兀非揮發性記憶體裝置之方法。 /圖25·圖31之截面圖中，閣述了-根據本發明之第四實

^之用於形成-多位元非揮發性記憶體裝置之方法。 在圖32-圖36之戴面圖 施例之用於形成m 根據本發明之第五實

28 ’ 7〇 ， 96 33，35 30 ’ 7〇 ， 152 34 ， 36 ’ 76 ， 78 55 氧化物層 閘材料 電荷儲存部分 閘電極 及極/源極區域 電荷儲存區域 【圖式代表符號說明】揮發性記憶趙裝置之方法 10 ， 5〇 ， 9〇 12 ’ Μ ， 56 ， 59 ， μ 66，68 14 ’ 58 基板 絕緣層 18 ， 52 ’ 92 ， 138 電荷儲存層 20 ’ 54 ， 94 ， l4〇 硬遮菽層 22 ， 32 ， 60 光阻層 24 ’ 64 ， 148 側壁間隔 26 空隙 913!6doc -19.

Claims (1)

1339423 --第即3〗0_4?^〇號專利申請案 範圍替換本(99年4 η) 專利範園： 1. 種製造-記憶體震置之方法，該方法包括: 在一基板上形成一材料層 爲一間材料； 彻層係可選擇地姓刻 在該材料層令形成—開口； :成：第-電荷儲存結構與一第二電荷儲存結構，藉 料……\ 層以在該電荷儲存材 中开7成一開口來形成該第-電荷儲存結構與該第二 f何儲存結構，其巾㈣—電荷儲存結構包括在 :位於該電荷錯存材料層之該開口之-第-側上之後剩 餘，該電荷儲存材料層之至少-部分，並且其中該第」 電荷健存結構包括在钱刻盥定 厂' 疋位於该電荷儲存材料層之 :“ 口之-苐二側上之後剩餘之該電荷儲 少一部分； /成其中形成該閘包括在該材料層之該開口中 沈積該閘材料以形成該閘之至少一部分， ^其中該閘之該部分包括位於該第_電荷儲存結構之至 >、一部分之上以及該第二電荷储存結構之至少_部分之 上之一部分。 2. 一種記憶體裝置，其包括： 一基板； 一位於該基板上之閘； -位於該基板上之第一電荷儲存結構，該第一電荷儲 存結構之至少—部分位於該閘之一第—部分下面； 913t6-990422.DOC 1339423 日修正替換頁 一位於該基板上之第-Φ μ _ ^ ^ 70 弟一電何儲存結構，該第二電荷儲 存結構之至少部分位於該ku分下面，㈣ 二電荷财子结構與該第—電荷M存結構在位置上相分 離； 其中該開包括一位於該閉之該第一部分與該閘之該第 二部分之間之第三部分； Γ閘電介質’該閘電介質之-第-部分位於該基板與 3玄第-電荷儲存結構之間，該閘電介質之—第二部分位 於該基板與該第二電荷儲存結構之間該閉電介質之一 第三部分位於該基板與該閑之該第三部分之間，盆中,亥 問電介質之該第三部分位於該閘最接近該基板之位置， 該：電介質之該第三部分之厚度不同於該間電介質之該 第一部分之厚度以及㈣電介質之該第二部分之厚度。 3. -種製造-記憶體裝置之方法，該方法包括：又 在一基板上與在-電荷儲存材料層上形成一材料層； 圖案化一位於該材料層中之開口； 在該電荷儲存材料層上之該開口之_第_側上形成— 第一側壁間隔； A在忒電荷儲存材料層上之該開口之一第二側上形成一 第二側壁間隔，藉由—空間而使得該第二側壁間隔與該 第一側壁間隔相分離； 形成一第一電荷儲存結構與一第二電荷儲存結構，形 成該第一電荷儲存結構與該第二電荷儲存結構之步驟包 括透過位於該第一側壁間隔與該第二侧壁間隔之間之介 9I316-990422.DOC 1339423 年 d 丨 -99-4, 9 ^ I 間來餘刻該電荷錯存材料層以形成位於該 層中之開口’其中該第一電荷儲存結構包括位於 側壁間隔下面並經過蝕刻後所剩餘之該電荷儲存材； 之至少一部分，並且該第二電荷储存結構 ; 丹i枯位於兮第 二側壁間隔下面並經過蝕刻後所剩餘之号你^ R 包何储存材料 層之至少一部分； 形成一閘，其中該閘包括位於該第—番^ 乐電何储存結構 至少一部分上之一部分以及位於該第-Φ μ —罨何儲存結構之 至少一部分上之一部分。

9131&990422.DOC