TWI395297B - 源極端注入儲存裝置以及用於其之方法 - Google Patents

Description

源極端注入儲存裝置以及用於其之方法

本發明相關於非揮發性記憶體，尤其相關於該等非揮發性記憶體中使用源極端注入的儲存裝置。

已發現源極端注入(SSI)優於非揮發性記憶體(NVM)的程式化中使用的一般熱載子注入(HCI)。相較於藉由一般方式(HCI)程式化，藉由SSI程式化能以相當程度減低的功率來執行。此在如電池操作極為重要的行動電話等用途中尤其重要。SSI的缺點之一在於，該等儲存裝置在積路電路上需要較多面積，其會增加成本。用於SSI的該等個別記憶體單元的設計通常包括在該通道上方的該閘極結構中的轉換，其會需要較多面積。

在努力減低增加的儲存裝置尺寸衝擊的該等技術之一係一虛擬接地陣列(VGA)架構的使用。已知VGA雖然會增加如讀取干擾等其他困難，但已比其他架構需要較小面積。此仍然是低成本NVM的一普及架構。進一步減少該儲存單元中的空間會進一步減少尺寸，及因此減低成本。

在一方面中，一種儲存裝置具有一控制閘極，其由二記憶體單元共享，及用於兩記憶體單元的汲極係一第一摻雜區域，其直接位在該控制閘極下方。在該通道方向中，該控制閘極完全覆蓋此摻雜區域。在一第二摻雜區域中，用於一已知記憶體單元的源極設置成離開該已知記憶體單元的共享控制閘極。該第二摻雜區域由具有一不同控制閘極的一毗鄰記憶體單元共享。此結構提供減少的面積，同時保留由SSI執行程式化的能力。參照至附圖及以下說明將更加了解此結構。

圖1所示為一儲存裝置結構10，其包括：一半導體基板12；一層氧化矽14，其位在基板12上；及複數個圖案化氮化矽層16，其位在氧化矽層14上。氧化矽層14較佳厚度為50至100埃。數個圖案化氮化層16較佳厚度約為1000埃，寬度約1500埃，及分隔約1500埃的距離。此等層可持續一較長的長度，例如一記憶體陣列的長度。半導體基板12較佳為矽，但亦可為另一半導體材料。

圖2所示為圖案化氮化層16周圍形成數個側壁間隔物18後的儲存裝置結構10。

圖3所示為一植入20後的儲存裝置結構10，其在由數個側壁間隔物18遮罩的數個圖案化氮化層16之間形成數個摻雜區域22、24及26。數個摻雜區域22、24及26較佳摻雜成N型到一深度以作為一源極/汲極使用。可使用磷或砷以達成該N型摻雜。用於P通道操作，數個摻雜區域22、24及26可摻雜成P型而非N型。

圖4所示為移除數個側壁間隔物18及氧化層14位於該等氮化層之間的該部分後的儲存裝置結構10。可藉由氮化物與氧化物之間具有高度選擇性的一濕HF蝕刻來達成此結構。

圖5所示為形成一層儲存層28後的儲存裝置結構10，在此範例中，儲存層28在一電介質中包括數個奈米晶體。

圖6所示為形成一閘極層30後的儲存裝置結構10。此結構顯示為一平面層，但亦可形成為一正形層。閘極層30亦可為不同導電層組成的一堆疊。閘極層30較佳為一金屬，其藉由電鍍而沉積，但亦可為另一材料，及可藉由另一方法沉積，用以沉積可作為一閘極使用的一層。若為電鍍，在終極閘極層30的電鍍前會形成一種子層(未分開地顯示)。在此範例中，該金屬較佳為鎢。

圖7所示為一平面化製程後的儲存裝置結構10，該製程自圖案化氮化層16上方移除閘極金屬層30。此製程在圖案化氮化層16之間留下由閘極層30形成的數個控制閘極32、34、36及38。用於該平面化製程較佳為使用氮化物作為該蝕刻停止層的化學機械拋光法(CMP)。或者可使用另一回蝕製程。

圖8所示為移除數個圖案化氮化層16及氧化層14的其餘部分後的儲存裝置結構10。此結構以通常用以蝕刻氮化物的乾氟蝕刻法來達成。此製程亦移除氧化物，但選擇性地移除矽。此製程留下數個控制閘極32、34、36及38及基板12的數個部分曝露。在數個控制閘極32、34、36及38下方，分別是由儲存層28形成的數個儲存層40、42、44及46。

圖9所示為基板12及數個控制閘極32、34、36及38的該等曝露部分上形成一襯裡47，及亦形成控制閘極32周圍的間隔物48，控制閘極34周圍的間隔物50，控制閘極36周圍的間隔物52，及控制閘極38周圍的間隔物54後的儲存裝置結構10。數個間隔物48、50、52及54較佳為氮化物，但亦可為另一材料。

圖10所示為一植入56使用數個側壁間隔物48、50、52及54作為遮罩，而在數個控制閘極32、34、36及38之間形成數個摻雜區域58、60及62後的儲存裝置結構10。此植入較佳與圖3所示的植入20相同。

圖11所示為移除數個側壁間隔物48、50、52及54後的儲存裝置結構10。此製程較佳使用一乾氟蝕刻法來達成。

圖12所示為形成一選擇閘極64後的儲存裝置結構10，較佳以圖6的閘極層30相同的方式來形成選擇閘極64，但可為一不同材料，及可不同地形成。

圖13以上視圖說明圖12的儲存裝置結構10，其說明使用圖12的儲存裝置結構的一VGA類型記憶體陣列80。選擇閘極64係在通稱為列方向的方向中伸展。同樣地，控制閘極34及36與數個摻雜區域22、24及60同樣係在該行方向中伸展。亦顯示數個額外的選擇閘極結構82及84平行於選擇閘極64伸展。一實際記憶體當然會具有比圖13所示者更多的結構。在此範例中，該等摻雜區域22及24直接位於數個控制閘極34及36下方。該等控制閘極之間的摻雜區域60作為源極。

在操作中，一記憶體單元定義為一控制閘極下方的一摻雜區域與數個控制閘極之間的一毗鄰摻雜區域之間的結構。因此，例如一記憶體單元包括摻雜區域22、摻雜區域60，及控制閘極34位於摻雜區域22與60之間的部分，及選擇閘極64位於摻雜區域22與60之間的部分。該通道係基板12沿著基板12的頂表面位於摻雜區域22與60之間的部分。氧化層47作為該間隙介電層，其中該通道區域中的該等電子在程式化期間獲得能量以用於注入，其中選擇閘極64比控制閘極34更靠近該通道。為程式化此記憶體單元，選擇閘極64偏壓到約2至3伏的電壓，作為源極的摻雜區域60接地，控制閘極34偏壓到約5至6伏的電壓，及作為汲極的摻雜區域22偏壓到約5伏。此建立通過該通道的一電流。來自該源極，即摻雜區域60的數個電子在控制閘極34的邊緣，其最靠近該源極，注入到儲存層42中。因此達成源極端注入。繼續此源極端注入，直到程式化層42已捕獲夠多電子，足以在一讀取操作期間提供足夠偏壓以相當程度地阻抗該通道中的電流。在一讀取期間，選擇閘極64及控制閘極34兩者充分地偏壓，以令可測量電流在無程式化時通過該通道。在該程式化條件中，電子在儲存層42中的累積防止該通道反向，其中該通道區域直接在該等電子累積處下方。此阻抗摻雜區域60與22之間的電流，以便在程式化與未程式化之間電流中的差異相當大且可加以測量。藉由偏壓控制閘極34到約－6伏及基板12到約＋6伏以執行拭除。

類似操作應用到圖12所示的其他記憶體單元。共享控制閘極34及摻雜區域22的另一記憶體單元具有其通道，其位於分別作為源極及汲極的摻雜區域58與22之間。另一記憶體單元共享摻雜區域60及具有其通道，其位於分別作為源極及汲極的摻雜區域60與44之間。因此，藉由共享單元之間的該等摻雜區域及選擇閘極兩者以節省晶片面積的有利點，與SSI的有利點結合，而提供兩者的優點。

圖14所示為一類似於圖12中儲存裝置10的儲存裝置結構10'。在此範例中，相似特徵具有相同參考數字，但具有一重音符號。藉由使用相同製程以製造儲存裝置結構10'，但跳過圖9側壁間隔物的形成及圖10及11的製程。此可看作從圖8到圖12，但加入相似於襯裡47的一襯裡。在此例中，數個圖案化氮化層16將只有一半寬度，但維持如圖1所示的相同間隔。結果是，在該等控制閘極之間未有相似於摻雜區域58、60及62的摻雜區域，因此減少所需的空間。

若為圖14的儲存裝置10'，則一記憶體單元係數個毗鄰摻雜區域之間的結構，及各記憶體單元為二位元，其藉由改變該等摻雜區域的極性而達成。例如，一記憶體單元包括摻雜區域42'及44'，控制閘極34'及36'位在摻雜區域42'與44'之間的該等部分，及選擇閘極64'位在摻雜區域22'與24'之間的該部分。該通道係沿著基板12的頂表面位在摻雜區域22'與24'之間。由儲存層42位在摻雜區域22'與24'之間的該部分來代表一位元，及由儲存層44位在摻雜區域22'與24'之間的該部分來代表一第二位元。同樣地，由摻雜區域24'與26'之間的結構，包括摻雜區域24'與26'，來代表額外二位元。

作為一範例，用以程式化在儲存層42'位於摻雜區域22'與24'之間的該位元，摻雜區域22'作為汲極，及摻雜區域24'作為源極。正偏壓控制閘極36'以使其下方的通道反向，正偏壓選擇閘極64'以使控制閘極34'與36'之間的通道反向，正偏壓控制閘極34'以吸引電子進入儲存層42'中，及正偏壓摻雜區域22'以誘導通道電流，其產生熱載子。同樣地，用於在儲存層44'位於摻雜區域22'與24'之間所代表的該位元，藉由反轉在摻雜區域22'與24'及在控制閘極34'與36'的該等偏壓，同時保持基板12與選擇閘極64'為相同偏壓，而達成程式化。

藉由使用摻雜區域22'作為汲極，用以讀取儲存層42'中的該等位元，及當讀取在儲存層44'的該等位元時使用摻雜區域24'作為汲極，而達成讀取。至於圖12的儲存裝置10，以相同方式來達成程式化。

熟諳此藝者可輕易對本文中為說明目的所選擇的該等實施例作出各種變動及修改。例如，已說明此等實施例使用一塊狀矽基板，但亦可使用另一基板類型，如絕緣物上半導體(SOI)或SOI混合物。而且，熱載子注入(HCI)亦可配合SSI使用，以在該等儲存層的內部造成程式化。因此，例如程式化可在儲存層42靠近摻雜區域22的左右兩端。藉由使用HCI在儲存層42的中央區注入數個電子及使用SSI在儲存層42的橫向外緣注入數個電子，可在儲存層42的各端程式化二位元資訊。接著，字面上，儲存層42實際上可儲存四個位元。只要不背離本發明的精神，意欲此類修改及變化包括在本發明的範疇內，本發明的範疇僅由以下申請專利範圍的一完善詮釋加以評定。

10．．．儲存裝置

12．．．基板

14．．．氧化層

16．．．氮化層

18、48、50、52、54．．．側壁間隔物

20、56．．．植入

22、24、26、58、60、62．．．區域

28、40、42、44、46．．．儲存層

30．．．閘極金屬層

32、34、36、38．．．控制閘極

47．．．襯裡

64．．．選擇閘極

80．．．虛擬接地陣列(VGA)類型記憶體陣列

82、84．．．額外選擇閘極結構

由本發明的一較佳實施例配合附圖的詳細說明，熟諳此藝者可輕易了解本發明的上述及進一步更特定目的及優點：圖1根據一實施例以剖面圖說明在一處理階段中的一儲存裝置結構；圖2係圖1的儲存裝置結構在一後續處理階段中的剖面圖；圖3係圖2的儲存裝置結構在一後續處理階段中的剖面圖；圖4係圖3的儲存裝置結構在一後續處理階段中的剖面圖；圖5係圖4的儲存裝置結構在一後續處理階段中的剖面圖；圖6係圖5的儲存裝置結構在一後續處理階段中的剖面圖；圖7係圖6的儲存裝置結構在一後續處理階段中的剖面圖；圖8係圖7的儲存裝置結構在一後續處理階段中的剖面圖；圖9係圖8的儲存裝置結構在一後續處理階段中的剖面圖；圖10係圖9的儲存裝置結構在一後續處理階段中的剖面圖；圖11係圖10的儲存裝置結構在一後續處理階段中的剖面圖；圖12係圖11的儲存裝置結構在一後續處理階段中的剖面圖；圖13係圖1至12的儲存裝置結構的上視圖；及圖14以剖面圖說明一儲存體，其為圖1至13所示者的一替代例。

10．．．儲存裝置

12．．．基板

22、24、26、58、60、62．．．區域

32、34、36、38．．．控制閘極

40、42、44、46．．．儲存層

47．．．襯裡

64．．．選擇閘極

Claims (9)

1. 一種用以形成一儲存裝置結構之方法，包括：提供一屬於一第一傳導類型之基板；形成犧牲材料之一第一圖案層、一第二圖案層、及一第三圖案層，其中該第一圖案層、該第二圖案層、及該第三圖案層具有一長度，其延伸一記憶體陣列之一長度；在該基板內，形成一屬於一第二傳導類型之第一摻雜區域，及一屬於該第二傳導類型之第二摻雜區域，該第二傳導類型與該第一傳導類型相反，其中該第一摻雜區域壓過在該第一圖案層和該第二圖案層之長度之間之一區域之一部分，且該第二摻雜區域壓過在該第二圖案層和該第三圖案層之長度之間之一區域之一部分；在形成該第一圖案層、該第二圖案層、及該第三圖案層及形成該第一摻雜區域和該第二摻雜區域之該等步驟後，形成一分離電荷儲存層，其覆蓋於基板之上，其包括覆蓋於該第一圖案層和該第二圖案層之長度之間之該區域之上且覆蓋於該第二圖案層和該第三圖案層之長度之間之該區域之上；形成一第一導電控制電極及一第二導電控制電極，該第一導電控制電極覆蓋在該第一圖案層和該第二圖案層之長度之間之該區域中之該分離電荷儲存層之上，該第二導電控制電極覆蓋在該第二圖案層和該第三圖案層之長度之間之該區域中之該分離電荷儲存層之上； 在形成該第一導電控制電極和該第二導電控制電極之後，移除該第一圖案層、該第二圖案層、及該第三圖案層以提供一第一空出區域、一第二空出區域、及一第三空出區域；在移除該第一圖案層、該第二圖案層、及該第三圖案層之後，在該基板內形成一屬於該第二傳導類型之第三摻雜區域、一屬於該第二傳導類型之第四摻雜區域、及一屬於該第二傳導類型之第五摻雜區域，其中該第三摻雜區域在該第一空出區域之一部分中，該第四摻雜區域在該第二空出區域之一部分中，及該第五摻雜區域在該第三空出區域之一部分中；及形成一導電選擇電極，其覆蓋於該第一空出區域、該第二空出區域、及該第三空出區域之上，且其覆蓋於該第三摻雜區域、該第四摻雜區域、及該第五摻雜區域之上。
2. 如請求項1之方法，其中形成該第一摻雜區域及該第二摻雜區域之該步驟之特徵進一步在於：沿著該第一圖案層、該第二圖案層、及該第三圖案層之該等長度形成數個可丟棄之側壁間隔物；將該等可丟棄之側壁間隔物使用為一遮罩而執行一植入；及形成該第一摻雜區域及該第二摻雜區域後，移除該等可丟棄之側壁間隔物。
3. 如請求項1之方法，其中形成該分離電荷儲存層之該步 驟之特徵進一步在於：使用數個奈米叢集以形成該分離電荷儲存層。
4. 如請求項1之方法，其中形成該第一圖案層、該第二圖案層、及該第三圖案層之該步驟之特徵進一步在於：該第一圖案層、該第二圖案層、及該第三圖案層包含氮化物。
5. 如請求項1之方法，其中形成該分離電荷儲存層覆蓋於該犧牲材料間之該基板之上之步驟尚包括沉積一層奈米叢集，及移除該層未在該第一導電控制電極及該第二導電控制電極下方之數個部分。
6. 一種用以形成一儲存裝置結構之方法，包括：提供一基板；在該基板上方形成複數個犧牲材料區域；在各該等犧牲材料區域上形成一可丟棄之側壁間隔物，以減少分開該等犧牲材料區域之距離；在該基板未由一可丟棄側壁間隔物或該等犧牲材料區域覆蓋之數個部分中形成複數個擴散區；移除各該等犧牲材料區域上之該可丟棄側壁間隔物；沉積一分離電荷儲存層及圖案化該分離電荷儲存層，以形成複數個分離電荷儲存材料，其覆蓋於各該複數個擴散區之上；形成複數個控制閘極，各該複數個控制閘極覆蓋於該複數個分離電荷儲存材料之一上方；形成一閘極介電層，其與該複數個控制閘極之一部分 接觸；在形成該複數個控制閘極之後，移除該複數個犧牲材料區域以提供多個空出區域；及形成一選擇閘極，其覆蓋於各該複數個控制閘極之上，及橫向地位於該複數個空出區域中之各該複數個控制閘極之間，其中數個毗鄰之記憶體單元共享該選擇閘極。
7. 如請求項6之方法，尚包括：在移除該複數個犧牲材料區域之後，在基板中、該等犧牲材料區域之間，及該選擇閘極下方，形成另外複數個擴散區，各該另外複數個擴散區作為電流電極。
8. 如請求項6之方法，尚包括：偏壓該儲存裝置結構以許可各該複數個擴散區，作為一源極以用於一單一記憶體單元中二儲存位元之一第一者，及作為一汲極以用於該二儲存位元之一第二者。
9. 如請求項6之方法，尚包括：形成該基板中之該另外複數個擴散區之前，先在各該複數個控制閘極周圍形成數個可移除之側壁間隔物，該等可移除側壁間隔物大體上使該另外複數個擴散區居中於該複數個控制閘極間之該基板中；及移除該等可移除側壁間隔物。