TWI441367B - 多階記憶胞及其製造方法 - Google Patents
多階記憶胞及其製造方法 Download PDFInfo
- Publication number
- TWI441367B TWI441367B TW097140924A TW97140924A TWI441367B TW I441367 B TWI441367 B TW I441367B TW 097140924 A TW097140924 A TW 097140924A TW 97140924 A TW97140924 A TW 97140924A TW I441367 B TWI441367 B TW I441367B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- material layer
- memory material
- memory
- memory cell
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 275
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000463 material Substances 0.000 claims description 273
- 125000006850 spacer group Chemical group 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 29
- 239000012782 phase change material Substances 0.000 claims description 28
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 20
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 10
- 150000004770 chalcogenides Chemical class 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 10
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 10
- 229910052711 selenium Inorganic materials 0.000 claims description 10
- 239000011669 selenium Substances 0.000 claims description 10
- 229910052718 tin Inorganic materials 0.000 claims description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 10
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 10
- 239000011787 zinc oxide Substances 0.000 claims description 10
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 9
- 229910052746 lanthanum Inorganic materials 0.000 claims description 9
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 9
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 9
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 9
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 9
- 229910052684 Cerium Inorganic materials 0.000 claims description 6
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 150000002739 metals Chemical class 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 7
- 229910001297 Zn alloy Inorganic materials 0.000 description 7
- 229910052707 ruthenium Inorganic materials 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052741 iridium Inorganic materials 0.000 description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 5
- 229910052762 osmium Inorganic materials 0.000 description 5
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052735 hafnium Inorganic materials 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910000636 Ce alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
本發明是有關於一種半導體結構，且特別是有關於一種多階記憶胞及其製造方法。
利用半導體技術所衍生出來的各式記憶體元件，如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、非揮發性記憶體(non－volatile memory)等，在目前的半導體產業中佔了舉足輕重的地位。隨著日益成熟的技術，這些記憶體也被廣泛地應用於個人電腦、行動電話、網路等方面，已成為生活中不可或缺的重要電子產品。
隨著消費性電子產品的普及與系統產品的廣泛應用，對於具有低功率耗損、低成本、高讀取/寫入速度、小體積與高容量密度的記憶體之需求也越來越高。在目前的記憶體中，具有一種藉由改變可變電阻層之電阻率來記錄資料的記憶體，是目前極力發展的記憶體元件之一。
電阻式記憶體(resistive random access memory,RRAM)是利用電流脈衝以及施加轉換電壓來改變作為可變電阻層的薄膜狀態，以在不同的狀態下基於不同的電阻值來進行設定狀態(set state)與重置狀態(reset state)之間的轉換。利用電阻值不同的設定狀態(set state)與重置狀態(reset state)即可以作為記憶體儲存「0」與「1」之數位資料。
然而，習知之電阻式記憶體無法作為多階(multi－level)使用。而且，由於記憶體元件愈做愈小，在製程上的複雜度及成本大大提高。因此，如何縮減積體電路的面積，以增加記憶體的積集度，降低成本，一直都是極重要的課題。
有鑑於此，本發明提供一種多階記憶胞，可在單一記憶胞中儲存多位元資料。
本發明提供一種多階記憶胞的製造方法，可簡化製程、有效降低成本。
本發明提出一種多階記憶胞，包括一下電極、一第一介電層、多層記憶材料層、多層第二介電層與一上電極，其中該下電極設置於該基底中，而該第一介電層設置於該基底上，該第一介電層具有一開口暴露該下電極。多層記憶材料層層疊於該開口所暴露的第一介電層的側壁，並電性連接該下電極。多層第二介電層設置於多層記憶材料層中相鄰的各記憶材料層之間，且位於該開口所暴露的第一介電層的側壁上。該上電極設置於多層記憶材料層上。如此，即可在單一記憶胞中儲存多位元資料。
依照本發明的一實施例所述，在該多階記憶胞中，多層記憶材料層的層數為大於或等於三層。
依照本發明的一實施例所述，在該多階記憶胞中，多層記憶材料層中各記憶材料層的材質包括可變電阻材料或相變化材料。
依照本發明的一實施例所述，在該多階記憶胞中，可變電阻材料包括過渡金屬氧化物。可變電阻材料選自氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金所組之族群。
依照本發明的一實施例所述，在該多階記憶胞中，相變化材料包括硫屬化合物(chalcogenide)。相變化材料為含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。
依照本發明的一實施例所述，在該多階記憶胞中，多層記憶材料層中的每一層的記憶材料層的材質為相同材料或不同材料。
依照本發明的一實施例所述，在該多階記憶胞中，多層第二介電層中的每一層的第二介電層的材質為相同材料或不同材料。
依照本發明的一實施例所述，該多層記憶材料層包括有一第一記憶材料層、一第二記憶材料層、一第三記憶材料層，而該多層第二介電層係形成多層間隙壁包括一第一間隙壁、一第二間隙壁。該第一記憶材料層設置於該介電層的該開口中。該第一間隙壁設置於該第一記憶材料層的側壁。該第一間隙壁係由該第二介電層形成的。該第二記憶材料層設置於該第一記憶材料層與該第一間隙壁上。該第二間隙壁設置於該第二記憶材料層的側壁。該第二間隙壁係由該第二介電層形成的。該第三記憶材料層設置於該第二記憶材料層與該第二間隙壁上。該上電極設置於該第
三記憶材料層上。
依照本發明的一實施例所述，在該多階記憶胞中，該第三記憶材料層直接接觸該下電極。
依照本發明的一實施例所述，在該多階記憶胞中，該第一記憶材料層、該第二記憶材料層與該第三記憶材料層的材質包括可變電阻材料或相變化材料。
依照本發明的一實施例所述，在該多階記憶胞中，該可變電阻材料包括過渡金屬氧化物。可變電阻材料選自氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金所組之族群。
依照本發明的一實施例所述，在該多階記憶胞中，該相變化材料包括硫屬化合物(chalcogenide)。相變化材料為含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。
依照本發明的一實施例所述，在該多階記憶胞中，該第一記憶材料層、該第二記憶材料層與該第三記憶材料層的材質為相同材料或不同材料。
依照本發明的一實施例所述，在該多階記憶胞中，該介電層、該第一間隙壁層與該第二間隙壁的材質為相同材料或不同材料。
依照本發明的一實施例所述，在該多階記憶胞中，該第一記憶材料層、該第二記憶材料層與該第三記憶材料層更包括覆蓋該介電層。
本發明提出一種多階記憶胞的製造方法，包括下列步
驟。首先，提供一基底，此基底中已形成有一下電極。於該基底上形成一介電層，並於該介電層中形成一開口，以暴露該下電極。接著，於該基底上形成一第一記憶材料層，並於該第一記憶材料層的側壁形成一第一間隙壁。然後，於該第一記憶材料層與該第一間隙壁上形成一第二記憶材料層，並於該第二記憶材料層的側壁形成一第二間隙壁。之後，於該第二記憶材料層與該第二間隙壁上形成一第三記憶材料層，並於該第三記憶材料層上形成一上電極。
依照本發明的一實施例所述，在該多階記憶胞的製造方法中，於該第一記憶材料層的側壁形成該第一間隙壁步驟如下：於該基底上形成一第一介電層，並回蝕刻該第一介電層，以形成該第一間隙壁。
依照本發明的一實施例所述，在該多階記憶胞的製造方法中，回蝕刻該第一介電層時，更包括移除部分第一記憶材料層，以暴露出該下電極。
依照本發明的一實施例所述，在該多階記憶胞的製造方法中，於該第二記憶材料層的側壁形成該第二間隙壁的步驟如下：於該基底上形成一第二介電層，並回蝕刻該第二介電層，以形成該第二間隙壁。
依照本發明的一實施例所述，在該多階記憶胞的製造方法中，回蝕刻該第二介電層時，更包括移除部分第二記憶材料層，以暴露出該下電極。
依照本發明的一實施例所述，在該多階記憶胞的製造方法中，該第一記憶材料層、該第二記憶材料層與該第三
記憶材料層的材質包括可變電阻材料或相變化材料。
依照本發明的一實施例所述，在該多階記憶胞的製造方法中，該第一記憶材料層、該第二記憶材料層與該第三記憶材料層的材質為相同材料或不同。
依照本發明的一實施例所述，在該多階記憶胞的製造方法中，該介電層、該第一間隙壁與該第二間隙壁的材質為相同材料或不同。
本發明利用在單一記憶胞形成多層記憶材料層及區隔多層記憶材料層的間隙壁，而可以在單一記憶胞中儲存多位元資料。而且，在多層記憶材料層則可選擇不同材料或厚度來區分各個階層(level)。
本發明的多階記憶胞中，若採用自我對準的製程方法形成的間隙壁作為區隔多層記憶材料層的介電層，則可以減少黃光製程步驟，並降低黃光曝光的困難度。
本發明的多階記憶胞的製造方法中，由於採用自我對準的製程方法形成的間隙壁作為區隔多層記憶材料層的介電層，因此可以減少黃光製程步驟，降低黃光曝光的困難度，進而降低製造成本。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
本發明所提出的多階記憶胞至少包括一下電極、一第
一介電層、多層記憶材料層、多層第二介電層與一上電極。該下電極設置於該基底中。該第一介電層設置於該基底上，且該第一介電層具有一開口暴露該下電極。多層記憶材料層層疊於該開口所暴露的第一介電層的側壁，並電性連接該下電極。多層第二介電層分別設置於多層記憶材料層中相鄰的各記憶材料層之間，且位於該開口所暴露的第一介電層的側壁上。該多層第二介電層例如形成多層間隙壁。該上電極設置於多層記憶材料層上。在本發明中，所謂的記憶材料層是指當可變電阻材料或相變化材料等通電流後會改變自身之電阻值的材料。
本發明利用在單一記憶胞形成多層記憶材料層(多層記憶材料層的層數例如是大於等於三層)及區隔多層記憶材料層的介電層，來進行多階儲存。而且，在多層記憶材料層則可選擇不同材料或厚度來區分各個階層(level)。
圖1所繪示為本發明第一實施例之多階記憶胞剖面圖。本實施例以設置三層記憶材料層為例做說明。當然，記憶材料層層數可以依實際需要的階數而適當設置。
本發明的多階記憶胞例如是由一下電極102、一介電層104、一第一記憶材料層108、一第一間隙壁110、一第二記憶材料層112、一第二間隙壁114、一第三記憶材料層116與一上電極118。
該下電極102例如設置於該基底100上。該基底100例如是矽基底。該下電極102例如是導體層(金屬或摻雜多晶矽等)或者是形成於該基底100中的摻雜區。
該介電層104設置於該下電極102上，該介電層104具有一開口106暴露該下電極102。該介電層104的材料例如是氧化矽、氮化矽、氮氧化矽等。
該第一記憶材料層108設置於該介電層104的開口106中。該第一記憶材料層108亦可選擇性的覆蓋於該介電層104上。該第一記憶材料層108亦可設置於該開口106所暴露之介電層104側壁，亦即該第一記憶材料層108位於該第一間隙壁110與該介電層104之間。該第一記憶材料層108之材質包括一可變電阻材料或一相變化材料。該可變電阻材料包括過渡金屬氧化物，例如氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金。而該相變化材料包括硫屬化合物(chalcogenide)例如含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。
該第一間隙壁110設置於該第一記憶材料層108的側壁。該第一間隙壁110的材料例如是氧化矽、氮化矽、氮氧化矽等。該第一間隙壁110以隔離位於該開口106內之該第一記憶材料層108與該第二記憶材料層112。
該第二記憶材料層112設置於該第一記憶材料層108與該第一間隙壁110上。該第二記憶材料層112亦可選擇性的覆蓋於該介電層104上。該第二記憶材料層112位於該第二間隙壁114與該第一間隙壁110之間。該第二記憶材料層112之材質包括一可變電阻材料或一相變化材料。該可變電阻材料包括過渡金屬氧化物，例如氧化鈦、氧化
鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金。該相變化材料包括硫屬化合物(chalcogenide)例如含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。
該第二間隙壁114設置於該第二記憶材料層112的側壁。該第二間隙壁114的材料例如是氧化矽、氮化矽、氮氧化矽等。該第二間隙壁114以隔離位於該開口106內之該第二記憶材料層112與該第三記憶材料層116。
該第三記憶材料層116設置於該第二記憶材料層112與該第二間隙壁114上。該第三記憶材料層116可選擇性的覆蓋於該介電層104上，亦可選擇性的直接與該下電極102接觸。該第三記憶材料層116位於該第二間隙壁114、該第二記憶材料層112與該上電極118之間。該第三記憶材料層116之材質包括一可變電阻材料或一相變化材料。該可變電阻材料包括過渡金屬氧化物，例如氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金。該相變化材料包括硫屬化合物(chalcogenide)例如含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。
該上電極118設置於該第三記憶材料層116上。該上電極118例如是導體層，其材質例如是金屬或摻雜多晶矽等。
在本發明中，該第一記憶材料層108、該第二記憶材料層112與該第三記憶材料層116的材質可為相同材料，
也可為不同材料。該第一記憶材料層108、該第二記憶材料層112與該第三記憶材料層116的厚度可為相同厚度，也可為不同厚度。
該介電層104、該第一間隙壁110與該第二間隙壁114的材質可為相同材料，也可為不同材料。該介電層104、該第一間隙壁110與該第二間隙壁114的厚度可為相同厚度，也可為不同厚度。
本發明利用在單一記憶胞形成多層記憶材料層(108、110、112)及區隔多層記憶材料層的間隙壁110、114，而可以在單一記憶胞中儲存多位元資料。而且，在多層記憶材料層則可選擇不同材料或厚度來區分各個階層(level)。
本發明的多階記憶胞中，若採用自我對準的製程方法形成的間隙壁作為區隔多層記憶材料層的介電層，則可以減少黃光製程步驟，並降低黃光曝光的困難度。
圖2A至圖2D所繪示為本發明第一實施例之多階記憶胞操作示意圖。圖2A至圖2D中，構件與圖1相同者，給予相同的標號，並省略其說明。
接著說明本發明之多階記憶胞的操作模式。在下述說明中，以相變化記憶胞的操作為例作說明，亦即該第一記憶材料層108、該第二記憶材料層112與該第三記憶材料層116的材質為相變化材料。
如圖2A所示，多階記憶胞初始態訂為00，其讀取到的電阻值為並聯位置1、位置2、位置3的初始態電阻(設置(SET)態電阻)。
第一階操作時(程式化成01狀態)，由於位置1、位置2、位置3所感受的電阻不同，因此所感受到的電流密度也不同。電流密度最高的位置1，會在位置1產生區域性的加熱，使位置1的相變化層(第三記憶材料層116)變成非晶態，即所謂的重置(RESET)狀態。如圖2B所示，01狀態的操作為並聯位置1(RESET態電阻)與位置2(SET態電阻)、位置3(SET態電阻)。
第二階操作時(程式化成10狀態)，由於位置1為高阻態，因此電流大部分傾向通過位置2與位置3，並在位置2形成局部高電流密度區域，使位置2產生區域性的加熱，使位置2的相變化層(第二記憶材料層112)變成非晶態，即所謂的RESET狀態。如圖2C所示，10狀態的操作為並聯位置1(RESET態電阻)、位置2(RESET態電阻)與位置3(SET態電阻)。
最後，第三階操作時(程式化成11狀態)，由於位置1、位置2為高阻態，因此電流大部分傾向通過位置3，使位置3產生區域性加熱，使位置3的相變化層(第一記憶材料層108)變成非晶態，即所謂的RESET狀態。如圖2D所示，11狀態的操作為並聯位置1(RESET態電阻)、位置2(RESET態電阻)、位置3(RESET態電阻)的結果。
圖3A至圖3D為本發明之一較佳實施例之多階記憶胞的製造方法流程圖。
請參照圖3A，首先提供一基底200。該基底200例如是矽基底。該基底200中已形成一下電極202。該下電極202例如是導體層(金屬或摻雜多晶矽等)或者是形成於基
底200中的摻雜區。當該下電極202的材質導體層(金屬或摻雜多晶矽等)時，該下電極202的形成方法例如是物理氣相沈積法或化學氣相沈積法。當該下電極202是形成於該基底200中的摻雜區時，該下電極202的形成方法例如是離子植入法。
接著，於該基底200上形成一介電層204。該介電層204的材料例如是氧化矽、氮化矽、氮氧化矽等。該介電層204的形成方法例如是化學氣相沈積法。然後，於該介電層204中形成一開口206，以暴露部分下電極202。於該介電層204中形成該開口206的方法例如是微影及蝕刻製程。
請參照圖3B，於該基底200上形成一第一記憶材料層208。該第一記憶材料層208之材質包括一可變電阻材料或一相變化材料。該可變電阻材料包括過渡金屬氧化物，例如氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金。該相變化材料包括硫屬化合物(chalcogenide)例如含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。該第一記憶材料層208的形成方法例如是物理氣相沈積法或化學氣相沈積法。
然後，於該基底200上形成一介電層210。該介電層210的材料例如是氧化矽、氮化矽、氮氧化矽等。該介電層210的形成方法例如是化學氣相沈積法。
請參照圖3C，回蝕刻該介電層210，以形成一第一間隙壁210a。在回蝕刻該介電層210時，更可以選擇性的移
除部分第一記憶材料層208，以暴露出該下電極202。
接著，於該第一記憶材料層208與該第一間隙壁210a上形成一第二記憶材料層212。該第二記憶材料層212之材質包括一可變電阻材料或一相變化材料。該可變電阻材料包括過渡金屬氧化物，例如氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金。該相變化材料包括硫屬化合物(chalcogenide)例如含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。該第二記憶材料層212的形成方法例如是物理氣相沈積法或化學氣相沈積法。
然後，於該基底200上形成一介電層214。該介電層214的材料例如是氧化矽、氮化矽、氮氧化矽等。該介電層214的形成方法例如是化學氣相沈積法。
請參照圖3D，回蝕刻該介電層214，以形成一第二間隙壁214a。在回蝕刻該介電層214時，更可以選擇性的移除部分第二記憶材料層212，以暴露出該下電極202。
接著，於該第二記憶材料層212與該第二間隙壁214a上形成一第三記憶材料層216。該第三記憶材料層216之材質包括一可變電阻材料或一相變化材料。該可變電阻材料包括過渡金屬氧化物，例如氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金。該相變化材料包括硫屬化合物(chalcogenide)例如含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。該第三記憶材料層216的形成方法例如是物理氣相沈積法或化學氣相沈積法。
然後，於該第三記憶材料層216上形成一上電極218。該上電極218例如是導體層(金屬或摻雜多晶矽等)。該上電極218的形成方法例如是物理氣相沈積法或化學氣相沈積法。
在本實施例中，該第一記憶材料層208、該第二記憶材料層212與該第三記憶材料層216的材質可為相同材料，也可為不同材料。該第一記憶材料層208、該第二記憶材料層212與該第三記憶材料層216的厚度可為相同，也可為不同。
在本實施例中，該介電層204、該第一間隙壁210a與該第二間隙壁214a的材質為相同材料或不同。
本發明的多階記憶胞的製造方法中，由於採用自我對準的製程方法形成的間隙壁作為區隔多層記憶材料層的介電層，因此可以減少黃光製程步驟，降低黃光曝光的困難度，進而降低製造成本。
綜上所述，本發明至少具有下列優點：1.本發明之多階記憶胞可以在單一記憶胞中儲存多位元的資訊。
2.本發明之多階記憶胞利用在單一記憶胞形成多層記憶材料層及區隔多層記憶材料層的間隙壁，來進行多位元儲存。而且，在多層記憶材料層則可選擇不同材料或厚度來區分各個階層(level)。
3.本發明的多階記憶胞的製造方法可以減少黃光製程步驟，降低黃光曝光的困難度，進而降低製造成本。
雖然本發明已以較佳實施例揭露如上，然其並非用以
限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1、2、3‧‧‧位置
100、200‧‧‧基底
102、202‧‧‧下電極
104、204、210、214‧‧‧介電層
106、206‧‧‧開口
108、208‧‧‧第一記憶材料層
110、210a‧‧‧第一間隙壁
112、212‧‧‧第二記憶材料層
114、214a‧‧‧第二間隙壁
116、216‧‧‧第三記憶材料層
118、218‧‧‧上電極
圖1所繪示為本發明第一實施例之多階記憶胞剖面圖。
圖2A至圖2D所繪示為本發明第一實施例之多階記憶胞操作示意圖。
圖3A至圖3D為本發明之一較佳實施例之多階記憶胞的製造方法流程圖。
100‧‧‧基底
104‧‧‧介電層
106‧‧‧開口
108‧‧‧第一記憶材料層
110‧‧‧第一間隙壁
112‧‧‧第二記憶材料層
114‧‧‧第二間隙壁
116‧‧‧第三記憶材料層
118‧‧‧上電極
Claims (27)
- 一種多階記憶胞，包括：一下電極，設置於一基底上；一第一介電層，設置於該基底上，該第一介電層具有一開口暴露該下電極；多層記憶材料層，直接接觸地層疊於該開口所暴露的該第一介電層的側壁，並電性連接該下電極；多層第二介電層，設置於該多層記憶材料層中相鄰的各記憶材料層之間，且位於該開口所暴露的該第一介電層的側壁上；以及一上電極，設置於該多層記憶材料層上。
- 如申請專利範圍第1項所述之多階記憶胞，其中該多層記憶材料層的層數為大於或等於三層。
- 如申請專利範圍第1項所述之多階記憶胞，其中該多層記憶材料層中各記憶材料層的材質包括一可變電阻材料或一相變化材料。
- 如申請專利範圍第3項所述之多階記憶胞，其中該可變電阻材料包括過渡金屬氧化物。
- 如申請專利範圍第4項所述之多階記憶胞，其中該可變電阻材料選自氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金所組之族群。
- 如申請專利範圍第3項所述之多階記憶胞，其中該相變化材料包括硫屬化合物(chalcogenide)。
- 如申請專利範圍第6項所述之多階記憶胞，其中該 相變化材料為含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。
- 如申請專利範圍第1項所述之多階記憶胞，其中該多層記憶材料層中的每一層的記憶材料層的材質為相同材料或不同材料。
- 如申請專利範圍第1項所述之多階記憶胞，其中該多層第二介電層中的每一層的第二介電層的材質為相同材料或不同材料。
- 如申請專利範圍第1項所述之多階記憶胞，其中該多層記憶材料層，包括：一第一記憶材料層、一第二記憶材料層、一第三記憶材料層；該多層第二介電層，包括：一第一間隙壁、一第二間隙壁；該第一記憶材料層設置於該第一介電層的該開口中；該第一間隙壁設置於該第一記憶材料層的側壁；該第二記憶材料層設置於該第一記憶材料層與該第一間隙壁上；該第二間隙壁設置於該第二記憶材料層的側壁；該第三記憶材料層設置於該第二記憶材料層與該第二間隙壁上；以及該上電極設置於該第三記憶材料層上。
- 如申請專利範圍第10項所述之多階記憶胞，其中該第三記憶材料層直接接觸該下電極。
- 如申請專利範圍第10項所述之多階記憶胞，其中 該第一記憶材料層、該第二記憶材料層與該第三記憶材料層的材質包括一可變電阻材料或一相變化材料。
- 如申請專利範圍第12項所述之多階記憶胞，其中該可變電阻材料包括過渡金屬氧化物。
- 如申請專利範圍第13項所述之多階記憶胞，其中該可變電阻材料選自氧化鈦、氧化鉿、氧化鋯、氧化鎳、氧化鋅與該化合物的合金所組之族群。
- 如申請專利範圍第12項所述之多階記憶胞，其中該相變化材料包括硫屬化合物(chalcogenide)。
- 如申請專利範圍第15項所述之多階記憶胞，其中該相變化材料為含有銻、鍺、碲、硒、銦、錫任一種的金屬合金，該金屬合金含有大於或等於兩種的金屬元素。
- 如申請專利範圍第10項所述之多階記憶胞，其中該第一記憶材料層、該第二記憶材料層與該第三記憶材料層的材質為相同材料或不同材料。
- 如申請專利範圍第10項所述之多階記憶胞，其中該第一介電層、該第一間隙壁與該第二間隙壁的材質為相同材料或不同材料。
- 如申請專利範圍第10項所述之多階記憶胞，其中該第一記憶材料層、該第二記憶材料層與該第三記憶材料層更包括覆蓋該第一介電層。
- 一種多階記憶胞的製造方法，包括：提供一基底，該基底上形成一下電極；於該基底上形成一介電層； 於該介電層中形成一開口，以暴露該下電極；於該基底上形成一第一記憶材料層；於該第一記憶材料層的側壁形成一第一間隙壁；於該第一記憶材料層與該第一間隙壁上形成一第二記憶材料層；於該第二記憶材料層的側壁形成一第二間隙壁；於該第二記憶材料層與該第二間隙壁上形成一第三記憶材料層；以及於該第三記憶材料層上形成一上電極。
- 如申請專利範圍第20項所述之多階記憶胞的製造方法，其中於該第一記憶材料層的側壁形成該第一間隙壁，包括：於該基底上形成一第一介電層；以及回蝕刻該第一介電層，以形成該第一間隙壁。
- 如申請專利範圍第21項所述之多階記憶胞的製造方法，其中回蝕刻該第一介電層時，更包括移除部分該第一記憶材料層，以暴露出該下電極。
- 如申請專利範圍第20項所述之多階記憶胞的製造方法，其中於該第二記憶材料層的側壁形成該第二間隙壁，包括：於該基底上形成一第二介電層；以及回蝕刻該第二介電層，以形成該第二間隙壁。
- 如申請專利範圍第23項所述之多階記憶胞的製造方法，其中回蝕刻該第二介電層時，更包括移除部分該第 二記憶材料層，以暴露出該下電極。
- 如申請專利範圍第20項所述之多階記憶胞的製造方法，其中該第一記憶材料層、該第二記憶材料層與該第三記憶材料層的材質包括一可變電阻材料或一相變化材料。
- 如申請專利範圍第20項所述之多階記憶胞的製造方法，其中該第一記憶材料層、該第二記憶材料層與該第三記憶材料層的材質為相同材料或不同材料。
- 如申請專利範圍第20項所述之多階記憶胞的製造方法，其中該介電層、該第一間隙壁與該第二間隙壁的材質為相同材料或不同材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097140924A TWI441367B (zh) | 2008-10-24 | 2008-10-24 | 多階記憶胞及其製造方法 |
| US12/335,538 US8067766B2 (en) | 2008-10-24 | 2008-12-16 | Multi-level memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097140924A TWI441367B (zh) | 2008-10-24 | 2008-10-24 | 多階記憶胞及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201017943A TW201017943A (en) | 2010-05-01 |
| TWI441367B true TWI441367B (zh) | 2014-06-11 |
Family
ID=42116605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097140924A TWI441367B (zh) | 2008-10-24 | 2008-10-24 | 多階記憶胞及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8067766B2 (zh) |
| TW (1) | TWI441367B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI831907B (zh) * | 2019-01-25 | 2024-02-11 | 美商蘭姆研究公司 | 具有預形成阻絲的電阻式隨機存取記憶體 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8243506B2 (en) * | 2010-08-26 | 2012-08-14 | Micron Technology, Inc. | Phase change memory structures and methods |
| US8759807B2 (en) * | 2012-03-22 | 2014-06-24 | Micron Technology, Inc. | Memory cells |
| CN103943775B (zh) * | 2013-01-23 | 2017-07-18 | 华邦电子股份有限公司 | 电阻式存储元件 |
| KR20210001090A (ko) * | 2019-06-26 | 2021-01-06 | 에스케이하이닉스 주식회사 | 전자 장치 및 전자 장치의 제조 방법 |
| CN112635661B (zh) * | 2019-10-09 | 2023-08-01 | 联华电子股份有限公司 | 多位可变电阻式存储器单元及其形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555865B2 (en) | 2001-07-10 | 2003-04-29 | Samsung Electronics Co. Ltd. | Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same |
| TWI291748B (en) | 2002-03-20 | 2007-12-21 | Macronix Int Co Ltd | Method and structure for improving reliability of non-volatile memory cell |
| KR100476893B1 (ko) | 2002-05-10 | 2005-03-17 | 삼성전자주식회사 | 상변환 기억 셀들 및 그 제조방법들 |
| US6706599B1 (en) | 2003-03-20 | 2004-03-16 | Motorola, Inc. | Multi-bit non-volatile memory device and method therefor |
| TW591804B (en) | 2003-06-24 | 2004-06-11 | Nanya Technology Corp | Multi-bit stacked non-volatile memory and manufacturing method thereof |
| US7485891B2 (en) | 2003-11-20 | 2009-02-03 | International Business Machines Corporation | Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory |
| US7235848B2 (en) | 2003-12-09 | 2007-06-26 | Applied Intellectual Properties Co., Ltd. | Nonvolatile memory with spacer trapping structure |
| KR100623181B1 (ko) | 2004-08-23 | 2006-09-19 | 삼성전자주식회사 | 상변화 메모리 장치 및 이의 제조 방법 |
| US7910904B2 (en) | 2005-05-12 | 2011-03-22 | Ovonyx, Inc. | Multi-level phase change memory |
-
2008
- 2008-10-24 TW TW097140924A patent/TWI441367B/zh active
- 2008-12-16 US US12/335,538 patent/US8067766B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI831907B (zh) * | 2019-01-25 | 2024-02-11 | 美商蘭姆研究公司 | 具有預形成阻絲的電阻式隨機存取記憶體 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201017943A (en) | 2010-05-01 |
| US8067766B2 (en) | 2011-11-29 |
| US20100102306A1 (en) | 2010-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10283702B2 (en) | Methods for resistive random access memory (RRAM) | |
| US9373789B2 (en) | Resistive random access memory and method for fabricating the same | |
| US9287502B2 (en) | Resistance variable memory cell structures and methods | |
| TWI387103B (zh) | 具有二極體存取裝置之完全自我對準微孔型記憶胞 | |
| TWI497694B (zh) | 一種基於相變化記憶材料的高密度記憶裝置及其製作方法 | |
| JP5000788B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
| TWI441367B (zh) | 多階記憶胞及其製造方法 | |
| JP5636081B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
| US8604457B2 (en) | Phase-change memory element | |
| KR20060128378A (ko) | 상변환 기억 소자의 제조방법 | |
| WO2009015298A2 (en) | Nonvolatile memory elements | |
| TWI497693B (zh) | 記憶胞及其製程 | |
| CN109309081B (zh) | 在存储器单元与导电存取线之间包括无源材料的半导体装置，及相关电子装置 | |
| US8294134B2 (en) | Phase change memory devices having a current increase unit | |
| US20110315945A1 (en) | Method of manufacturing semiconductor memory device | |
| US20150138880A1 (en) | Memory cells having a plurality of resistance variable materials | |
| US20140077149A1 (en) | Resistance memory cell, resistance memory array and method of forming the same | |
| US7981760B2 (en) | Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device | |
| KR100929639B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US20080186762A1 (en) | Phase-change memory element | |
| CN114223067A (zh) | 忆阻器及其制作方法、阻变式存储器 | |
| US20210408119A1 (en) | Non-volatile storage device and method of manufacturing the same | |
| KR20050059855A (ko) | 상전이 메모리소자 및 그 제조방법 | |
| US20210020696A1 (en) | Structure of memory device and method for fabricating memory device | |
| CN112236866B (zh) | 用于存储器单元的电极的制造 |