JPH0770690B2 - 三次元トンネルメモリ装置 - Google Patents

三次元トンネルメモリ装置

Info

Publication number
JPH0770690B2
JPH0770690B2 JP61005581A JP558186A JPH0770690B2 JP H0770690 B2 JPH0770690 B2 JP H0770690B2 JP 61005581 A JP61005581 A JP 61005581A JP 558186 A JP558186 A JP 558186A JP H0770690 B2 JPH0770690 B2 JP H0770690B2
Authority
JP
Japan
Prior art keywords
tunnel
electric field
film
charge
monomolecular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61005581A
Other languages
English (en)
Other versions
JPS62163364A (ja
Inventor
孝夫 岡田
正倫 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP61005581A priority Critical patent/JPH0770690B2/ja
Priority to US06/947,504 priority patent/US4813016A/en
Priority to GB8631072A priority patent/GB2185352B/en
Publication of JPS62163364A publication Critical patent/JPS62163364A/ja
Publication of JPH0770690B2 publication Critical patent/JPH0770690B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/701Langmuir Blodgett films

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Shift Register Type Memory (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各層が電荷を記憶可能な多分子ラングミュア
ーブロジェットフィルムを記憶要素として用いた三次元
トンネルメモリ装置に関する。
〔従来の技術〕
半導体の集積度の向上は産業界に大きなインパクトを与
えてきたが、半導体素子の超微細化も限界が見え始め、
従来の方式および加工技術では0.1μmルールのデバイ
スが限界と考えられるようになってきている。しかるに
情報化社会の進展は目覚しく、メモリの大容量化が増々
必要になってきている。
これらに対処すべく、最近はメモリの高密度化、多機能
化、高速化を目的とした集積回路の三次元化の研究が盛
んになりつつある。
例えば、補助メモリである各種の記録媒体分野において
は、メモリの大容量化、小型化をはかるべく従来の二次
元平面方式でなく三次元立体方式の記録媒体がE.G.Wils
onにより提案されている。これは文献EP0077135A1に示
されているようなラングミュアーブロジェットフィルム
を記憶要素として用いたメモリである。
一般に水溶性の有機化合物は、水面上で単分子膜に展開
できる。時に、一端に親水基をもち他端に疎水基をも
ち。セッケンなどのように両者の強さが等しい有機化合
物は、親水基を水に浸して単分子の厚さで水面上に展開
できる。この様な単分子膜は適当な圧力を加え、たえず
一定の表面圧を保つとともに、基板を液中に上下運動す
ることにより、基板上に何層にも積層することができ
る。この様な成膜方法で作られたものをラングミュアー
ブロジェットフィルム(LBフィルム)という。
単分子の親水基、疎水基の部分はそれぞれ電荷に対して
ポテンシャルバリアとして作用することができるので、
単分子の一部(親水基、疎水基以外の部分)に電荷を蓄
積することができる。したがって単分子を積層化したLB
フィルムは各単分子に電荷を蓄積できる。またポテンシ
ャルバリアはトンネルホッピングできるほどの距離であ
るので、電界により電荷を隣の単分子層に移すことがで
きる。この原理を用いると各層ごとに電荷をメモリで
き、かつ電界により書きこみ、読み出しができる。この
原理を用いたのが、前記したE.G Wilsonにより提案され
た三次元メモリ媒体(デバイス)である。
第7図はその概略的構成を示す図である。第7図に示す
ようにこのメモリ装置は、各層が電荷を蓄積することに
より情報を記憶し得るLBフィルム11と、記憶すべき情報
に対応する時間シーケンスにしたがってフィルム11中に
電荷を注入できるようにフィルム11の一方の面に近接し
て配置された光変調手段等からなる電荷誘導手段12と、
任意の層に蓄積された電荷を近接する層に移動すべくフ
ィルムの両面間に電界を印加する手段13と、フィルム11
に記憶された電荷シーケンスを読み出す手段14とを備え
ている。
〔発明が解決しようとする問題点〕
E.G Wilsonが提案したメモリ装置では、トンネルホッピ
ングの際に印加する電界をある程度以上大きくすると、
記憶媒体中の電荷分布をLBフィルムの単分子膜内に制限
した状態で電荷転送し得るとされている。しかし、トン
ネルホッピング現象は「ゆらぎ」をもった確率論的な現
象であるので、電荷が転送方向に確率分布をもって広が
ることになる。確率論的には、メモリ電荷パルスの中心
がm層転送されると、電荷の広がり幅は にわたりポアソン分布となって広がることが解析されて
いる。以下この点について説明する。
第8図に示す如く、半導体基板20上にa1.a2.〜anなる複
数層からなるLBフィルム層21を作製し、しかるのち金属
膜22を付着したMIS構造のショットキー型記憶媒体を考
える。この記憶媒体に金属膜22側を(−)にバイアスす
ると電荷は第9図のように転送される。
第9図においてWは書込み領域を示し、Rは読出し領域
を示している。いま時刻t=0においてno個の電荷が一
番目のa1層のみに書込まれたとする。そして時刻t=t
のとき各層に存在する電荷の数xi(t)を求める。なお
iはi番目の層を表す。
ここで、電場Eは十分大きく、逆向きのトンネルホッピ
ング(i番目から(i−1)番目へのトンネルホッピン
グ)は起こらないと仮定する(この仮定は仮に起こった
としても数層を単位として扱えば逆向きのトンネルホッ
ピングは十分小さくなるので本質的ではない)。
dxi(t)/dt=−1/τtn・(xi−xi-1) … 右辺の第一項(−1/τtn・xi)はi→(i+1)へのト
ンネルホッピングして出て行く効果を表わし、第二項
(−1/τtn・xi-1)は(i−1)→iへ注入される効果
を表わしている。またτtnは一つのバリアのトンネルホ
ッピング時間である。上記式は i=1のとき dx1(t)/dt=-x1(t)/τtn ∴x1(t)=n0exp(−t/τtn) … i=2のとき dx2(t)/dt=-x2(t)/τtn+1/τtn・x1(t) ∴x2(t)=n0・t/τtn・exp(−t/τtn) … i=1のとき xi(t)=n0/(i−1)!・(t/τtni−1・(−
t/τtn) … となる。ここでm=t/τtnとすると、 Pi≡xi(t)=n0/(i−1)!mi-1exp(−m) … i=1,2,3,… となる。上記式はポアソン分布である。
第10図はポアソン分布を示す図である。期待値、標準
偏差σ(i)は となる。このように電荷はポアソン分布となって広がる
ことなる。
そこで本発明は、確率論な電荷の広がりが十分小さく抑
制された状態で電荷転送することのできる三次元トンネ
ルメモリ装置を提供することを目的とする。
〔問題点を解決するための手段および作用〕
上記問題点を解決し目的を達成するための手段および作
用を、第1図〜第3図(a)(b)(c)を参照しなが
ら説明する。メモリパルス幅の広がりを抑制する基本的
な考え方は次の通りである。
第1図に示すように、印加電界Eが比較的大きく、電荷
がバリアをトンネルホッピングする場合、メモリパルス
幅の広がりを抑制するためには、 τtn<τdiff … が必要である。ただしτdiffは単分子内のバリア以外の
部分を伝わるのに必要な時間である。式を満足した状
態になると、電荷がバリアをトンネルホッピンしている
期間、電荷は次のバリアまで到達しないことになる。
第2図に示すように、印加電界Eが小さいときは、τ
diffは有限であるがτtnは無限大に近い。このため電荷
はトンネルホッピングすることができない。定量的には
次の通りである。トンネルバリアの電界依存性は (但しνph:フォノン周波数.me:電荷の質量.h:ディラ
ック定数.d:バリアの幅.E:電界)で示すことができる。
すなわち、大きな電界を印加すると(Δφ−Ed)が小さ
くなり(トンネルホッピングバリア小)、τtnが小さく
なり、バリアをトンネルホッピングしやすくなる。
式から明らかなように、τtnを小さくするためには電
界以外にバリアの幅dすなわち分子長を大きくしてもよ
い。
以上のことから、例えば第三図(a)に示すようにトン
ネルホッピングバリアおよび分子長の異なる第一の単分
子膜Aと単分子膜Bとでメモリユニットセルを構成し、
電荷Cが第一の単分子膜Aをトンネルホッピングすると
きには、同図(b)に示すようにE=E1なる高電界を印
加し、第2の単分子膜Bを転送するときには、同図
(c)に示すようにE=E2なる低電界を印加するように
する。こうすることにより、電荷パルスが電荷の広がり
を抑制された状態で単分子層中を転送されるものとな
る。
また式の条件を満たすようにd0の部分を移動度(μ)
の小さい分子、あるいはΔφの小さな複数の単分子膜で
構成し、dの部分をトンネルホッピングするときに大き
な電界を印加しそれ以外は小さな電界を印加してもよ
い。かくして次の三通りの構成法が考えられる。
トンネルホッピングバリアおよび分子の長さの異なる
二種類の単分子膜一層づつでメモリユニットセルを構成
する。
トンネルバリアと低移動度分子によりメモリユニット
セルを構成する。
トンネルホッピングバリアおよび分子の長さの異なる
二種類の単分子膜を用い、トンネルホッピングバリアの
低い方を複数の単分子膜となすようにメモリユニットセ
ルを構成する。
この電荷抑制策を施し従来例(EP0077135A1)の如く、
アレイ化を行うことにより、完成度の高い超高密度メモ
リ媒体が実現可能となる。ちなみにトンネルユニットの
基本単位として1μm、層数として1000を考えると10
9ビット/1cm2のメモリが可能となる。
一方、このメモリ方式に上記の電荷広がり抑制策を施す
と、記録ビットごとの電荷の重なりをなくすことができ
るためアナログメモリとしても使用できる。たとえば白
黒画像をメモリする場合には濃度パターンに応じて注入
電荷量を制御し、メモリユニットセルごとに濃度パター
ンに応じた電荷量をメモリできる。またカラー画像の場
合には三原色に分解し各原色ごとにメモリ素子を構成し
てメモリし、読み出し時に合成することにより、カラー
画像のメモリを得ることができる。
〔実施例〕
第4図(a)(b)(c)は本発明の第1実施例を示す
図である。同図(a)に示すようにΔφおよびdの異な
る二種類の単分子膜一層づつでメモリの基本単位を構成
し、do≫d、Δφ<Δφとなるように単分子膜を選
ぶ。この条件が満足されると、高電界下では単分子膜A
のポテンシャルバリアΔφは、電界により低められ、
幅doも実効的に減少するが、単分子膜Bのポテンシャル
バリアはあまり変らない。したがって同図(b)に示す
ように、高電界印加時、電荷は単分子膜Aをとびこえる
ことができる。しかし電荷は、単分子膜Aをとびこえる
に要する短い時間内では単分子膜Bをとびこえることは
できない。すなわち高電界によって単分子膜Aのみ電荷
を転送でき、電荷の広がりを抑制できる。
一方、低電界下では、単分子膜AのバリアΔφはその
値の減少量およびdoの値が作用し、同図(c)に示すよ
うに、単分子膜Aをトンネルホッピングすることはでき
ないが、単分子膜Bはdの値がdoに対して十分小さいの
で、Δφの値をΔφより幾分大きく選ぶと、トンネ
ルホッピングの確率が高くなり、単分子Aをとびこえる
時間よりも十分長い所定時間内に、すべての電荷がΔφ
をとびこえることができる。
このように、電荷がΔφをトンネルホッピングするとき
には、すべての電荷がΔφをとびこえ終るまで低電界を
印加することにより、電荷を広げることなく転送するこ
とができ、印加電界を零にすると、同図(a)に示すよ
うにB′部分に電荷を蓄積し、メモリすることができ
る。
この実施例に用いられる単分子膜としては例えば単分子
膜Aとしてアラキジン酸(Δφ≒0.42eV)、ステアリ
ン酸、単分子膜Bとしてアントラセン(Δφ≒0.7eV)
などが考えられる。
第5図(a)(b)(c)は本発明の第2実施例を示す
図である。同図(a)示すようにメモリユニットを、ト
ンネルホッピングバリア用分子膜Aと低移動度分子膜B
とで構成する。
本実施例においては、高電界印加時においては、同図
(b)に示すように電荷はトンネルホッピングにより単
分子膜Aを容易にとびこえることができる。しかし低電
界印加時においては、同図(c)に示すように電荷は徐
々に低移動度分子膜B中を転送されるが、単分子膜Aを
とびこえることはできない。
したがって電荷が単分子膜Aをとびこえる時には十分大
きな電界を印加し、単分子膜Bをとびこえる時には低電
界を式で示す十分長い時間印加するようにすれば、メ
モリユニットセルごとに電荷を確実に転送でき、電荷の
広がりを抑制できる。
この実施例に用いられる単分子膜としては、単分子膜A
としてジアセチレンなどの不飽和脂肪酸、単分子膜Bと
して原子同士が比較的離れている物質(一重結合)、た
とえば直鎖脂肪酸(分子量の大きいもの)などが適す
る。
第6図(a)(b)(c)は本発明の第3実施例を示す
図である。
本実施例は、同図(a)に示すように、トンネルホッピ
ングバリアおよび分子長の異なる二種類の単分子膜を用
い、トンネルホッピングバリアの低い方を複数の単分子
膜B1〜Bnで構成した例である。
本実施例においては、高電界を印加すると、同図(b)
に示すように、電荷は高トンネルホッピング分子である
単分子膜Aを短時間内に容易にとびこえることができ
る。電荷が単分子膜Aをとびこえ終了した時点を見計ら
って次に低電界を印加する。なおここで電荷が単分子膜
Aをとびこえている間は、上記単分子膜Aを最初にとび
こえた電荷がBnまで到達してないものとする(第式を
満足)。上記低電界は電荷群がBn近傍に集まるまで印加
する。こうすることにより、電荷パルスを、電荷転送漏
れなしに、つまり電荷の広がりなしに転送できる。
この実施例に用いられる単分子膜としては、単分子膜A
としてジアセチレン、およびその誘導体などのトンネル
ホッピングバリアの大きい不飽和脂肪酸、単分子膜Bと
して直鎖脂肪酸の中でも分子量の小さいものが適する。
なお本発明は上記した各実施例に限定されるものではな
く、本発明の要旨を逸脱しない範囲で種々変形実施可能
であるのは勿論である。
〔発明の効果〕
本発明によれば、電荷の広がりが抑制された状態で電荷
を確実に転送することができ、単なる2値的信号メモリ
としてだけでなくアナログ信号メモリとしても利用でき
る高性能な三次元トンネルメモリ装置を提供できる。
【図面の簡単な説明】
第1図〜第3図(a)(b)(c)は本発明の概要を説
明するための図、第4図(a)(b)(c)は本発明の
第1実施例を示す図、第5図(a)(b)(c)は本発
明の第2実施例を示す図、第6図(a)(b)(c)は
本発明の第3実施例を示す図、第7図は従来の三次元メ
モリ媒体の概略的構成を示す図、第8図〜第10図は上記
従来例の欠点を説明するための図である。 11……LBフィルム、12……電荷誘導手段、13……電界印
加手段、14……電荷シーケンス読出し手段、20……半導
体基板、21……LBフィルム層、22……金属膜、A……第
1の単分子膜、B……第2の単分子膜、C……電荷。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】単分子膜を複数層積層して得られ、各単分
    子膜の一部にそれぞれ電荷を蓄積可能なラングミュアー
    ブロジェットフィルムと、記憶されるべき情報に対応し
    た時間シーケンスにしたがって前記フィルムの一方の側
    に電荷を誘導する手段と、前記フィルムの両面間に電圧
    を印加し任意の層に蓄積された電荷を近接する層に移動
    させる手段と、前記フィルムに記憶された電荷のシーケ
    ンスを読み出す手段とからなる三次元トンネルメモリ装
    置いおいて、 前記ラングミュアーブロジェットフィルムが、2種類の
    異なる単分子膜を交互に積層した多層膜からなり、 前記電荷移転手段が、前記フィルムの2種類の単分子膜
    に応じて、印加する電圧を制御することにより、前記フ
    ィルム内に蓄積される電荷の広がりを抑制する電荷広が
    り抑制手段を有することを特徴とする三次元トンネルメ
    モリ装置。
  2. 【請求項2】前記2種類の異なる単分子膜が、所定の分
    子長とトンネルホッピングバリアを有する第1の単分子
    膜と、この第1の単分子膜よりも分子長が短くトンネル
    ホッピングバリアの大きな第2の単分子膜とからなる一
    つのメモリユニットセルを構成し、 前記電荷広がり抑制手段が、前記第1の単分子膜を電荷
    がトンネルホッピングするときには、第1の電界を印加
    し、第2の単分子膜を電荷がトンネルホッピングすると
    きには、上記第1の電界を印加する時間よりも長い時間
    に亘り上記第1の電界よりも低い第2の電界を印加する
    ように印加電圧を制御するものであることを特徴とする
    特許請求の範囲第1項記載の三次元トンネルメモリ装
    置。
  3. 【請求項3】前記2種類の異なる単分子膜が、所定のト
    ンネルホッピングバリアを有する第1の単分子膜と、こ
    の第1の単分子膜よりもトンネルホッピングバリアが小
    さくかつ電荷移動度の小さい第2の単分子膜とからなる
    一つのメモリユニットセルを構成し、 前記電荷広がり抑制手段が、前記第1の単分子膜を電荷
    がトンネルホッピングするときには、第1の電界を印加
    し、第2の単分子膜を電荷が転送されるときには、上記
    第1の電界を印加する時間よりも長い時間に亘り上記第
    1の電界よりも低い第2の電界を印加するように印加電
    圧を制御するものであることを特徴とする特許請求の範
    囲第1項記載の三次元トンネルメモリ装置。
  4. 【請求項4】前記2種類の異なる単分子膜が、所定のト
    ンネルホッピングバリアおよび分子長を有する第1の単
    分子膜と、この第1の単分子膜よりもトンネルホッピン
    グバリアが小さくかつ分子長の短かい複数の第2の単分
    子膜とからなる一つのメモリユニットセルを構成し、 前記電荷広がり抑制手段が、前記第1の単分子膜を電荷
    がトンネルホッピングするときには、第1の電界を印加
    し、第2の単分子膜を電荷がトンネルホッピングすると
    きには、上記電荷が最終段の第2の単分子膜近傍に集ま
    るまで上記第1の電界よりも低い第2の電界を印加する
    ように印加電圧を制御するものであることを特徴とする
    特許請求の範囲第1項記載の三次元トンネルメモリ装
    置。
JP61005581A 1986-01-14 1986-01-14 三次元トンネルメモリ装置 Expired - Lifetime JPH0770690B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61005581A JPH0770690B2 (ja) 1986-01-14 1986-01-14 三次元トンネルメモリ装置
US06/947,504 US4813016A (en) 1986-01-14 1986-12-29 Tunnel memory device having a multi-layered Langmuir-Blodgett film
GB8631072A GB2185352B (en) 1986-01-14 1986-12-31 Three-dimensional tunnel memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61005581A JPH0770690B2 (ja) 1986-01-14 1986-01-14 三次元トンネルメモリ装置

Publications (2)

Publication Number Publication Date
JPS62163364A JPS62163364A (ja) 1987-07-20
JPH0770690B2 true JPH0770690B2 (ja) 1995-07-31

Family

ID=11615201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61005581A Expired - Lifetime JPH0770690B2 (ja) 1986-01-14 1986-01-14 三次元トンネルメモリ装置

Country Status (3)

Country Link
US (1) US4813016A (ja)
JP (1) JPH0770690B2 (ja)
GB (1) GB2185352B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939556A (en) * 1986-07-10 1990-07-03 Canon Kabushiki Kaisha Conductor device
DE3752099T2 (de) * 1986-12-24 1997-11-13 Canon Kk Aufzeichnungsgerät und Wiedergabegerät
DE3723540A1 (de) * 1987-07-16 1989-01-26 Basf Ag Verfahren zur modifizierung und adressierung organischer filme im molekularen bereich
JP2756254B2 (ja) * 1988-03-25 1998-05-25 キヤノン株式会社 記録装置及び再生装置
US5270965A (en) * 1988-03-28 1993-12-14 Canon Kabushiki Kaisha Method of driving device having metal-insulator-metal(mim)structure
JP2680849B2 (ja) * 1988-08-29 1997-11-19 オリンパス光学工業株式会社 三次元メモリ素子およびその制御方法
EP0411640A3 (en) * 1989-08-04 1992-07-15 Olympus Optical Co., Ltd. Three-dimensional integrated memory
JP2821194B2 (ja) * 1989-09-25 1998-11-05 オリンパス光学工業株式会社 電荷転送素子とその駆動方法
JPH03236275A (ja) * 1990-02-14 1991-10-22 Olympus Optical Co Ltd メモリ素子およびメモリ装置
JPH0817231B2 (ja) * 1992-01-29 1996-02-21 東京工業大学長 組織ドープ構造半導体装置
AU2579297A (en) * 1996-03-26 1997-10-17 Samsung Electronics Co., Ltd. Tunnelling device and method of producing a tunnelling device
JPH11186538A (ja) * 1997-12-24 1999-07-09 Fujitsu Ltd 単一電子トンネル接合素子を利用した位相同期型回路装置とその製造方法
JP3455456B2 (ja) * 1998-01-09 2003-10-14 Kddi株式会社 半導体記憶装置
US20070126001A1 (en) * 2005-12-05 2007-06-07 Sung-Yool Choi Organic semiconductor device and method of fabricating the same
US8896052B2 (en) 2012-09-05 2014-11-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217601A (en) * 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
US4534015A (en) * 1981-10-05 1985-08-06 Qmc Industrial Research Limited Information holding device
GB8308309D0 (en) * 1983-03-25 1983-05-05 Qmc Ind Res Information holding device
GB8409022D0 (en) * 1984-04-06 1984-05-16 Qmc Ind Res Information holding device

Also Published As

Publication number Publication date
GB2185352A (en) 1987-07-15
US4813016A (en) 1989-03-14
GB8631072D0 (en) 1987-02-04
GB2185352B (en) 1989-11-29
JPS62163364A (ja) 1987-07-20

Similar Documents

Publication Publication Date Title
JPH0770690B2 (ja) 三次元トンネルメモリ装置
US6962844B2 (en) Memory device having a semiconducting polymer film
US6707098B2 (en) Electronic device and method for fabricating an electronic device
JP5344810B2 (ja) 磁壁移動を利用した情報保存装置及びその製造方法
US4670860A (en) Information holding device
US20090310472A1 (en) Method and structure for ultra-high density, high data rate ferroelectric storage disk technology using stabilization by a surface conducting layer
KR20020007369A (ko) 반도체 기억장치
JP2012064753A (ja) 不揮発性半導体記憶装置
EP1103980A3 (en) 2-bit/cell type nonvolatile semiconductor memory
EP0123435A3 (en) Information holding device
US20120074378A1 (en) Memory element having elastically deformable active region
JP2864547B2 (ja) 大規模epromメモリ及びその製造方法
KR100541137B1 (ko) 비휘발성 메모리 및 소거 방법
JP2007149721A (ja) 不揮発性半導体記憶装置及びその製造方法
US3995260A (en) MNOS charge transfer device memory with offset storage locations and ratchet structure
US7602693B2 (en) Data recording apparatus
JPH08181295A (ja) 不揮発性記憶素子
JPH0778987B2 (ja) ブロッホラインメモリ及びその情報転送方法
Carter Further considerations on “molecular” electronic devices
JPS62189746A (ja) 三次元トンネルメモリ装置
EP0299366B1 (de) Verfahren zur Modifizierung und Adressierung organischer Filme im molekularen Bereich
JPS6250918B2 (ja)
KR100605782B1 (ko) 플로우트 게이트 메모리 장치
JPS63280460A (ja) 記憶素子
KR100696767B1 (ko) 차지 트랩 인슐레이터 메모리 장치