JP2009130197A - 磁気メモリ及びその製造方法 - Google Patents

Abstract

【課題】記録層の幅を狭くする場合であっても磁壁の移動を規制する規制領域を所定の間隔で確実に形成しうる磁気メモリ及びその製造方法を提供する。
【解決手段】
所定のピッチで並行するように形成された複数の線状の導電パターン１３と、複数の導電パターンの直上に絶縁膜１４を介して形成され、複数の導電パターンに交差する線状の記録層２２とを有する磁気メモリであって、記録層は、導電パターンに起因して形成された段差が磁壁３０の移動を規制する規制領域３２となり、規制領域間の領域が記録ビット３４となる。
【選択図】 図１

Description

本発明は、磁気メモリ及びその製造方法に係り、特に線状の記録層を有する磁気メモリ及びその製造方法に関する。

近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ：Magnetic Random Access Memoryという）が注目されている。ＭＲＡＭは、２つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化（すなわち電流或いは電圧の変化）を検知することによって記憶情報の読み出しを行うものである。

ＭＲＡＭを構成する磁気抵抗効果素子としては、ＧＭＲ（Giant MagnetoResistive）素子やＴＭＲ（Tunneling MagnetoResistive）素子が知られている。なかでも、大きな抵抗変化が得られるＴＭＲ素子が、ＭＲＡＭに用いる磁気抵抗効果素子として注目されている。ＴＭＲ素子は、２つの強磁性層がトンネル絶縁膜を介して積層されたものであり、２つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、ＴＭＲ素子は、２つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この２つの状態をデータ“０”及びデータ“１”に関連付けることにより、記憶素子として用いることができる。

また、記録層に切り込みを形成することにより、磁壁の移動を規制する規制領域を記録層に形成する技術が提案されている（非特許文献３参照）。非特許文献３に記載された技術は、磁気メモリに応用することが期待される。
特開平１１−３１７０７１号公報 特開２００４−１５８７６６号公報 屋上公二郎等, 「スピン注入磁化反転の研究動向」, 日本応用磁気学会誌, Vol. 28, No. 9, 2004, pp. 937-948 A. Yamaguchi et al., "Real-space Observation of Current-Driven Domain Wall Motion in Submicron Magnetic Wires", Physical Review Letters, Vol. 92, No. 7, p. 077205 (2004) A. Himeno et al., "Dynamics of a magnetic domain wall in magnetic wires with an artificial neck", Journal of Applied Physics, Vol. 93, No. 10, pp. 8430-8432 (2003) M. Hayashi et al., "Current Driven Domain Wall Velocities Exceeding the Spin Angular Momentum Transfer Rate in Permalloy Nanowires", Physical Review Letters, 98, 037204 (2007)

記憶容量の大きい磁気メモリを提供するためには、記録層の微細化を図ることが重要である。しかし、記録層の幅を狭くした場合には、磁壁の移動を規制する規制領域を形成するための切り込みをフォトリソグラフィ技術により形成することは極めて困難となる。

本発明の目的は、記録層の幅を狭くする場合であっても磁壁の移動を規制する規制領域を所定の間隔で確実に形成しうる磁気メモリ及びその製造方法を提供することにある。

本発明の一観点によれば、所定のピッチで並行するように形成された複数の線状の導電パターンと、前記複数の導電パターンの直上に絶縁膜を介して形成され、前記複数の導電パターンに交差する線状の記録層とを有する磁気メモリであって、前記記録層は、前記導電パターンに起因して形成された段差が磁壁の移動を規制する規制領域となり、前記規制領域間の領域が記録ビットとなることを特徴とする磁気メモリが提供される。

また、本発明の更に他の観点によれば、複数の線状のパターンを所定のピッチで並行するように形成する工程と、前記複数の導電パターンの直上に、絶縁膜を介して、前記複数の導電パターンに交差する線状の記録層を形成する工程であって、前記導電パターンに起因して形成された段差が磁壁の移動を規制する規制領域となり、前記規制領域間の領域が記録ビットとなる記録層を形成する工程とを有することを特徴とする磁気メモリの製造方法が提供される。

本発明によれば、導電パターンに起因して記録層に段差が形成されており、かかる段差が形成された箇所が磁壁の移動を規制する規制領域となるため、記録層の幅を狭くした場合であっても、磁壁の移動を規制する規制領域を所定の間隔で確実に形成することができる。しかも、本発明によれば、記録層に書き込まれた情報をシフトさせる際に、導電パターンに直流電流を印加することにより、記録層に局所磁場を印加する。即ち、本発明では、記録層に書き込まれた情報をシフトさせる際に、磁壁の移動のきっかけとなるエネルギーを記録層に印加する。このため、本発明によれば、記録層に書き込まれた情報をシフトさせる際に、磁壁を確実に移動させることが可能となり、ひいては、信頼性の高い磁気メモリを提供することができる。

図１３は、提案されている磁気メモリを示す概念図である。

図１３に示すように、情報を記録するための記録層１２２が線状に形成されている。記録層１２２の材料としては強磁性体が用いられている。線状の記録層１２２には、磁壁３０の移動を規制する規制領域（ピニングサイト、Pinning site）１３２が所定の間隔で形成されている。かかる規制領域１３２は、記録層１２２の側部に形成された切り込み（ノッチ）１２８により形成されている。記録層１２２に形成された規制領域１３２により、各々の記録ビット１３４が画定されている。図１３における矢印は、記録ビット１３４の磁化方向を示している。互いに隣接する記録ビット１３４の磁化方向が反対方向を向いている場合には、これらの記録ビット１３４の間には磁壁１３０が存在する。なお、互いに隣接する記録ビット１３４の磁化方向が同じ方向である場合には、これらの記録ビット１３４の間には磁壁１３０は存在しない。磁壁１３０を介して磁化方向が反対方向を向くことは、強磁性体の一般的な性質である。

多数の記録ビット１３４のうちの一の記録ビット１３４には、バリア層１３６を介して固定磁化層１３８ａが形成されている。これらバリア層１３６及び固定磁化層１３８ａにより書き込み素子１０２が構成されている。書き込み素子１０２には電極１５６ａが接続されている。

また、多数の記録ビット１３４のうちの他の記録ビット１３４には、バリア層１３６を介して固定磁化層１３８ｂが形成されている。これらバリア層１３６及び固定磁化層１３８ｂにより読み出し素子１０４が構成されている。読み出し素子１０４には電極１５６ｂが接続されている。

このような提案されている磁気メモリにおいては、記録層１２２の長手方向に電流を流した際に生ずるスピントルクにより、磁壁１３０を適宜移動させることが可能である、具体的には、例えば１．２×１０^１２Ａ／ｍ^２、０．５〜５μｓのパルス電流を記録層１２２に流すことにより、３ｍ／秒の速度で磁壁１３０を移動させることが可能である（非特許文献２参照）。そして、磁壁１３０を適宜移動させつつ、記録ビット１３４に記録された情報を読み出し、また、記録ビット１３４に情報を書き込むことが可能である。

しかしながら、提案されている磁気メモリでは、記録層１２２の幅Ｄが０．２μｍ程度と比較的広かった。更なる記録密度を向上し、記憶容量の大きい磁気メモリを提供するためには、記録層の幅Ｄを数５０ｎｍ程度にまで狭くすることが好ましい。しかし、記録層の幅Ｄを例えば２００ｎｍより狭くする場合には、磁壁の移動を規制する規制領域１３２を形成するための切り込み（ノッチ）１２８をフォトリソグラフィ技術により形成することは極めて困難となる。

本願発明者らは鋭意検討した結果、以下のように磁気メモリを構成することにより、記録層の幅を狭くする場合であっても磁壁の移動を規制する規制領域を所定の間隔で確実に形成しうる磁気メモリ及びその製造方法を提供し得ることに想到した。

［一実施形態］
本発明の一実施形態による磁気メモリ及びその製造方法を図１乃至図１１を用いて説明する。図１は、本実施形態による磁気メモリの一部を示す斜視図である。図２は、本実施形態による磁気メモリを示す断面図及び平面図である。図２（ｂ）は平面図であり、図２（ａ）は図２（ｂ）のＡ−Ａ′線断面図である。図３は、本実施形態による磁気メモリを示す平面図及び断面図である。図３（ａ）は平面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ′線断面図である。なお、書き込み素子（書き込み手段）２とコンタクトプラグ５４との間、及び読み出し素子（読み出し手段）４とコンタクトプラグ５４との間には、記録層２２に数百個〜数万個の記録ビット３４が形成されているが、図２においては図示を省略している。

（磁気メモリ）
まず、本実施形態による磁気メモリについて図１乃至図３を用いて説明する。

シリコン基板１０上には、層間絶縁膜１１が形成されている。なお、シリコン基板１０上には、図示しないトランジスタ等が適宜形成されている。

層間絶縁膜１１には、層間絶縁膜１２が形成されている。

層間絶縁膜１２には、溝１６ａ、１６ｂが形成されている。溝１６ａ、１６ｂ内には、書き込み素子２の下部電極１８ａと、読み出し素子４の下部電極１８ｂとが埋め込まれている。下部電極１８ａ、１８ｂは、シリコン基板１０上に形成されたトランジスタ（図示せず）等に適宜電気的に接続されている。

下部電極１８ａ、１８ｂが埋め込まれた層間絶縁膜１２上には、複数の導電パターン（配線パターン）１３が所定のピッチで並行するように形成されている。導電パターン１３のピッチは、例えば１２０ｎｍとする。導電パターン１３の幅は、例えば６０ｎｍとする。導電パターン１３の材料は、例えばＣｕ（銅）とする。

複数の導電パターン１３は、図３（ａ）に示すように直列に接続されている。こうして、複数の導電パターン１３を含む配線（配線部）６が構成されている。

配線６の端部には、配線６に直流電流を印加するための電流印加手段（図示せず）が接続されている。

層間絶縁膜１２上に形成された導電パターン１３により、層間絶縁膜１２の表面には段差１５が形成されている。

導電パターン１３による段差１５の高さＨ_１、即ち、導電パターン１３の高さＨ_１は、後述する記録層２２の厚さＨ_２の３分の１以上とする。即ち、導電パターン１３により形成された段差１５の高さＨ_１と記録層２２の厚さＨ_２とが、以下の式を満たすようにする。

Ｈ_１≧ １／３×Ｈ_２ ……（１）
とする。本実施形態において導電パターン１３の高さＨ_１を記録層２２の厚さＨ_２の３分の１以上とするのは、導電パターン１３による段差１５に起因して記録層２２に形成される段差１５′を十分に大きく設定するためである。

ここでは、導電パターン１３による段差１５の高さＨ_１、即ち、導電パターン１３の高さＨ_１を、例えば５ｎｍとする。後述するように、記録層２２の厚さＨ_２は、例えば２ｎｍとする。従って、導電パターン１３による段差１５の高さＨ_１と記録層２２の厚さＨ_２とは、上記の式を満たしている。

本実施形態において導電パターン１３による段差１５を形成しているのは、導電パターン１３による段差１５に起因して記録層２２に段差１５′を形成し、記録層２２のうちの段差１５′が形成された領域を磁壁３０の移動を規制する規制領域（ピニングサイト）３２とするためである。

導電パターン１３による段差１５が形成された層間絶縁膜１２上には、導電パターン１３を覆うように絶縁膜１４が形成されている。絶縁膜１４の材料としては、例えばシリコン酸化膜が用いられている。絶縁膜１４の膜厚は、例えば５ｎｍとする。

絶縁膜１４には、下部電極１８ａ、１８ｂに達する開口部１７がそれぞれ形成されている。

下部電極１８ａ、１８ｂ上及び絶縁膜１４上には、複数の線状（帯状）の記録層２２が形成されている。記録層２２は、複数の導電パターン１３に交差するように形成されている。記録層２２の材料としては、例えば強磁性体であるＣｏＦｅＢが用いられている。記録層２２の厚さＨ_２は、例えば２ｎｍ程度とする。記録層２２の長さは、例えば１．４ｍｍとする。記録層２２の幅Ｄ（図２（ｂ）参照）は、例えば５０ｎｍ程度とする。導電パターン１３による段差１５の間隔Ｌは、例えば６０ｎｍとする。記録層２２は図３（ａ）に示すように所定のピッチで多数配列されている。記録層２２の数は、例えば１０００００本とする。

記録層２２のうちの段差１５′が形成された箇所においては、記録層２２の形状が急峻に変化している。このように形状が急峻に変化している箇所には、磁壁３０をトラップさせることが可能である。このため、記録層２２のうちの段差１５′が形成されている領域は、磁壁３０の移動を規制する規制領域３２として機能する。規制領域３２の間隔は、例えば６０ｎｍとする。

規制領域３２にトラップされた磁壁３０は、記録層２２の長手方向に電流を流した際に生ずるスピントルクにより、適宜移動させることが可能である。

規制領域３２間の領域は記録ビット３４となる。即ち、記録層２２の各々の記録ビット３４は、規制領域３２により画定される。このため、１つの記録ビット３４の長さＬは、規制領域３２の間隔Ｌと等しい。規制領域３２の間隔Ｌ、即ち、１つの記録ビット３４の長さＬは、例えば６０ｎｍ程度とする。

メモリ部のサイズを１．４ｍｍ×１．１ｍｍに設定し、各々の構成要素の寸法を上記のように構成した場合には、例えば１．２Ｇビットの記憶容量を有する磁気メモリを構成することが可能である。

本実施形態において記録層２２に交差するように複数の導電パターン１３を形成しているのは、導電パターン１３による段差１５に起因して記録層２２に段差１５′を形成するのみならず、磁壁３０を移動させる際に十分な確度で磁壁３０を移動させるためである。

即ち、段差１５′による規制領域３２を単に記録層２２に形成しただけでは、記録層２２に書き込まれた情報をシフトさせる際に、必ずしも十分な確度で磁壁３０を移動し得るとは限らない。記録層２２に書き込まれた情報をシフトさせる際に、磁壁３０が移動しない場合には、記録層２２に書き込まれた情報が消失してしまうこととなる。

そこで、本実施形態では、記録層２２に書き込まれた情報をシフトさせる際に、配線６、より具体的には、導電パターン１３に直流電流を印加することにより、記録層２２に局所磁場を印加する。即ち、本実施形態では、記録層２２に書き込まれた情報をシフトさせる際に、磁壁３０の移動のきっかけとなるエネルギーを記録層２２に印加する。磁壁３０を移動させる際に記録層２２に磁場を印加すると、磁壁３０の移動の確度を向上させることが可能である（非特許文献４参照）。このため、本実施形態によれば、記録層２２に書き込まれた情報をシフトさせる際に、磁壁３０を確実に移動させることが可能となり、ひいては、信頼性の高い磁気メモリを提供することが可能となる。

このように、導電パターン１３は、記録層２２に段差１５′を形成することに寄与するのみならず、磁壁３０を移動させる際に磁壁３０を確実に移動させることにも寄与する。

下部電極１８ａ、１８ｂの上方における記録層２２上には、ＭｇＯより成るバリア層３６を介して、積層フェリ構造を有する固定磁化層３８ａ、３８ｂが形成されている。固定磁化層３８ａ、３８ｂは、ＣｏＦｅＢより成る強磁性層４０と、Ｒｕより成る非磁性層４２と、ＣｏＦｅより成る強磁性層４４と、ＰｔＭｎより成る反強磁性層４６とを、順次積層して成る積層膜により構成されている。

固定磁化層３８上には、Ｔａより成る接続電極４８ａ、４８ｂが形成されている。

記録層２２、固定磁化層３８ａ、３８ｂ及び接続電極４８ａ、４８ｂが形成された層間絶縁膜１４上には、接続電極４８ａ、４８ｂの上面が露出するように層間絶縁膜５０が埋め込まれている。

層間絶縁膜５０には、記録層２２の両端に達するコンタクトホール５２がそれぞれ形成されている。

コンタクトホール５２内には、コンタクトプラグ５４が埋め込まれている。

コンタクトプラグ５４等が埋め込まれた層間絶縁膜５０上には、書き込み素子２の上部電極５６ａ、読み出し素子４の上部電極５６ｂ及び配線５６ｃ、５６ｄ形成されている。

下部電極１６ａ、バリア層３６、固定磁化層３８ａ、接続電極４８ａ及び上部電極５６ａにより、記録層２２の記録ビット３４に情報を書き込むための書き込み素子２が構成されている。

下部電極１６ｂ、バリア層３６、固定磁化層３８ｂ、接続電極４８ｂ及び上部電極５６ｂにより、記録層２２の記録ビット３４に記録された情報を読み出すための読み出し素子４が構成されている。

配線５６ｃ、５６ｄは、コンタクトプラグ５４を介して、記録層２２の端部にそれぞれ電気的に接続されている。

上部電極５６ａ、５６ｂ及び配線５６ｃ、５６ｄが形成された層間絶縁膜５０上には、上部電極５６ａ、５６ｂ及び配線５６ｃ、５６ｄを埋め込むように層間絶縁膜５８が形成されている。

こうして本実施形態による磁気メモリが構成されている。

（動作原理）
次に、本実施形態による磁気メモリの動作原理について図１及び図２を用いて説明する。

まず、記録層２２の記録ビット３４への情報の書き込み方法について説明する。なお、図１における矢印の方向は、磁化方向を示している。

記録層２２の記録ビット３４への情報の書き込みは、記録層２２の記録ビット３４の磁化方向を、固定磁化層３８ａの磁化方向と同じ方向（平行）又は固定磁化層３８ａの磁化方向とは反対方向（反平行）に設定することにより行う。

記録層２２の記録ビット３４の磁化方向を反平行から平行に反転させる場合には、上部電極５６ａの電位に対して下部電極１８ａの電位を高く設定する。そうすると、膜面に垂直に記録層２２側から固定磁化層３８ａ側へ電流が流れ、スピン偏極した伝導電子が固定磁化層３８ａから記録層２２に流れ込み、記録層３８ａの電子と交換相互作用をする。この結果、電子間にはトルクが発生し、このトルクが十分に大きいと記録層２２の記録ビット３４の磁化方向が反平行から平行に反転する。

一方、記録層２２の記録ビット３４の磁化方向を平行から反平行に反転させる場合には、下部電極１８ａの電位に対して上部電極５６ａの電位を高く設定する。そうすると、上記とは逆の作用により、記録層２２の記録ビット３４の磁化方向が平行から反平行に反転する。

互いに隣接する記録ビット３４の磁化方向が反対方向を向いている場合には、これらの記録ビット３４の間には磁壁３０が存在する。一方、互いに隣接する記録ビット３４の磁化方向が同じ方向である場合には、これらの記録ビットの間には磁壁３０は存在しない。なお、磁壁３０を介して磁化方向が反対方向を向くことは、強磁性体の一般的な性質である。

本実施形態による磁気メモリでは、記録層２２の長手方向に電流を流す際に生ずるスピントルクにより、磁壁３０を適宜移動させることが可能であり、これに伴って、記録ビット３４に書き込まれた情報を適宜シフトさせることができる。書き込み素子２により直接情報が書き込まれる記録ビット３４は１つのみであるが、磁壁３０を移動させることにより記録ビット３４に書き込まれた情報をシフトさせることができるため、各々の記録ビット３４に情報を書き込むことが可能である。

即ち、記録層２２の長手方向に沿って電流を流すと、電子スピンの流れる方向に磁壁３０が移動する。例えば、図１において右向きに電流を流すと、電子スピンは左向きに流れ、磁壁３０は左側に移動する。また、図１において左向きに電流を流すと、電子スピンは右向きに流れ、磁壁３０は右側に移動する。磁壁３０の移動に伴って、磁壁３０により画定されている磁区が移動する。換言すれば、磁壁３０の移動に伴って、記録ビット３４に書き込まれている情報がシフトする。記録ビット３４に書き込まれている情報を適宜シフトさせつつ記録ビット３４への情報の書き込むことにより、各々の記録ビット３４に情報を書き込むことが可能である。

本実施形態では、記録層２２に書き込まれた情報をシフトさせる際に、配線６、より具体的には、導電パターン１３に直流電流を印加し、記録層２２に局所磁場を印加する。即ち、本実施形態では、記録層２２に書き込まれた情報をシフトさせる際に、磁壁３０の移動のきっかけとなるエネルギーを記録層２２に印加する。磁壁３０の移動のきっかけとなるエネルギーを記録層２２に印加すると、磁壁３０の移動の確度を著しく向上させることが可能となる。このため、本実施形態によれば、記録層２２に書き込まれた情報をシフトさせる際に、磁壁３０を確実に移動させることができ、ひいては、信頼性の高い磁気メモリを提供することが可能となる。

記録層２２に書き込まれた情報をシフトさせる際に導電パターン１３に流す直流電流の大きさは、例えば１０μＡ〜１００μＡ程度とする。

なお、記録層２２に書き込まれた情報をシフトさせる際に導電パターン１３に流す直流電流の大きさは、１０μＡ〜１００μＡ程度に限定されるものではない。磁壁３０を確実に移動することができ、且つ、磁気メモリの消費電力が過度に大きくならない範囲で、導電パターン１３に流す直流電流の大きさを適宜設定すればよい。

次に、記録層２２の記録ビット３４に書き込まれた情報の読み出し方法について説明する。

固定磁化層３８ｂの磁化方向と固定磁化層３８ｂに対向する記録ビット３４の磁化方向とが反対方向（反平行）の場合には、下部電極１８ｂと上部電極５６ｂとの間は高抵抗状態となる。一方、固定磁化層３８ｂの磁化方向と固定磁化層３８ｂに対向する記録ビット３４の磁化方向とが同じ方向（平行）の場合には、下部電極１８ｂと上部電極５６ｂとの間は低抵抗状態となる。高抵抗状態と低抵抗状態の２つの状態は、データ“０”又はデータ“１”に関連づけられている。高抵抗状態と低抵抗状態の２つの状態が、データ“０”又はデータ“１”に関連づけられているため、記録層２２の記録ビット３４に書き込まれた情報を判定することができる。

このように、本実施形態によれば、導電パターン１３による段差１５に起因して記録層２２に段差１５′が形成されており、かかる段差１５′が形成された箇所が磁壁３０の移動を規制する規制領域３２となるため、記録層２２の幅を狭くした場合であっても、磁壁３０の移動を規制する規制領域３２を所定の間隔で確実に形成することができる。

しかも、本実施形態によれば、記録層２２に書き込まれた情報をシフトさせる際に、導電パターン１３に直流電流を印加することにより、記録層２２に局所磁場を印加する。即ち、本実施形態では、記録層２２に書き込まれた情報をシフトさせる際に、磁壁３０の移動のきっかけとなるエネルギーを記録層２２に印加する。このため、本実施形態によれば、記録層２２に書き込まれた情報をシフトさせる際に、磁壁３０を確実に移動させることが可能となり、ひいては、信頼性の高い磁気メモリを提供することができる。

（磁気メモリの製造方法）
次に、本実施形態による磁気メモリの製造方法を図４乃至図１１を用いて説明する。図４乃至図１０は、本実施形態による磁気メモリの製造方法を示す工程図である。図４（ａ）乃至図５（ｂ）、図７（ａ）乃至図８（ａ）、図９（ａ）、図１０（ａ）乃至図１１（ｂ）は断面図であり、図６、図８（ｂ）及び図９（ｂ）は平面図である。図５（ｂ）は、図６のＡ−Ａ′線断面図である。図８（ａ）は、図８（ｂ）のＡ−Ａ′線断面図である。図９（ａ）は、図９（ｂ）のＡ−Ａ′線断面図である。

まず、トランジスタ（図示せず）等が形成されたシリコン基板１０上に、例えばＣＶＤ法により、シリコン酸化膜より成る層間絶縁膜１１を形成する。

次に、層間絶縁膜１１上に、例えばＣＶＤ法により、膜厚２００ｎｍのシリコン酸化膜より成る層間絶縁膜１２を形成する（図４（ａ）参照）。

次に、図４（ｂ）に示すように、フォトリソグラフィ技術を用い、層間絶縁膜１２に溝１６ａ、１６ｂを形成する。かかる溝１６ａ、１６ｂは、書き込み素子２の下部電極１８ａ及び読み出し素子４の下部電極１８ｂを埋め込むためのものである。

次に、例えばスパッタリング法により、膜厚４００ｎｍのＣｕ膜を形成する。

次に、ＣＭＰ法により、層間絶縁膜１２の表面が露出するまでＣｕ膜を研磨する。こうして、溝１６ａ、１６ｂ内に、Ｃｕより成る下部電極１８ａ、１８ｂが形成される（図４（ｃ）参照）。

次に、図５（ａ）に示すように、全面に、例えばスパッタリング法により、膜厚５ｎｍのＣｕ膜より成る導電膜１３を形成する。かかる導電膜１３は、導電パターンとなるものである。

次に、図５（ｂ）に示すように、フォトリソグラフィ技術を用い、導電膜１３をパターニングする。これにより、複数の導電パターン（配線パターン）１３が、所定のピッチで並行するように形成される。導電膜１３をパターニングする際には、複数の導電パターン１３が直列に接続されるように、導電膜１３をパターニングする（図６参照）。導電パターン１３の幅は、例えば６０ｎｍとする。導電パターン１３のピッチは、例えば１２０ｎｍとする。こうして、複数の導電パターン１３を含む配線（配線部）６が形成される。

次に、図７（ａ）に示すように、例えばスパッタリング法により、例えば膜厚５ｎｍのシリコン酸化膜より成る絶縁膜１４を形成する。

次に、図７（ｂ）に示すように、フォトリソグラフィ技術を用い、下部電極１８ａ、１８ｂに達する開口部１７を絶縁膜１４に形成する。

次に、全面に、例えばスパッタリング法により、膜厚２ｎｍのＣｏＦｅＢ膜を形成する。ＣｏＦｅＢ膜は、記録層２２となるものである。

次に、全面に、例えばスパッタリング法により、膜厚１ｎｍのＭｇＯ膜を形成する。ＭｇＯ膜は、バリア層（トンネル絶縁膜）３６となるものである。

次に、全面に、例えばスパッタリング法により、ＣｏＦｅＢ膜４０、Ｒｕ膜４２、ＣｏＦｅ膜４４及びＰｔＭｎ膜４６を順次形成する。ＣｏＦｅＢ膜４０の膜厚は、例えば２．３ｎｍ程度とする。Ｒｕ膜４２の膜厚は、例えば０．８ｎｍ程度とする。ＣｏＦｅ膜４４の膜厚は、例えば１．７ｎｍ程度とする。ＰｔＭｎ膜４６の膜厚は、例えば２０ｎｍ程度とする。ＣｏＦｅＢ膜４０、Ｒｕ膜４２、ＣｏＦｅ膜４４及びＰｔＭｎ膜４６より成る積層膜は、固定磁化層３８ａ、３８ｂとなるものである。ＰｔＭｎ膜４６は、固定磁化層３８ａ、３８ｂの一部を構成する反強磁性層となるものである。

次に、全面に、例えばスパッタリング法により、膜厚５０ｎｍのＴａ膜４８を形成する。Ｔａ膜は、接続電極４８ａ、４８ｂとなるものである（図７（ｃ）参照）。

次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。

次に、フォトリソグラフィ技術を用い、フォトレジスト膜を記録層２２の平面形状にパターニングする。

次に、フォトレジスト膜をマスクとして、イオンミリング又はＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）により、Ｔａ膜４８、ＰｔＭｎ膜４６、ＣｏＦｅ膜４４、Ｒｕ膜４２、ＣｏＦｅＢ膜４０、ＭｇＯ膜３６、ＣｏＦｅＢ膜２２をパターニングする（図８（ａ）及び図８（ｂ）参照）。この後、フォトレジスト膜を剥離する。

次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。

次に、フォトリソグラフィ技術を用い、フォトレジスト膜を書き込み素子２の平面形状及び読み出し素子４の平面形状にパターニングする。書き込み素子２及び読み出し素子４のそれぞれの寸法は、例えば３０ｎｍ×９０ｎｍとする。

次に、フォトレジスト膜をマスクとして、Ｔａ膜４８、ＰｔＭｎ膜４６、ＣｏＦｅ膜４４、Ｒｕ膜４２、ＣｏＦｅＢ膜４０、ＭｇＯ膜３６をエッチングする。この際、記録層２２を過度にエッチングしてしまうことがないよう、エッチングの終点を制御する。こうして、ＭｇＯより成るバリア層３６が形成される。また、ＣｏＦｅＢ膜４０、Ｒｕ膜４２、ＣｏＦｅ膜４４及びＰｔＭｎ膜４６より成る固定磁化層３８ａ、３８ｂが形成される。また、Ｔａ膜より成る接続電極４８ａ、４８ｂが形成される（図９（ａ）及び図９（ｂ）参照）。

次に、例えばＣＶＤ法により、膜厚２００ｎｍのシリコン酸化膜より成る層間絶縁膜５０を形成する。

次に、例えばＣＭＰ法により、接続電極４８ａ、４８ｂの表面が露出するまで層間絶縁膜５０を研磨する（図１０（ａ）参照）。

次に、フォトリソグラフィ及びドライエッチングにより、記録層２２のそれぞれの端部に達するコンタクトホール５２を、層間絶縁膜５０に形成する（図１０（ｂ）参照）。

次に、例えばＣＶＤ法により、窒化チタンより成るバリアメタル膜を形成する。

次に、例えばＣＶＤ法により、タングステン膜を形成する。

次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、タングステン膜及びバリアメタル膜を研磨する。こうして、コンタクトホール５２内にコンタクトプラグ５４が埋め込まれる（図１１（ａ）参照）。

次に、例えばスパッタリング法により、膜厚２００ｎｍのＣｕ膜を形成する。

次に、フォトリソグラフィ技術を用い、Ｃｕ膜をパターニングする。これにより、Ｃｕより成る上部電極５６ａ、５６ｂ、及びＣｕより成る配線５６ｃ、５６ｄが形成される。

次に、上部電極５６ａ、５６ｂ及び配線５６ｃ、５６ｄを覆うように層間絶縁膜５８を形成する。

こうして本実施形態による磁気メモリが製造される（図１１（ｂ）参照）。

（変形例）
次に、本実施形態による変形例による磁気メモリを図１２を用いて説明する。図１２は、本変形例による磁気メモリを示す平面図及び断面図である。図１２（ａ）は平面図であり、図１２（ｂ）は図１２（ａ）のＡ−Ａ′線断面図である。

本変形例による磁気メモリは、複数の導電パターン（配線パターン）１３が並列に接続されていることに特徴がある。

図１２に示すように、層間絶縁膜１２上には、複数の導電パターン（配線パターン）１３が形成されている。かかる複数の導電パターン１３は、並行するように形成されている。これら複数の導電パターン１３は、並列に接続されている。こうして、複数の導電パターン１３を含む配線（配線部）６ａが形成されている。

配線６ａには、配線６ａに直流電流を印加するための電流印加手段（図示せず）が接続されている。

このように、複数の導電パターン１３を並列に接続するようにしてもよい。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、記録層２２、２２ａを構成する強磁性体としてＣｏＦｅＢを用いる場合を例に説明したが、記録層２２、２２ａの材料はＣｏＦｅＢに限定されるものではない。Ｃｏ、Ｎｉ、Ｆｅのうちの少なくとも１種類以上を含む強磁性体を強磁性層２６の材料として適宜用いることができる。例えば、強磁性層２６として、Ｃｏ層、Ｎｉ層、Ｆｅ層、ＮｉＦｅ層、ＣｏＦｅ層、ＣｏＮｉ層、ＣｏＮｉＦｅ層等を用いてもよい。

また、上記実施形態では、固定磁化層３８ａ、３８ｂの一部を構成する強磁性層４０としてＣｏＦｅＢを用いる場合を例に説明したが、かかる強磁性層４０の材料はＣｏＦｅＢに限定されるものではない。Ｃｏ、Ｎｉ、Ｆｅのうちの少なくとも１種類以上を含む強磁性体を強磁性層４０の材料として適宜用いることができる。例えば、強磁性層４０として、Ｃｏ層、Ｎｉ層、Ｆｅ層、ＮｉＦｅ層、ＣｏＦｅ層、ＣｏＮｉ層、ＣｏＮｉＦｅ層等を用いてもよい。

また、上記実施形態では、固定磁化層３８ａ、３８ｂの一部を構成する強磁性層４４としてＣｏＦｅを用いる場合を例に説明したが、かかる強磁性層４４の材料はＣｏＦｅに限定されるものではない。Ｃｏ、Ｎｉ、Ｆｅのうちの少なくとも１種類以上を含む強磁性体を強磁性層４４の材料として適宜用いることができる。例えば、強磁性層４４として、Ｃｏ層、Ｎｉ層、Ｆｅ層、ＮｉＦｅ層、ＣｏＮｉ層、ＣｏＮｉＦｅ層等を用いてもよい。

また、上記実施形態では、固定磁化層３８ａ、３８ｂの一部を構成する反強磁性層４６の材料としてＰｔＭｎを用いる場合を例に説明したが、かかる反強磁性層４６の材料はＰｔＭｎに限定されるものではない。例えば、ＩｒＭｎ、ＰｄＰｔＭｎ等の他の反強磁性材料を反強磁性層４６の材料として用いてもよい。

また、上記実施形態では、固定磁化層の一部を構成する非磁性層４２の材料としてＲｕ膜を用いる場合を例に説明したが、かかる非磁性層４２の材料はＲｕに限定されるものではない。例えば、Ｒｈ、Ｃｕ、Ａｌ、Ａｕ等の非磁性材料を非磁性層４２の材料として用いてもよい。

また、上記実施形態では、バリア層（トンネル絶縁膜）３６の材料としてＭｇＯを用いる場合を例に説明したが、バリア層３６の材料はＭｇＯに限定されるものではない。例えば、ＡｌＯ_Ｘ、ＨｆＯ_Ｘ、ＴｉＯ_Ｘ、ＴａＯ_Ｘ等の絶縁材料をバリア層３６の材料として適宜用いてもよい。

また、上記実施形態では、書き込み素子２と読み出し素子４の両方を別個に設ける場合を例に説明したが、書き込み素子と読み出し素子とを兼ねる書き込み／読み出し素子を形成してもよい。

また、上記実施形態では、書き込み素子２としてＴＭＲ素子を用いる場合を例に説明したが、書き込み素子２はＴＭＲ素子に限定されるものではない。例えばＧＭＲ素子を書き込み素子２として用いてもよい。読み出し素子２をＧＭＲ素子により構成する場合には、記録層２２、２２ａ上に、例えば膜厚６ｎｍのＣｕ膜、膜厚４ｎｍのＣｏＦｅ膜、膜厚０．８ｎｍのＲｕ膜、膜厚４ｎｍのＣｏＦｅ膜及び膜厚２０ｎｍのＰｔＭｎ膜より成る積層体を形成することにより、かかる積層体より成るＧＭＲ素子を構成すればよい。

また、上記実施形態では、読み出し素子４としてＴＭＲ素子を用いる場合を例に説明したが、読み出し素子４はＴＭＲ素子に限定されるものではない。例えばＧＭＲ素子を読み出し素子４として用いてもよい。読み出し素子４をＧＭＲ素子により構成する場合には、記録層２２、２２ａ上に、例えば膜厚６ｎｍのＣｕ膜、膜厚４ｎｍのＣｏＦｅ膜、膜厚０．８ｎｍのＲｕ膜、膜厚４ｎｍのＣｏＦｅ膜及び膜厚２０ｎｍのＰｔＭｎ膜より成る積層体を形成することにより、かかる積層体より成るＧＭＲ素子を構成すればよい。

また、上記実施形態では、記録層２２、２２ａの上方にバリア層３６を介して固定磁化層３８ａ、３８ｂを設けたが、記録層２２、２２ａの下方にバリア層３６を介して固定磁化層３８ａ、３８ｂを設けてもよい。

本発明の一実施形態による磁気メモリの一部を示す斜視図である。 本発明の一実施形態による磁気メモリを示す断面図及び平面図である。 本発明の一実施形態による磁気メモリを示す平面図及び断面図である。 本発明の一実施形態による磁気メモリの製造方法を示す工程図（その１）である。 本発明の一実施形態による磁気メモリの製造方法を示す工程図（その２）である。 本発明の一実施形態による磁気メモリの製造方法を示す工程図（その３）である。 本発明の一実施形態による磁気メモリの製造方法を示す工程図（その４）である。 本発明の一実施形態による磁気メモリの製造方法を示す工程図（その５）である。 本発明の一実施形態による磁気メモリの製造方法を示す工程図（その６）である。 本発明の一実施形態による磁気メモリの製造方法を示す工程図（その７）である。 本発明の一実施形態による磁気メモリの製造方法を示す工程図（その８）である。 本発明の一実施形態の変形例による磁気メモリを示す平面図及び断面図である。 提案されている磁気メモリを示す概念図である。

符号の説明

２…書き込み素子
４…読み出し素子
６、６ａ…配線、配線部
１０…シリコン基板
１１…層間絶縁膜
１２…層間絶縁膜
１３…導電パターン（配線パターン）
１４…絶縁膜
１５、１５′…段差
１６ａ、１６ｂ…溝
１７…開口部
１８ａ、１８ｂ…下部電極
２２…記録層
３０…磁壁
３２…規制領域（ピニングサイト）
３４…記録ビット
３６…バリア層（トンネル絶縁膜）
３８ａ、３８ｂ…固定磁化層
４０…強磁性層
４２…非磁性層
４４…強磁性層
４６…反強磁性層
４８ａ、４８ｂ…接続電極
５０…層間絶縁膜
５２…コンタクトホール
５４…コンタクトプラグ
５６ａ、５６ｂ…上部電極
５６ｃ、５６ｄ…配線
５８…層間絶縁膜
１０２…書き込み素子
１０４…読み出し素子
１２２…記録層
１２８…切り込み（ノッチ）
１３０…磁壁
１３２…規制領域（ピニングサイト）
１３４…記録ビット
１３６…バリア層（トンネル絶縁膜）
１３８ａ、１３８ｂ…固定磁化層
１５６ａ、１５６ｂ…上部電極

Claims (5)

1. 所定のピッチで並行するように形成された複数の線状の導電パターンと、
   前記複数の導電パターンの直上に絶縁膜を介して形成され、前記複数の導電パターンに交差する線状の記録層と
   を有する磁気メモリであって、
   前記記録層は、前記導電パターンに起因して形成された段差が磁壁の移動を規制する規制領域となり、前記規制領域間の領域が記録ビットとなる
   ことを特徴とする磁気メモリ。
2. 請求項１記載の磁気メモリにおいて、
   前記磁壁を移動させる際に、前記導電パターンに直流電流が印加される
   ことを特徴とする磁気メモリ。
3. 請求項１又は２記載の磁気メモリにおいて、
   前記複数の導電パターンが直列に接続されている
   ことを特徴とする磁気メモリ。
4. 請求項１又は２記載の磁気メモリにおいて、
   前記複数の導電パターンが並列に接続されている
   ことを特徴とする磁気メモリ。
5. 複数の線状のパターンを所定のピッチで並行するように形成する工程と、
   前記複数の導電パターンの直上に、絶縁膜を介して、前記複数の導電パターンに交差する線状の記録層を形成する工程であって、前記導電パターンに起因して形成された段差が磁壁の移動を規制する規制領域となり、前記規制領域間の領域が記録ビットとなる記録層を形成する工程と
   を有することを特徴とする磁気メモリの製造方法。

Images