JPH09307073A

JPH09307073A - メモリ装置

Info

Publication number: JPH09307073A
Application number: JP8116034A
Authority: JP
Inventors: Yasutaka Tamura; 泰孝田村; Chikako Yoshida; 親子吉田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-05-10
Filing date: 1996-05-10
Publication date: 1997-11-28

Abstract

(57)【要約】【課題】メモリ装置に関し、ソリッド・ステートの半
導体メモリ並びにディスク型メモリの両方の形式のメモ
リに於いて、大容量且つ不揮発性のメモリを簡単な手段
で実現しようとする。【解決手段】高い密度の自発分極を示す強誘電体層１
並びに自発分極をしない常誘電体層２を積層してなる誘
電体積層体、誘電体積層体の選択された微小領域に情報
を書き込む為に強誘電体層１の分極を反転するに充分な
電圧或いは電流を加え或いは該選択された微小領域に書
き込まれた情報を読み出す為に強誘電体層１の分極が反
転しない程度の電圧或いは電流を加えるプローブ電極
４、誘電体積層体の選択された微小領域に書き込まれた
情報を読み出す為に強誘電体層１の分極が反転しない程
度の電圧或いは電流を加えた際に誘電体積層体に流れる
電流或いは電位降下をセンスする為の例えば電源を含む
書き込み及び読み出し回路６を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報を電子的に記
憶する大容量且つ不揮発性であるメモリ装置に関する。

【０００２】一般に、コンピュータに代表される情報処
理用エレクトロニクス装置の分野に於いては、情報を蓄
積するメモリ装置が重要な役割を果たしている。

【０００３】また、そのような情報処理用エレクトロニ
クス装置の性能が高度になるにつれて蓄積されるべき情
報の量は増大し、その結果、メモリ容量増大への要求が
常に存在する。

【０００４】特に、携帯用のコンピュータを高性能化す
る為には、電源を遮断しても記憶情報が失われない不揮
発性の大容量メモリが必要であり、本発明は、その要求
に応える一手段を提供することができる。

【０００５】

【従来の技術】近年、不揮発性メモリの一つとして、情
報記憶要素に強誘電体キャパシタを用いたＦｅＲＡＭ
（ｆｅｒｒｏｅｌｅｃｔｒｉｃｒａｎｄｏｍａｃｃ
ｅｓｓｍｅｍｏｒｙ）が知られている。

【０００６】ＦｅＲＡＭは、電極間に強誘電体を挟んだ
キャパシタを用い、強誘電体に於ける分極方向の如何を
情報と関連付けて記憶するようにしている。

【０００７】情報の読み出しは、強誘電体キャパシタに
電圧を印加して分極が反転した際、電極に電荷が現れる
ことを利用し、その電荷をビット線に導くことで発生す
る電位の変化をセンス増幅器で増幅して情報の読み出し
を行うようにしている。

【０００８】

【発明が解決しようとする課題】前記ＦｅＲＡＭは、不
揮発性という大きな特徴をもっているが、セル・サイズ
がＤＲＡＭ（ｄｙｎａｍｉｃｒａｎｄｏｍａｃｃｅ
ｓｓｍｅｍｏｒｙ）と同等、或いは、大きくなってし
まう。

【０００９】従って、ビット当たりのコストもＤＲＡＭ
よりも小さくすることは困難であって、不揮発性メモリ
としての競争相手であるフラッシュＥＥＰＲＯＭ（ｅｌ
ｅｃｔｒｉｃａｌｌｙｅｒａｓａｂｌｅｐｒｏｇｒ
ａｍｍａｂｌｅｒｅａｄｏｎｌｙｍｅｍｏｒｙ）と
コストの点で争うことは難しい。

【００１０】また、フラッシュ・メモリと競争できたと
しても、磁気ディスクと比較した場合、そのビット当た
りのコストは非常に低い為、磁気ディスクをソリッド・
ステート・メモリで置き換えることも難しい。

【００１１】ところで、磁気記録、或いは、光磁気記録
などの磁気ディスク媒体に於ける記録密度は１０年間で
１００倍のペースで拡大していて、このペースが続け
ば、西暦２０００年頃には、大容量化に伴って、１０
〔Ｇビット／（インチ）²〕の記録密度になる筈であ
る。

【００１２】然しながら、この高記録密度化には物理的
限界が存在するものと考えられていて、例えば、光磁気
記録に於いては、ビット・サイズを半導体レーザの波
長、即ち、０．５〔μｍ〕〜１〔μｍ〕以下にすること
は不可能である。

【００１３】また、磁性媒体では、高密度化と高Ｓ／Ｎ
化を狙いとして微粒子化が進められている。現在、製品
化されつつある微粒子鉄粉は、約０．２〔μｍ〕程度の
大きさであるが、１０〔ｎｍ〕以下の微粒子にした場
合、格子振動の為、磁化の向きが揺動して一定の方向を
向かない状態となるので、これ以上の記録密度向上はで
きない。

【００１４】本発明は、ソリッド・ステートの半導体メ
モリ並びにディスク型メモリの両方の形式のメモリに於
いて、大容量且つ不揮発性のメモリを簡単な手段で実現
しようとする。

【００１５】

【課題を解決するための手段】メモリを大容量化する為
の有力な一手段は、記憶媒体をできるだけ一様な構造と
し、リソグラフィ技術などを適用することなく、その部
分を作成できるようにすることである。

【００１６】例えば、磁気ディスクや光磁気ディスクな
どの媒体は、平坦な基板上に磁性材料を塗布しただけの
ものであり、一枚当たりの記憶容量を増加させる為に複
雑なリソグラフィ工程などは不要である。

【００１７】前記磁気媒体に於けるビット当たりのコス
トがＤＲＡＭなどと比較して非常に小さいのは前記の理
由に起因している。

【００１８】そこで、現用のＤＲＡＭのように、メモリ
や周辺回路を形成する為にＳｉ集積回路プロセスを適用
して複雑なリソグラフィ工程を採って作成するものであ
っても、若し、情報記憶用のキャパシタ部分だけは、リ
ソグラフィ技術の適用なしに作成することができれば、
大容量化が容易になる。

【００１９】本発明は、メモリ装置の記憶要素部分を平
坦な構造にすると共にリソグラフィ技術などで加工する
ことなく実現することが基本になっている。

【００２０】一般に、強誘電体と常誘電体を重ね合わせ
た積層体では、強誘電体の分極が変化した場合、強誘電
体と常誘電体の界面に両者の分極密度の差に対応した実
効的な電荷が発生することが知られていて、この誘電体
積層体が二層以上の多層であっても同じ現象が起こる。

【００２１】さて、前記生成された電荷は、前記誘電体
積層体中の電位分布を変化させるので、その誘電体積層
体を横切るように流れる電流に対する抵抗値は変化す
る。

【００２２】従って、この誘電体積層体は高抵抗及び低
抵抗の状態を記録することができ、換言すると情報の記
録が可能である。

【００２３】この記録された情報を読み出すには、強誘
電体の分極が反転しない程度の小さな電圧を印加するこ
とに依って流れる電流をセンスするか、或いは、一定電
流を流して発生する電圧をセンスすれば良い。

【００２４】図１は本発明の原理を解説する為のメモリ
装置を表す要部説明図である。

【００２５】図に於いて、１は強誘電体層、２は常誘電
体層、３は下部電極、４はプローブ電極、５はプローブ
電極駆動機構、６は電源を含む書き込み及び読み出し回
路をそれぞれ示している。尚、強誘電体層１、常誘電体
層２、下部電極３は記録媒体を構成する要素になってい
る。

【００２６】図示の装置では、強誘電体層１とプローブ
電極４との間、及び、常誘電体層２と下部電極３との間
には、それぞれショットキ的なバリヤが存在し、電極４
や電極３からキャリヤの注入は起こらないものとする。

【００２７】この状態で、プローブ電極４と下部電極３
との間に電圧Ｖを印加した場合の電位分布は、電束Ｄの
連続の条件から、

【００２８】Ｄ（Ｅ）＝ε（Ｖ−Ｖ_b）−Ｅ×ｄ_f）／ｄ_p Ｄ（Ｅ）：強誘電体内部の電界がＥである場合の電束Ｄ：電束Ｅ：強誘電体内部の電界 ε：誘電率Ｖ：電圧Ｖ_b：強誘電体と常誘電体の中の電界をゼロと仮定した
場合に電極に現れる電圧ｄ_f：強誘電体の厚さｄ_p：常誘電体の厚さ

【００２９】となる。尚、電圧Ｖ_bは、ＭＯＳ（ｍｅｔ
ａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）に於
けるＣ−Ｖ特性の解析に現れるフラット・バンド電圧に
相当する。

【００３０】前記式は、非線形Ｄ−Ｅカーブをもつ強誘
電体キャパシタと線形キャパシタを直列に接続した場合
と等価であり、このメモリ装置の動作点は、負荷直線と
Ｄ−Ｅカーブの交点として求めることができる。

【００３１】図２は図１について説明したメモリ装置の
特性を説明する為の線図であって、（Ａ）はＤ−Ｅ特性
を表し、（Ｂ）及び（Ｃ）はエネルギ・バンド・ダイヤ
グラムを表している。

【００３２】図に於いて、Ｒは負荷直線、Ａ１及びＡ２
は動作点、Ｅ_Cは伝導帯の底をそれぞれ示している。

【００３３】図１について説明した装置に於いて、記録
媒体に印加する電圧を変化させた場合、負荷直線Ｒは図
示の状態から上下に並行移動し、それに伴って動作点Ａ
１及びＡ２も移動する。

【００３４】記録媒体に充分に振幅が大きい電圧を印加
して強誘電体層１に於けるＤ−Ｅカーブを最大ループと
してから電圧をゼロにすると、装置は動作点Ａ１或いは
Ａ２の何れかの状態に落ちつくことになる。

【００３５】常誘電体層２側を正として充分に大きい電
圧を印加した後では、装置は動作点Ａ１の状態をとり、
負として充分に大きい電圧を印加した後では、装置は動
作点Ａ２の状態をとる。

【００３６】装置の状態が動作点Ａ１に在る場合、図２
（Ｂ）に見られるように、エネルギ・バンド・ダイヤグ
ラムに於ける伝導帯の底Ｅ_Cは、強誘電体層１と常誘電
体層２との界面の部分が隆起した形状となり、そして、
動作点Ａ２に在る場合、図２（Ｃ）に見られるように、
界面の部分が陥没した形状となる。

【００３７】電子流はプローブ電極４からの熱電子放出
に依って流れ、通常の場合には、バリヤ高さのみで決ま
るが、トンネリング現象が伴う場合には、平均的バリヤ
高さで変化する。従って、図２（Ｃ）に見られるよう
に、伝導帯の底Ｅ_Cが誘電体積層体の界面で陥没してい
ると電流は流れ易く、隆起していると流れ難くなる。

【００３８】図３は図１について説明したメモリ装置の
電流−電圧特性を表す線図であり、図では、縦軸に電流
Ｉを、また、横軸に電圧Ｖをそれぞれ採ってある。

【００３９】図に於いて、Ａ１は装置の状態が動作点Ａ
１に在る場合のＩ−Ｖ特性を表す特性線であり、Ａ２は
動作点Ａ２に在る場合の特性線をそれぞれ示し、ヒステ
リシスをもつことが看取される。

【００４０】このメモリ装置では、強誘電体の自発分極
に依って、内部のポテンシャル分布が変化し、その結
果、電流の流れ易さが変化する旨の作用を利用するもの
であって、その自発分極は、プローブ電極４と下地電極
３との間に印加する電圧をゼロにしても保持されるの
で、不揮発記憶が可能である。

【００４１】誘電体積層体に多くの情報を記録するに
は、積層体に於ける場所を変えて情報を書き込んでゆく
必要があり、その為には、プローブ電極４を移動して誘
電体積層体の表面を走査する。

【００４２】別な手段としては、誘電体積層体に於ける
一方の面の全面に電極を形成し、他方の面に多数に分割
された電極を形成し、多数に分割された電極には、ＤＲ
ＡＭと同じ手段を適用し、それぞれにアクセス・トラン
ジスタを付加する構成を採ることができ、要は、誘電体
積層体に電圧を印加し、且つ、電流を流すことができれ
ば良い。

【００４３】このように、本発明に於いては、情報を記
録する基本の部分は、リソグラフィ技術などを適用する
ことなく実現することができ、しかも、平坦に形成する
ことができる。

【００４４】また、誘電体積層体に於ける情報を記録す
る領域は、例えばプローブ電極４を用いた場合は、プロ
ーブ電極４の先端を細くすることで直径３０〔ｎｍ〕〜
４０〔ｎｍ〕程度にまで小さくすることができる。尚、
因みにプローブ電極４の先端に於ける曲率を３０〔ｎ
ｍ〕〜４０〔ｎｍ〕程度にするのは、現用技術で容易に
実現することができる。

【００４５】このように、情報記録領域を小さくできる
のは、電流の変化に依って、情報の読み出しが行われる
ことに起因し、例えば磁気ディスクなどでは、絶対に不
可能である。

【００４６】前記したところから、本発明に依るメモリ
装置に於いては、（１）高い密度の自発分極を示す強誘
電体（例えば強誘電体層１）並びに該強誘電体に於ける
自発分極の密度に比較して低い密度の自発分極を示す
か或いは自発分極をしない誘電体（例えば常誘電体層
２）を積層してなる誘電体積層体と、該誘電体積層体に
於ける選択された微小領域に情報を書き込む為に該強誘
電体の分極を反転するに充分な電圧或いは電流を加え或
いは該選択された微小領域に書き込まれた情報を読み出
す為に該強誘電体の分極が反転しない程度の電圧或いは
電流を加える手段（例えばプローブ電極４など）と、該
誘電体積層体に於ける選択された微小領域に書き込まれ
た情報を読み出す為に該強誘電体の分極が反転しない程
度の電圧或いは電流を加えた際に該誘電体積層体に流れ
る電流或いは電位降下をセンスする手段（例えば電源を
含む書き込み及び読み出し回路６）とを備えてなること
を特徴とするか、又は、

【００４７】（２）前記（１）に於いて、誘電体積層体
に於ける選択された微小領域に電圧或いは電流を加える
手段が該誘電体積層体とビット線（例えばビット線ＢＬ
１，ＢＬ２・・・・ＢＬｎ）との間に介挿されると共に
ゲートが該ビット線と交差するワード線（例えばワード
線ＷＬ１，ＷＬ２・・・・ＷＬｎ）に接続されたアクセ
ス・トランジスタ（例えばＴＦＴのＱ１１，Ｑ１２・・
・・Ｑ１ｎ〜Ｑｎ１，Ｑｎ２・・・・Ｑｎｎ）であるこ
とを特徴とするか、或いは、

【００４８】（３）前記（１）或いは（２）に於いて、
誘電体積層体がアクセス・トランジスタ及び周辺回路を
作り込んだ集積回路（例えば図６参照）上に在ることを
特徴とするか、又は、

【００４９】（４）前記（１）に於いて、誘電体積層体
に於ける選択された微小領域に電圧或いは電流を加える
手段が金属からなるプローブ（例えばプローブ電極４
５）及び該プローブ位置を制御して変化させる駆動源か
らなることを特徴とするか、又は、

【００５０】（５）前記（４）に於いて、誘電体積層体
に於ける選択された微小領域に電圧或いは電流を加える
金属からなるプローブ（例えば金属製プローブ５５）が
可動アーム（例えば可動アーム５４）の一端に設けられ
且つ該可動アームの他端は該誘電体積層体に集積化され
た圧電効果素子からなる駆動源（例えば駆動源５３）に
固着されてなることを特徴とするか、又は、

【００５１】（６）前記（４）に於いて、金属からなる
プローブ及び可動アーム及び駆動源を含んで誘電体積層
体に於ける選択された微小領域に電圧或いは電流を加え
る手段の複数が前記プローブからの信号を処理する周辺
回路が形成された基板上に集積化されてなることを特徴
とするか、又は、

【００５２】（７）前記（１）乃至（６）に於ける何れ
か１に於いて、誘電体積層体を構成する強誘電体及び誘
電体の何れか一方或いは両方ともキャリヤがドーピング
された導電性酸化物であることを特徴とする。

【００５３】前記手段を採ることに依り、メモリ・セル
・アレイに相当する情報記録基本部分は平坦であって、
各ビット毎に分離して微細加工する必要がないから、そ
の製造コストはＤＲＡＭなどに比較すると著しく低い。
また、情報記録領域は電流駆動能力をもつ為、周辺回路
を簡単化することがでる。更にまた、情報の記録密度は
極めて高く、磁気ディスクなどとは比較にならない。

【００５４】

【発明の実施の形態】図４は本発明に於ける実施の形態
を説明する為のメモリ装置を表す要部切断側面図であ
る。

【００５５】図に於いて、１１は常誘電体基板、１２は
強誘電体層、１３は層間絶縁膜、１４はＡｌからなるゲ
ート電極、１５はＡｌ₂Ｏ₃からなるゲート酸化膜、１
６はＳｉＮ_xからなるゲート絶縁膜、１７はアモルファ
スＳｉからなるチャネル層、１８はｎ⁺アモルファスＳ
ｉからなるソース電極コンタクト領域、１９はｎ⁺アモ
ルファスＳｉからなるドレイン電極コンタクト領域、２
０及び２１はＡｌからなるソース電極及びドレイン電
極、２２はＰｔからなる電極、２３はＡｌからなる電極
をそれぞれ示している。

【００５６】上掲の各部分のうちの主要なものについ
て、主要なデータを例示すると次の通りである。

【００５７】（１）常誘電体基板１１について材料：０．００５〔重量％〕のＮｂを含むＳｒＴｉＯ₃

【００５８】（２）強誘電体層１２について材料：ＢａＴｉＯ₃ 厚さ：２０〔ｎｍ〕

【００５９】（３）層間絶縁膜１３について材料：ＣｅＯ₂ 厚さ：５００〔ｎｍ〕

【００６０】このメモリ装置に於けるリターンパスは、
裏面の電極２３からパッケージを経てボンディング・ワ
イヤで接続された周辺回路に戻るようになっている。

【００６１】図４に見られるＢａＴｉＯ₃／ＳｒＴｉＯ
₃からなる二層構造は完全に平坦であり、リソグラフィ
技術に依るエッチングなどの加工は不要であるから、プ
ロセス・コストが低く、且つ、大容量化も容易である。

【００６２】図５は図４について説明したメモリ装置で
構成されるメモリを等価的に表す回路図である。

【００６３】図に於いて、ＢＬ１，ＢＬ２・・・・ＢＬ
ｎはビット線、ＷＬ１，ＷＬ２・・・・ＷＬｎはワード
線、Ｑ１１，Ｑ１２・・・Ｑ１ｎはＴＦＴ、Ｑｎ１，Ｑ
ｎ２・・・・ＱｎｎはＴＦＴをそれぞれ示している。

【００６４】図示のメモリに於いては、ビット線列とワ
ード線列とが直交し、交差するビット線とワード線との
間にＴＦＴが１個ずつ配置され、そして、各ＴＦＴのソ
ースは、図４に見られるように、電極をもって強誘電体
層と接続されている。

【００６５】図から看取できようが、このメモリは、Ｄ
ＲＡＭと同様にランダム・アクセスが可能なメモリ・セ
ル・アレイなのであるが、ＤＲＡＭと大きく相違してい
る点は、不揮発性であること、また、記録面を有効に使
用できることである。

【００６６】このメモリを動作させるには、例えばビッ
ト線の１本を選択してデコーダから電圧を印加し、ま
た、ワード線の１本をデコーダで選択して電圧を印加す
れば、対応するＴＦＴがオンとなり、該ＴＦＴに接続さ
れている誘電体積層体の領域に電流が流れ、それに依っ
て、強誘電体層２２の自発分極を選択的に反転させるこ
とができ、それが情報の書き込みとなる。

【００６７】書き込まれた情報を読み出すには、誘電体
積層体に例えば定電流を流してビット線電位をセンス増
幅器でセンスすれば良い。

【００６８】図６は本発明に於ける他の実施の形態を説
明する為のメモリ装置を表す要部切断側面図であり、図
４に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。

【００６９】図に於いて、３１はＳｉからなる半導体基
板、３２は多結晶Ｓｉからなるゲート電極、３３はＳｉ
Ｏ₂からなるサイド・ウォール、３４はＬＤＤ（ｌｉｇ
ｈｔｌｙｄｏｐｅｄｄｒａｉｎ）形式のソース領
域、３５はＬＤＤ形式のドレイン領域、３６はＳｉＯ₂
からなる層間絶縁膜、３７はＡｌからなるビット線、３
８は多結晶Ｓｉからなるプラグ、３９はＴｉＮ／Ｐｔの
二層構造からなるコンタクト膜をそれぞれ示している。
尚、ＴｉＮ膜はバリヤ・メタルである。

【００７０】図６に見られるメモリ装置が図４に見られ
るメモリ装置と相違している点は、アクセス・トランジ
スタに通常のＳｉ−ＭＯＳトランジスタを利用している
ことである。

【００７１】このメモリ装置を作成する際の主要な工程
を説明すると次の通りである。通常の技法を適用することに依り、Ｓｉ−ＭＯＳト
ランジスタが作り込まれた半導体装置を製造する。

【００７２】層間絶縁膜３６に於けるソース領域３
４上の部分に開口を形成し、その開口を多結晶Ｓｉから
なるプラグ３８で埋め、プラグ３８の表面にはＴｉＮ
（バリヤ・メタル）／Ｐｔからなるコンタクト膜３９を
堆積する。

【００７３】ＣＭＰ（ｃｈｅｍｉｃａｌｍｅｃｈ
ａｎｉｃａｌｐｏｌｉｓｈｉｎｇ）法を適用し、表面
を平坦化する。

【００７４】レーザ堆積法を適用することに依り、
厚さが例えば２０〔ｎｍ〕程度であるＳｒＴｉＯ₃から
なる常誘電体層１１及び厚さが例えば２０〔ｎｍ〕程度
であるＢａＴｉＯ₃からなる強誘電体層１２を形成す
る。

【００７５】この場合、レーザ堆積の条件は、真空中で
ウエハ温度が例えば７５０〔℃〕である。

【００７６】尚、図４では、記号１１は常誘電体基板を
指示するものとしたが、簡明にする為、ここでは、常誘
電体層を指示するものとする。

【００７７】スパッタリング法を適用することに依
り、厚さが例えば５００〔ｎｍ〕程度のＡｌからなる電
極２３を堆積する。

【００７８】Ａｌからなる電極２３のリターンパスは、
ボンディングに依って、パッケージを介してＳｉ−ＭＯ
Ｓトランジスタをもつ半導体装置に接続される。

【００７９】図６について説明した実施の形態では、高
集積度の面で実績をもつＳｉ系集積回路と誘電体積層体
からなる記録媒体を結び付けることができる為、従来の
Ｓｉ系ＤＲＡＭに比較して遙に高集積化することが可能
である。

【００８０】また、図６に見られる実施の形態では、誘
電体積層体を別の基板上に形成し、これを表面が平坦化
されたＳｉ系集積回路と貼り合わせるようにしても良
く、このようにすると、Ｓｉ系集積回路が誘電体積層体
を形成する際の高温・酸化性雰囲気を経験することがな
い為、回路特性の劣化を危惧する必要はない旨の利点を
生ずる。

【００８１】図７は本発明の原理を解説するのに用いた
図１に見られるメモリ装置を実施の形態として具体的に
説明する為の要部説明図である。

【００８２】図に於いて、（Ａ）は要部切断側面、４１
はサファイアからなる基板、４２はＡｇからなる電極、
４３は厚さが２０〔ｎｍ〕のＢａＴｉＯ₃からなる強誘
電体層、４４は厚さが５０〔ｎｍ〕のＳｒＴｉＯ₃から
なる常誘電体層、４５はＰｔからなるプローブ電極、そ
して、（Ｂ）はプローブに関して説明する為の要部側
面、４６は誘電体積層体を含む記録媒体、４７は走査型
プローブ顕微鏡、４８はプローブをそれぞれ示してい
る。

【００８３】（Ａ）に於いて、プローブ電極４５は、機
械的な駆動機構に依って誘電体積層体の表面を移動し、
選択された場所に於いて、情報の書き込みや読み出しを
実施することができる。

【００８４】ここで、情報の書き込み及び読み出しを行
う面は、殆ど加工の必要がなく、メモリ容量の増大は、
プローブ電極４５の位置制御を厳密に行うこと、プロー
ブ電極４５の先端を細くすること、プローブ電極４５に
依る走査面積を大きくすることで容易に実現することが
できる。

【００８５】（Ｂ）に於いて、プローブ４８は、Ｐｔ−
ＡｕをコーティングしたＳｉからなるプローブ部分をも
つカンチレバー構造のものである。

【００８６】その動作は、先ず、走査型プローブ顕微鏡
４７を原子間力顕微鏡（ａｔｏｍｉｃｆｏｒｃｅｍ
ｉｃｒｏｓｃｏｐｅ：ＡＦＭ）モードに切り替えてお
き、プローブ４８をファンデアワールス斥力を感じる程
度に記録媒体４６に近付け、約−３〔Ｖ〕の電圧をプロ
ーブ４８と電極４２との間に印加することで“０”の情
報を、そして、約５〔Ｖ〕の電圧を印加することで
“１”の情報を書き込むようにする。

【００８７】読み出しを行うには、例えば−１〔Ｖ〕＜
Ｅ＜１〔Ｖ〕なる大きさの電圧Ｅを印加して電流値を読
み取れば良い。

【００８８】また、プローブ４８をＰｔ製のものとし、
走査型プローブ顕微鏡４７を走査型トンネル顕微鏡（ｓ
ｃａｎｎｉｎｇｔｕｎｎｅｌｉｎｇｍｉｃｒｏｓｃ
ｏｐｅ：ＳＴＭ）モードに切り替えておき、プローブ４
８をトンネル電流を感知できる程度に記録媒体４６に近
付け、約−７〔Ｖ〕の電圧をプローブ４８と電極４２と
の間に印加することで“０”の情報を、そして、約１０
〔Ｖ〕の電圧を印加することで“１”の情報を書き込む
ようにする。

【００８９】読み出しを行うには、例えば−３〔Ｖ〕＜
Ｅ＜３〔Ｖ〕なる大きさの電圧Ｅを印加して電流値を読
み取れば良い。

【００９０】この場合、プローブ４８の先端を誘電体積
層体の表面とは非接触にすることができる為、記録面が
磨耗するなどのおそれはなく、高速の情報アクセスが可
能である。

【００９１】図８は本発明に於ける他の実施の形態を説
明する為のメモリ装置を表す要部斜面図である。

【００９２】図に於いて、５１は常誘電体基板、５２は
強誘電体層、５３はＰＺＴ（ｌｅａｄｚｉｒｃｏ−ｔ
ｉｔａｎａｔｅ）からなる駆動源、５４はＳｉ板からな
る可動アーム、５５は可動アーム先端に固着された金属
製プローブをそれぞれ示している。

【００９３】このメモリ装置に於いては、可動アーム５
４が記録媒体上に厚膜印刷法で形成されたＰＺＴからな
る駆動源５３で駆動され、可動アーム５４の先端に設け
られたプローブ５５が強誘電体層５２上を走査するよう
になっている。

【００９４】この実施の形態に依ると、メモリ装置全体
を非常に小さくすることができ、例えば半導体チップ内
に混載することが可能である。

【００９５】図９は本発明に於ける他の実施の形態を説
明する為のメモリ装置を表す要部斜面図であり、図８に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。

【００９６】図に於いて、５６は記憶領域、５７はＳｉ
基板、５８はデコーダやドライバなどの周辺回路をそれ
ぞれ示している。

【００９７】この実施の形態は、図８について説明した
メモリ装置をデコーダやドライバなどの必要な周辺回路
５８を作り込んだＳｉ半導体装置と組み合わせ、そのＳ
ｉ基板５７上にアレイ状に集積化したものである。

【００９８】当然のことながら、この構成にすれば、メ
モリ容量は飛躍的に大きくなり、また、多くのユニット
を並列動作させることで情報の転送速度を高めることが
できる。

【００９９】図１０は本発明に於ける他の実施の形態を
説明する為のメモリ装置を表す要部切断側面図である。

【０１００】図に於いて、（Ａ）は本実施の形態を表す
誘電体積層体、（Ｂ）は参考として挙げた既説明の実施
の形態を表す誘電体積層体、６１はｎ−ＳｒＴｉＯ₃か
らなる基板、６２はＳｒＴｉＯ₃からなる常誘電体基
板、６３はＢａＴｉＯ₃からなる強誘電体層、６４はＡ
ｌからなる電極をそれぞれ示している。

【０１０１】（Ａ）と（Ｂ）とを対比すると明らかであ
るが、本実施の形態では、基板６１の材料としてｎ−Ｓ
ｒＴｉＯ₃を用い、これをもって、他の実施の形態に於
けるＳｒＴｉＯ₃からなる常誘電体基板６２及びＡｌか
らなる電極６４と代替している。尚、このｎ−ＳｒＴｉ
Ｏ₃を得るには、ＳｒＴｉＯ₃に０．０５〔重量％〕の
Ｎｂをドーピングすればよい。

【０１０２】本実施の形態では、ｎ−ＳｒＴｉＯ₃基板
６１は電極として用いているものであって、常誘電体層
としては、ＢａＴｉＯ₃からなる強誘電体層６３との界
面側表面に生成される空乏層を利用するようにしてい
る。

【０１０３】このようにすることで、電極を形成する工
程が省略できるから、プロセス・コストは低減され、ま
た、異種材料の接合に起因する信頼性低下の問題を回避
することが可能になる。

【０１０４】本発明に於いては、前記説明した各実施の
形態に限られることなく、他に多くの改変を実現するこ
とができる。

【０１０５】例えば、各実施の形態に於いては、誘電体
積層体として、強誘電体と常誘電体とを用いたが、これ
は強く自発分極する強誘電体と、その強誘電体に比較し
て自発分極の程度が低い強誘電体とを組み合わせても良
く、要は、分極密度が相違していることである。但し、
誘電体積層体には、分極が高密度で生成される強誘電体
層が含まれていることは必須要件である。

【０１０６】

【発明の効果】本発明に依るメモリ装置に於いては、高
い密度の自発分極を示す強誘電体並びに該強誘電体に於
ける自発分極の密度に比較して低い密度の自発分極を示
すか或いは自発分極をしない誘電体を積層してなる誘電
体積層体、誘電体積層体に於ける微小領域に情報を書き
込む為に該強誘電体の分極を反転するに充分な電圧或い
は電流を加え或いは選択された微小領域に書き込まれた
情報を読み出す為に該強誘電体の分極が反転しない程度
の電圧或いは電流を加える手段、誘電体積層体に於ける
微小領域に書き込まれた情報を読み出す為に強誘電体の
分極が反転しない程度の電圧或いは電流を加えた際に誘
電体積層体に流れる電流或いは電位降下をセンスする手
段とを備える。

【０１０７】前記構成を採ることに依り、メモリ・セル
・アレイに相当する情報記録基本部分は平坦であって、
各ビット毎に分離して微細加工する必要がないから、そ
の製造コストはＤＲＡＭなどに比較すると著しく低い。
また、情報記録領域は電流駆動能力をもつ為、周辺回路
を簡単化することができる。更にまた、情報の記録密度
は極めて高く、磁気ディスクなどとは比較にならない。

【図面の簡単な説明】

【図１】本発明の原理を解説する為のメモリ装置を表す
要部説明図である。

【図２】図１について説明したメモリ装置の特性を説明
する為の線図である。

【図３】図１について説明したメモリ装置の電流−電圧
特性を表す線図である。

【図４】本発明に於ける実施の形態を説明する為のメモ
リ装置を表す要部切断側面図である。

【図５】図４について説明したメモリ装置で構成される
メモリを等価的に表す回路図である。

【図６】本発明に於ける他の実施の形態を説明する為の
メモリ装置を表す要部切断側面図である。

【図７】本発明の原理を解説するのに用いた図１に見ら
れるメモリ装置を実施の形態として具体的に説明する為
の要部説明図である。

【図８】本発明に於ける他の実施の形態を説明する為の
メモリ装置を表す要部斜面図である。

【図９】本発明に於ける他の実施の形態を説明する為の
メモリ装置を表す要部斜面図である。

【図１０】本発明に於ける他の実施の形態を説明する為
のメモリ装置を表す要部切断側面図である。

【符号の説明】

１強誘電体層２常誘電体層３下部電極４プローブ電極５プローブ電極駆動機構６電源を含む書き込み及び読み出し回路１１常誘電体基板１２強誘電体層１３層間絶縁膜１４ゲート電極１５ゲート酸化膜１６ゲート絶縁膜１７チャネル層１８ソース電極コンタクト領域１９ドレイン電極コンタクト領域２０及び２１ソース電極及びドレイン電極２２電極２３電極

Claims

【特許請求の範囲】

【請求項１】高い密度の自発分極を示す強誘電体並びに
該強誘電体に於ける自発分極の密度に比較して低い密度
の自発分極を示すか或いは自発分極をしない誘電体を積
層してなる誘電体積層体と、該誘電体積層体に於ける選択された微小領域に情報を書
き込む為に該強誘電体の分極を反転するに充分な電圧或
いは電流を加え或いは該選択された微小領域に書き込ま
れた情報を読み出す為に該強誘電体の分極が反転しない
程度の電圧或いは電流を加える手段と、該誘電体積層体に於ける選択された微小領域に書き込ま
れた情報を読み出す為に該強誘電体の分極が反転しない
程度の電圧或いは電流を加えた際に該誘電体積層体に流
れる電流或いは電位降下をセンスする手段とを備えてな
ることを特徴とするメモリ装置。
【請求項２】誘電体積層体に於ける選択された微小領域
に電圧或いは電流を加える手段が該誘電体積層体とビッ
ト線との間に介挿されると共にゲートが該ビット線と交
差するワード線に接続されたアクセス・トランジスタで
あることを特徴とする請求項１記載のメモリ装置。
【請求項３】誘電体積層体がアクセス・トランジスタ及
び周辺回路を作り込んだ集積回路上に在ることを特徴と
する請求項１或いは２記載のメモリ装置。
【請求項４】誘電体積層体に於ける選択された微小領域
に電圧或いは電流を加える手段が金属からなるプローブ
及び該プローブ位置を制御して変化させる駆動源からな
ることを特徴とする請求項１記載のメモリ装置。
【請求項５】誘電体積層体に於ける選択された微小領域
に電圧或いは電流を加える金属からなるプローブが可動
アームの一端に設けられ且つ該可動アームの他端は該誘
電体積層体に集積化された圧電効果素子からなる駆動源
に固着されてなることを特徴とする請求項４記載のメモ
リ装置。
【請求項６】金属からなるプローブ及び可動アーム及び
駆動源を含んで誘電体積層体に於ける選択された微小領
域に電圧或いは電流を加える手段の複数が前記プローブ
からの信号を処理する周辺回路が形成された基板上に集
積化されてなることを特徴とする請求項４記載のメモリ
装置。
【請求項７】誘電体積層体を構成する強誘電体及び誘電
体の何れか一方或いは両方ともキャリヤがドーピングさ
れた導電性酸化物であることを特徴とする請求項１乃至
６に於ける何れか１記載のメモリ装置。