JP2004056142A - 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法 - Google Patents
原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法 Download PDFInfo
- Publication number
- JP2004056142A JP2004056142A JP2003274998A JP2003274998A JP2004056142A JP 2004056142 A JP2004056142 A JP 2004056142A JP 2003274998 A JP2003274998 A JP 2003274998A JP 2003274998 A JP2003274998 A JP 2003274998A JP 2004056142 A JP2004056142 A JP 2004056142A
- Authority
- JP
- Japan
- Prior art keywords
- alkoxide
- film
- forming
- electrode
- reactant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/403—Oxides of aluminium, magnesium or beryllium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/404—Oxides of alkaline earth metals
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/405—Oxides of refractory metals or yttrium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 原子層蒸着法を利用して誘電物質を形成する方法及び半導体装置上に物質から誘電膜を形成する方法を開示する。
【解決手段】 原子層蒸着法(ALD)は最少限一つのアルコキシド基を含み、基板表面上に化学的に吸着されて水酸化基を含まない活性化された酸化剤と反応して優れているステップカバーレージおよび向上された漏洩電流特性を示す誘電物質を形成する第1反応物を利用する。
【選択図】 図4
【解決手段】 原子層蒸着法(ALD)は最少限一つのアルコキシド基を含み、基板表面上に化学的に吸着されて水酸化基を含まない活性化された酸化剤と反応して優れているステップカバーレージおよび向上された漏洩電流特性を示す誘電物質を形成する第1反応物を利用する。
【選択図】 図4
Description
本発明は半導体装置の製造方法に関するものであり、より詳細には、原子層蒸着法を利用した半導体装置の製造うちの物質膜を形成する方法及び原子層蒸着法を利用した半導体装置のキャパシタ誘電膜を形成する方法に関するものである。
使用可能なメモリセル面積の減少によるセルキャパシタンス減少は、半導体メモリ装置の集積密度の増加を困難にする。セルキャパシタンスの減少はメモリセルでのデータ読出能力を低下させ、ソフトエラーを増加させ、半導体メモリ装置が低電圧で動作することを妨害する。
前記メモリセルが占めるウェーハ上での面積を大きく増加させずに、セルキャパシタンスを維持したり、増加するための各種技術が開発されて来た。制限されたセル領域内でキャパシタンスを増加させるための前記方法としては、キャパシタの誘電膜を薄くする方法及び/または円筒形またはピン形態の構造を利用してキャパシタの下部電極の有効面積を増加させる方法がある。しかし、1ギガビット(gigabit)以上の容量を有するダイナミックランダムアクセスメモリ(DRAMs)のようなメモリ装置では、前記二つ方法を使用してもメモリ装置が満足であるように動作するに十分なキャパシタンスを確保することが困難である。
メモリセル大きさ内で、キャパシタンスをさらに増加させるために、Ta2O5、Y2O3、HfO2、ZrO2、Nb2O5、BaTiO3またはSrTiO3のように高い誘電定数(k)を有する物質をキャパシタの誘電膜に使用するための研究が続けてきた。
従来には、高い誘電定数及び高温での安定性ために酸化タンタル(Ta2O5、以下、“Ta2O5”と称する)薄膜が広く使用されて来た。しかし、Ta2O5薄膜の使用時にTa2O5薄膜とポリシリコン薄膜との反応性が高い潜在的な問題点がある。キャパシタの下部電極がポリシリコンで形成される場合、Ta2O5薄膜の酸素(O)がTa2O5薄膜の生成中に、またはその後の熱処理工程中にポリシリコン膜のシリコンと反応してポリシリコン膜の表面にシリコンダイオキサイド(silicon dioxide)を形成する。また、Ta2O5薄膜内の酸素空隙(vacancy)は漏洩電流(leakage Current)を増加させ得る。
前記問題を解決するために、ポリシリコンより酸化されることが難しい物質により下部電極を形成している。物質の例としては白金(Pt)、ルテニウム(Ru)及びイリジウム(Ir)のような貴金属または窒化チタン(TiN)のような窒化金属薄膜を含む。しかし、貴金属や窒化金属は他の問題点がある。
従来のTa2O5薄膜はタンタルペンタエトキシド(pentaethoxide tantalum;PET)、Ta(OCH3)5またはTaCl5をタンタルソースに利用して、酸素(O2)、水(H2O)、過酸化水素(H2O2)または一酸化窒素(N2O)を酸素ソースに利用して、酸素雰囲気で化学気相蒸着(chemical vapor deposition;CVD)により形成される。前記方法に有利である点があるが、ソースガスの化合物は下部電極の酸化により前記Ta2O5薄膜のカバーレージ(coverage)にマイナスの影響を及ぼす。例えば、ルテニウム(以下、‘Ru’と称する)が下部電極に使用された場合、ルテニウム膜の表面は酸化されて望ましいTa2O5薄膜の形成を最少化したり、妨害する酸化ルテニウム(RuO2)膜が形成されることができる。前記問題はTa2O5薄膜が高いアスペクト比を有する円柱形態や凹部な形態のキャパシタを有する誘電膜に使用される時に発生し得る。前記の例で、Ta2O5薄膜はTa2O5薄膜が前記開口部の上部で厚く蒸着される間に、開口部の下部でより薄い厚さに蒸着されたり、円柱形態のルテニウム電極の一部分が消失され、前記Ta2O5薄膜のステップカバーレージ(step coverage)が不良になり得る。ステップカバーレージは構造物の上部と下部で形成された前記膜の厚さ比率を意味する。
一般に、誘電膜のような薄膜は化学気相蒸着(CVD)、低圧化学気相蒸着(LPVD)、プラズマ化学気相蒸着(PECVD)及び/またはスパッタリングのような方法で形成される。しかし、化学気相蒸着に基づいた方法により得られる前記ステップカバーレージは所定の要求を満足しない。従って、向上されたステップカバーレージを示しながらも、低い温度で実施可能であるために、化学気相蒸着の対案として、原子層蒸着法(atomic layer deposition、ALD)が提案されている。
前記原子層蒸着(ALD)工程技術の例が[特許文献1]に開示されている。第1反応物が導入されて前記処理される表面と反応して反応種(reactive species)の結合された単一膜を形成する。以後に、第2反応物が導入されて結合された単一膜と反応して、前記処理される表面に所定の物質の薄膜を形成する。サイクルの各々の段階後に、反応チャンバは不活性ガスと共にパージされ、前記処理される表面での反応を除外した他の反応の発生を防止する。
原子層蒸着法(ALD)による薄膜は熱的効果が少なく、ステップカバーレージが優れ、厚さ調節が容易であり、厚さが均一な原子層蒸着法を利用した方法を開発するための努力が進行されている。原子層蒸着法を利用した方法は、原子層蒸着法(ALD)を利用してTa2O5、Y2O3、HfO2、ZrO2またはNb2O5のような金属酸化物を蒸着してキャパシタで高い誘電定数(k)を有する誘電膜を形成する。前記方法の例としては、HfCl4のようなハロゲン金属前駆体を酸素(O2)、水(H2O)、過酸化水素(H2O2)または一酸化窒素(N2O)をのような酸化剤と共に利用して原子層蒸着法(ALD)により金属酸化物を形成する方法である。しかし、前記のように、ハロゲン前駆体を利用した薄膜はステップカバーレージが不良である。
また、水(H2O)を酸化剤に使用する場合、水素(H)ラジカルがHfCl4から分離されたハロゲンリガンド(ligand)と反応して塩酸(HCl)を含むガスを形成する。塩酸(HCl)ガスは半導体装置の薄膜を腐蝕するために、薄膜の表面形態(morphology)が損傷される。また、金属は形成された−H及び/または−OH基と共に結合して金属酸化物薄膜内に金属水酸化物のように望ましくない不純物の結合を惹起する。金属水酸化物のような不純物を含む金属酸化物薄膜が半導体装置の誘電膜に使用される場合、金属水酸化物はトラップサイト(trap site)または電流漏洩サイト(current leakage site)に作用して、前記装置の誘電特性を低下させる。
米国特許第6,124,158号明細書
本発明の目的は、原子層蒸着法(ALD)を利用して向上されたステップカバーレージ及び漏洩電流を防止する特性を有する物質の形成方法を提供することにある。
本発明の他の目的は、向上された均一性を有する金属酸化物薄膜を形成するために、下部電極の酸化が抑制され、高いアスペクト比を有する半導体キャパシタの形成方法を提供することにある。
上述した目的を達成するための本発明は、基板上に所定の物質を形成するに必要である第1原子を含む第1反応物及び最少限り一つのアルコキシドを導入する段階と、前記基板上に第1反応物の一部を化学的に吸着する段階と、水酸化基を含まない活性化された第2反応物を前記基板に導入する段階と、前記第2反応物を前記化学的に吸着された第1反応物と化学的に反応させて前記基板上に前記物質の原子層単位の膜を形成する段階を含む原子層積層法を(ALD)を利用した物質形成方法を提供する。
本発明の実施形態で、基板上に形成された原子層単位の膜は半導体装置のためのキャパシタ誘電膜または半導体装置のための誘電膜に適用されることができる。
本発明の実施形態で、本発明は(a)チャンバ内に基板を位置する段階と、(b)金属アルコキシドを含む第1反応物をチャンバ内に導入する段階と、(c)前記基板上に前記第1反応物の一部を化学的に吸着する段階と、(d)化学的に吸着しない前記第1反応物をチャンバから除去する段階と、(e)水酸化基を含まない活性化された酸化剤を含む第2反応物を前記チャンバ内に導入する段階と、(f)前記第2反応物を前記化学的に吸着された第1反応物と化学的に反応させて基板上に原子層単位の金属酸化物薄膜を形成する段階と、(g)チャンバから化学的に反応しない前記第2反応物を除去する段階とを含む。
上述した目的を達成するための本発明は、(a)半導体基板上に第1電極を形成する段階と、(b)前記第1電極を第1アルコキシドに露出する段階と、(c)前記第1電極上に前記第1アルコキシドの第1部分を化学的に吸着して第1アルコキシド膜を形成する段階と、 (d)前記第1アルコキシド膜を水酸化基を含まない前記第1活性化された酸化剤に露出する段階と、(e)前記第1アルコキシド膜及び前記第1活性化された酸化剤の一部を化学的に反応させて前記第1電極上に誘電膜を形成する段階と、(f)前記誘電膜上に第2電極を形成する段階とを含む。
本発明の実施形態で、本発明は金属アルコキシド前駆体及び水酸化基を含まない酸化剤が反応して向上されたステップカバーレージ及び向上された漏洩電流特性を有する薄膜を形成する原子層蒸着(ALD)工程が開示される。前記薄膜が半導体装置でキャパシタ誘電膜またはゲート誘電膜に使用される場合、半導体装置の信頼度が増加されることができる。
本発明によると、一つ以上の金属アルコキシド前駆体及び水酸化基を含まない一つ以上の活性化された酸化剤を利用した原子層蒸着法により薄膜を蒸着する。本発明により製造された薄膜は減少された漏洩電流を含む向上された誘電特性及び向上されたステップカバーレージを示す。
以下、図面を参照して本発明の望ましい一実施例を詳細に説明する。
図1乃至図5は本発明の実施形態による原子層蒸着法を利用した物質形成方法での断面図を示す。
図1aに示すように、シリコン(Si)のような半導体物質を含む基板1が蒸着チャンバ(図示せず)内に位置する。所定の物質を生産するに必要とする第1原子(例えば、金属または非金属)及びリガンド基である少なくとも一つのアルコキシド基を含む第1反応物(reactant、2)をチャンバ内に導入する。本発明の実施形態で、第2反応物は金属アルコキシドである。
金属アルコキシドはマグネシウム(Mg)、カルシウム(Ca)またはストロンチウム(Sr)のような2族金属うちの最少限一つの2族金属アルコキシド、ホウ素(B)、アルミニウム(Al)またはランタン(La)などのような3族のうちの最少限一つの3族金属アルコキシド(たとえ、ホウ素は半金属であるが、3族金属アルコキシドに含まれる。)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、シリコン(Si)、ゲルマニウム(Ge)、酒石(Sn)または鉛(Pb)のような4族金属のうちの最少限一つの4族金属アルコキシド(たとえ、シリコン及びゲルマニウムは半金属であるが、4族金属アルコキシドに含まれる。)及びバナジウム(V)、ニオビウム(Nb)、タンタル(Ta)、リン(P)、ヒ素(As)またはアンチモン(Sb)のような5族金属のうちの最少限一つの5族金属アルコキシド(たとえ、リンは金属ではなく、ヒ素及びアンチモンは半金属であるが、5族金属アルコキシドに含まれる。)を含むことができる。本発明の実施形態で、金属アルコキシドは4族金属アルコキシドである。
Mgアルコキシドの例としては、Mg[OC2H4OCH3]2を挙げることができ、Caアルコキシドの例としては、Ca[OC2H4OCH3]2を挙げることができ、Srアルコキシドの例としては、Sr[OC2H4OCH3]2を挙げることができる。Bアルコキシドの例としては、B[OCH3]3、B[OC2H5]3、B[OC3H7]3及びB[OC4H9]3を含み、Alアルコキシドの例としては、Al[OC2H4OCH3]2、Al[OCH3]3、Al[OC2H5]3、Al[OC3H7]3及びAl[OC4H9]3を含み、Laアルコキシドの例としては、La[OC2H4OCH3]2及びLa[OC3H7CH2OC3H7]3を含む。
Tiアルコキシドの例としては、Ti[OCH3]4、Ti[OC3H7]4、Ti[OC4H9]4、Ti[OC2H5]2[OC2H4N(CH3)2]2を含み、Zrアルコキシドの例としてはZr[OC3H7]4、Zr[OC4H9]4及びZr[OC4H8OCH3]4を含み、Hfアルコキシドの例としては、Hf[OC4H9]4、Hf[OC4H8OCH3]4、Hf[OC4H9]2[OC2H4N(CH3)2]2、Hf[OC4H9]2[OC4H8OCH3]2、Hf[OSi(C2H5)3]4、Hf[OC2H5]4、Hf[OC3H7]4、Hf[OC4H9]4及びHf[OC5H11]4を含む。Siアルコキシド例としては、Si[OCH3]4、Si[OC2H5]4、Si[OC3H7]4、HSi[OC3]3、HSi[OC2H5)3、Si[OCH3]3F、Si[OC2H5]3F、Si[OC3H7]3F及びSi[OC4H9]3F4を含み、eアルコキシドの例として、Ge[OCH3]4、Ge[OC3H5]4、Ge[OC3H7]4及びGe[OC4H9]4を含み、Snアルコキシドの例としては、Sn[OC4H9]4及びSn[OC3H7]3[C4H]9を含み、Pbアルコキシドの例としては、Pb[OC4H9]4及びPb4O[OC4H9]4を含む。
Vアルコキシドの例としては、VO[OC2H5]3及びVO[OC3H7]3を含み、Nbアルコキシドの例としては、Nb[OCH3]5、Nb[OC2H5]5、Nb[OC3H7]5及びNb[OC4H9]5を含み、Taアルコキシドの例としては、Ta[OCH3]5、Ta[OC2H5]5、Ta[OC3H7]5、Ta[OC4H9]5、Ta[OC2H5]4[OC2H4N(CH3)2]及びTa[OC2H5]4[CH3COCHCOCH3]を含み、Pアルコキシドの例としては、P[OCH3]3、P[OC2H5]3、P[OC3H7]3、P[OC4H9]3、PO[OC2H5]3、PO[OC3H7]3及びPO[OC4H9]3を含み、Asアルコキシドの例としては、As[OCH3]3、As[OC2H5]3、As[OC3H7]3及びAs[OC4H9]3を含み、Sbアルコキシドの例としては、Sb[OC2H5]3、Sb[OC3H7]3及びSb[OC4H9]3を含む。
図2に示すように、第1反応物を導入するの間に、第1反応物の第1部分が化学的に吸着されて、基板1の表面上に膜4を形成する。第1反応物の第2部分は膜4の上部に物理的に吸着されることにより、第1反応物が化学的に吸着された膜4に緩く結合される。以後に、チャンバをアルゴン(Ar)または窒素(N2)のような不活性ガスを利用してパージ及び真空パージさせて、第1反応物の化学的に吸着されない部分を前記チャンバから除去して基板1上に第1反応物の化学的に吸着された膜4を残す。
図3に示すように、チャンバ内部に水酸化基を含まない第2反応物6を導入して第2反応物6が化学的に吸着さえた第1反応物2と化学的に反応して基板1上に、所定の物質の原子層単位の膜8を形成する。以後に、第2反応物6の化学的に反応しない部分は、チャンバから除去される。即ち、化学的に吸着された第1反応物2の第1原子(金属または非金属)は第2反応物6の酸素と反応して原子層単位の金属酸化物薄膜を形成する。前記第2反応物6は酸素(O)ラジカルを形成することができる活性化された酸化剤として、オゾン(O3)ガス、プラズマO2、リモートプラズマO2、またはプラズマN20であることができる。酸素ガスをオゾン発生器を使用して処理すると、酸素ガスの一部分がO3に変換され、O3ガスが約5%〜15%のモル比を有するO2及びO3混合ガスが得られる。
図4に示すように、以後に前記チャンバはアルゴンまたは窒素のような不活性ガスを利用してパージ及び真空パージさせることにより、前記化学反応しない第2反応物6をチャンバから除去する。第1反応物を導入する段階、第1反応物をパージする段階、第2反応物を導入する段階及び第2反応物をパージする段階を反復的に実施し、所定の厚さを有する物質膜8aを形成することができる。物質膜8aは絶縁膜であり、HfO2、ZrO2、TaO5、Y2O3、Nb2O5、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SiO2、GeO2、SnO2、PbO、PbO2、V2O3、La2O3、As2O5、As2O3、Pr2O3、Sb2O3、Sb2O5、CaO及びP2O5のような金属酸化物を含む金属酸化膜であることができる。
化学気相蒸着(CVD)工程の前駆体から知られた金属アルコキシドは高温で分解される性質を有するので、金属アルコキシドを利用した原子層蒸着(ALD)工程は約100℃〜500℃の温度で実施され、一般に約400℃以下の温度で進行されることができる。金属アルコキシドは類似する工程状態でハロゲン前駆体のような他の前駆体に比べて高い蒸気圧を有する。蒸気圧が高いということは、蒸気圧が低いシステムと比較する時、気体状態に存在する分子数が多いことを意味する。金属アルコキシドの場合、蒸着チャンバ内に供給される金属ソースガスの量が相対的に多くなって、段差した部分の基底面で反応するための分子の相対的な数が多くなる。従って、本発明の実施形態で前駆体に使用される金属アルコキシド及び他のアルコキシドは従来の前駆体に比べて段差塗布性が向上された薄膜を形成することができる。
本発明の実施形態で、テトラ−ブトキシ−ハフニウム[Hf(OtBu)4]のようなアルコキシド基の前駆体及び酸素ガスを利用して原子層蒸着法(ALD)を通じて形成された薄膜は、従来の化学気相蒸着法(CVD)により約500℃以上の高温で蒸着され、高い熱的効果(thermal budget)を惹起するHfO2薄膜に比べてさらに低い熱的効果を示す。また、一般に最少限数十Åの厚さに蒸着される化学気相蒸着法(CVD)によるHfO2薄膜と比較して、原子層蒸着法(ALD)を通じたHfO2薄膜の厚さは20Å以下の厚さに制御することができる。
活性化された酸化剤に使用されるオゾンO3ガスは従来の酸化剤と比較して実質的に反応副産物を殆ど生成しないで、金属を酸化させることができる。本発明の実施形態で、水酸化基を含まない第2反応物を使用することにより、金属−OH結合のように望ましい不純物の形成を抑制して向上された化学量論(stoichiometryr)的な特性及び誘電特性を有する薄膜を形成することができる。
以下、本発明の実施形態により原子層蒸着法(ALD)によりキャパシタ誘電膜またはゲート誘電膜に利用されるHfO2膜を形成する方法について説明する。
シリコンウェーハのような基板を約300℃に維持されるチャンバ内に位置させ、チャンバを約0.4Torrの真空状態に作る。アルゴンや窒素のような不活性キャリアガスを利用して、所定の誘電薄膜を形成するに必要であるハフニウムやアルコキシド基のような第1原子を含む第1反応物を約200sccmの流量にチャンバ内(半導体基板の上部)に1秒間に導入させる。第1反応物としてHf(OEt)4、Hf(OPr)3、Hf(OBu)4[Hf(OnBu)4、Hf(OtBu)4]、Hf(mmp)4、Hf(OtBu)2(dmae)2、Hf(OtBu)2(mmp)2またはHf[OSi(C2H5)]4のようなハフニウムアルコキシドのうちで一つ以上のハフニウムアルコキシドである第1反応物が使用されることができ、次の本発明の実施形態ではHf(OtBu)4が使用される。
前記化学式の標記で、“Et”はエチル(Ethyl)基を示し、“Pr”はプロフィル(prophyl)基を示し、“nBu”はn−ブチル(n−butyl)基を示し、“tBu”はt−ブチル(t−butyl)基を示し、“dmae”はジメチルアミンエトキサイド(dimethyaminoethoxide、−OC2H4N(CH3)2)基を示し、“mmp”は1−メトキシ−2−メチル−プロポキシ(1−methoxy−2−methyl−2−propoxy、−OC4H8OCH3)基を示す。
前記第1反応物を導入するの間に、Hf(OtBu)4の第1部分が化学的に吸着されて基板の表面上に膜を形成する。Hf(OtBu)4の第2部分は前記膜の上部に物理的に付着されて化学的に吸着されたHf(OtBu)4膜に緩く結合する。常温で液体であるHf(OtBu)4は次の化学式1に示すことができ、50.3℃で0.5Torrの蒸気圧を有する。
前記チャンバ(実質的に半導体基板の上部)をAr、N2のような不活性ガスを使用してパージ及び真空パージさせる。パージ段階が進行されるの間に、化学的に吸着されないHf(OtBu)4の部分が前記チャンバから除去され、基板上には化学的に吸着されないHf(OtBu)4膜が反応されない状態に残留する。
水酸化基を含まないO3、プラズマO2、リモートプラズマO2またはプラズマN2Oのような活性化された酸化剤を含む第2反応物をチャンバ内に約200sccmの流量に2秒間導入させる。第2反応物の活性化された酸素(O)と基板上に化学的に吸着されたHf(OtBu)4がが反応して原子層単位のHfO2薄膜を形成する。
以後に、チャンバをアルゴン(Ar)または窒素(N2)のような不活性ガスを利用してパージ及び真空パージさせることにより、実質的に化学反応しない第2反応物の全てをチャンバから除去する。チャンバ内部にHf(OtBu)4を導入する段階、チャンバをパージする段階、チャンバ内部に活性化された酸化剤を導入する段階、チャンバをパージする段階を反復的に実施して、所定の厚さを有するHfO2膜を形成することができる。本発明の実施形態で、前記段階を進行するの間にチャンバの温度は約400℃以下、望ましくは約300℃に維持する。
本発明の実施形態で、HfCl4のようにハフニウムハロゲン化物のような他の前駆体に比べて高い蒸気圧を有するHf(OtBu)4のようなハフニウムアルコキシド前駆体は向上されたステップカバーレージを有するHfO2膜の形成に使用されることができる。また、水酸化基を含まない活性化された酸化剤を使用すると、Hfと−Hまたは−OHが結合された不純物の形成が抑制されたり除去され、電子のトラップサイト(trap site)や電流漏洩サイトに作用することができる不純物が殆どなく、または含まない向上された化学両論的(stoichiometry)であるHfO2薄膜を得る。
前記のように、Hf(OtBu)4及びO3を利用した原子層蒸着(ALD)工程によりHfO2薄膜を蒸着した後、HfO2薄膜の多様な特性を次の実験を通じて評価した。本発明の実施形態で、注入(dose)する段階、Arをパージする段階、O3を注入する段階及びArをパージする段階は各々1秒、2秒、2秒及び2秒の間に実施された。原子層蒸着(ALD)工程を250℃、300℃、350℃及び400℃を含む多様な蒸着温度で実施した。
図6は本発明の実施形態によるHfO2薄膜の蒸着率を蒸着温度に対して示したグラフである。前記グラフで、水平軸は蒸着温度(℃)を示し、垂直軸は蒸着率(depostion rate)(Å/サイクル)を示す。図6に示すように、HfO2膜の蒸着率は約300℃の蒸着温度で最少値を有し、約400℃で増加した。従って、HfO2薄膜は300℃近所の温度で蒸着される場合には、原子層蒸着(ALD)特性を強く示すが、400℃以上の温度で蒸着される場合には化学気相蒸(CVD)工程により蒸着された薄膜と類似している特性を示す。だから、本発明の実施形態でHfO2薄膜は400℃以下の温度で、本発明の他の実施形態では250〜350℃の温度で蒸着することが望ましい。
図7は蒸着サイクルによるHfO2膜の厚さを示すグラフである。グラフで、水平軸は蒸着サイクルを示し、垂直軸は膜厚を示す。蒸着工程は300℃で実施した。
図7に示すように、HfO2膜は300℃付近で原子層蒸着(ALD)特性を有するために、蒸着サイクルによりHfO2膜の厚さが線形的に増加した。従って、Hf(OtBu)4とO3を利用した原子層蒸着(ALD)工程により蒸着されたHfO2膜は優れている厚さ制御及び均一度を有し、パターンローディング効果を減少させることが分かる。また、Hf(OtBu)4とO3を利用した原子層蒸着(ALD)工程により蒸着されたHfO2膜は13:1以上の高いアスペクト比を有する構造物で約80%以上の優れているステップカバーレージ(構造物の上部と下部での厚さ比)が得られた。
図8は蒸着直後(as−deposited)及びアニーリング後(post−annealing)のHfO2膜の結合状態をX線光電子分光学(XPS)分析により酸素の結合状態を検査した結果を示すグラフである。図8に示すように、グラフaは蒸着直後(as−deposited)のHfO2膜の結合状態を示し、グラフbはアニーリング後(post−annealing)のHfO2膜の結合状態を示す。グラフで、水平軸は結合エネルギー(eV)を示し、垂直軸は強さ(intensity)を示す。
図8に示すように、蒸着直後(as−deposited)のHfO2膜内のC−O結合が存在する。しかし、アニーリングを実施した後にHfO2膜内のC−O結合が殆ど消滅し、Hf−Oの結合エネルギーがハフニウム金属上の反対方向に移動した。従って、HfOx膜内の結合状態がアニーリング後安定された。
図9は多様な温度で蒸着工程を実施した後、アニーリングを実施した後に、HfO2膜の結合状態をX線光電子分光学(XPS)分析によりHf結合状態を検査した結果を示すグラフである。図9に示すように、水平軸は結合エネルギー(ev)を示し、垂直軸は強さ(intensity)を示す。図9から、HfO2膜の結合状態は約350℃の蒸着温度で最も安定な薄膜を形成することが分かる。
図10は本発明の実施形態によるHfO2薄膜の深さ形状(profile)を示すグラフである。深さ形状はTOF−SIMS(time of flight−secondary ion−mass spectrometer)に測定した。グラフで、水平軸は時間(秒)を示し、垂直軸は強さを示す。図10に示すように、HfO2薄膜内の殆ど全て部分で電子のトラップサイトまたは電流漏洩サイトに作用することができるHf(OH)2のような不純物を含まずに、Hf−O結合が均一に検出された。
実施形態1
図11乃至図15は、本発明の第1実施形態による半導体装置の製造方法を説明するための断面図である。
図11乃至図15は、本発明の第1実施形態による半導体装置の製造方法を説明するための断面図である。
図11に示すように、素子分離領域102及び活性領域101に分離された半導体基板100上にゲート誘電膜104、ゲート電極110及びソース/ドレーン領域116a、116bを備えたトランジスターを形成する。1ギガビット以上の半導体装置では約10Å内外の相当に薄いゲート誘電膜が要求されるために、上述した本発明の第1実施形態によりゲート誘電膜104を形成することができる。特に、図1乃至図5に示すように、金属アルコキシド前駆体と、O3、プラズマO2、リモートプラズマO2またはプラズマN2Oのような活性化された酸化剤を使用した原子層蒸着(ALD)工程を利用して金属酸化物薄膜のゲート誘電膜104を形成することができる。本発明の第1実施形態で、Hf(OtBu)4とO3を利用した原子層蒸着(ALD)工程によりHfO2ゲート誘電膜104を形成する。
本発明の第1実施形態で、ゲート電極110は不純物がドーピングされたポリシリコン膜106とポリシリコン膜106上に金属シリサイド膜108が積層されたポリサイド構造で形成することができる。ゲート電極110の上部面及び側面には各々キャッピング絶縁膜112及び側壁スペーサ114が形成される。本発明の第1実施形態で、キャッピング絶縁膜112及び側壁スペーサ114はシリコン酸化物、シリコン窒化物または他の絶縁膜で形成される。
図12に示すように、トランジスターが形成された半導体基板100の全面に酸化物からなる第1絶縁膜118を形成する。以後にフォトリソグラフィ工程により第1絶縁膜118の一部をエッチングしてソース領域116aを部分的に露出するコンタクトホール120を形成する。
コンタクトホール120及び第1絶縁膜118上に第1導電膜、例えば、リン(P)によりドーピングされたポリシリコン層を蒸着する。第1絶縁膜118の表面が露出されるまで第1導電層をエッチバックまたは化学機械的研磨(CMP)工程に除去して、コンタクトホール120の内部にコンタクトプラグ122を形成する。
図13に示すように、コンタクトプラグ122及び第1絶縁膜118上にエッチング防止膜123を形成する。エッチング防止膜123は第1絶縁膜118とエッチング選択比が高い膜、例えば、シリコン窒化物(SixNy)膜またはシリコン酸窒化物(SiON)膜を形成する。(即ち、類似するエッチング状態で第1絶縁膜118のエッチング率がエッチング防止膜123のエッチング率より相当に高い。)
エッチング防止膜123上に酸化物からなる第2絶縁膜124を形成した後、第2絶縁膜124の一部分及びエッチング防止膜123の一部分をエッチングしてコンタクトプラグ122の表面を露出する開口部126を形成する。特に、第2絶縁膜124をエッチング防止膜123が露出されるまでエッチングした後に、一定時間の間に過度エッチングして開口部126を完成し、コンタクトプラグ122及び第1絶縁膜118の一部分を露出する。開口部126は入口より低部が狭いように所定の側壁傾きを有しながら形成される。これは、エッチング工程を実施する時、ローディング効果により開口部126の入口に比べて低部のエッチング率(etch rate)が減少されるためである。
開口部126の側面と底面及び第2絶縁膜124の上面に第2導電膜127を蒸着する。本発明の第1実施形態で、第2導電膜127はポリシリコンなどの半導体物質、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)などの貴金属や貴金属の組合またはTiN、TaN、WNなどの導電性金属窒化物や金属窒化物の組合で形成する。
図14に示すように、第2導電膜127及び開口部126上に犠牲膜(図示せず)を形成した後、犠牲膜の上部をエッチバックのような方法に除去して開口部126の側面と底面にのみ第2導電膜127が残っているようにする。そのようにすると、第2絶縁膜124の表面上に蒸着された第2導電膜127が除去されて開口部126内部のプロファイルに沿って蒸着された第2導電膜127がセル単位に分離される。以後に、犠牲膜を除去して各々のメモリセル上にキャパシタの下部電極128を形成する。下部電極128は図示するように、入口は広くて低部は狭いシリンダー形態に形成され、約10,000Å〜17,000Åの高さを有する。
図1乃至図5に示すように、下部電極128上に、Hf(OtBu)4のようなハフニウムアルコキシド前駆体及び、O3、プラズマO2、リモートプラズマO2またはプラズマN2Oのような活性化された酸化剤を利用した原子層蒸(ALD)工程によりHfO2膜を蒸着することにより、キャパシタ誘電膜130を形成する。前記のように、ハフニウムアルコキシド前駆体と活性化された酸化剤を利用した原子層蒸(ALD)工程を適用することにより、13:1以上の高いアスペクト比を有する下部電極128上で上部厚さ(t1)と下部厚さ(t2)の比が1:0.8程度の優れているステップカバーレージを有する誘電膜130を具現することができる。誘電膜130は上述したようにHfO2の単一膜で形成されることができ、二つ以上の金属酸化膜が交代に積層された複合膜で形成されることもできる。例えば、本発明の第1実施形態での原子層蒸着(ALD)工程で使用されたHf及びAl金属前駆体を取り換えながらAl2O3及びHfO2の積層構造からなった誘電膜130を形成することができる。複合誘電膜での相対的な厚さ及び膜の数は多様な誘電膜により修正されることができる。
下部電極128がポリシリコンで形成された場合には、誘電膜130を形成するの間に、酸化剤で出る酸素が下部電極128のシリコンと反応して下部電極128を酸化させることになる。従って、ポリシリコン電極上に誘電膜130を形成する前に、窒素ガスやアンモニアガスを含む雰囲気で急速熱的窒化(rapid thermal nitridation)工程により下部電極128の表面を窒化させることにより、誘電膜130を形成するに使用された酸化剤と下部電極128が反応することを防止したり減少する。
図14に示すように、上述したように金属アルコキシドの前駆体とオゾンO3酸化剤を利用した原子層蒸着(ALD)工程に誘電膜130を形成した後、紫外線オゾン(以下、‘UV−O3’と称する)のような酸素雰囲気で誘電膜130をアニーリングして汚染物を除去したり、減少して酸素欠陥をキュアリングする。
誘電膜130上にキャパシタの上部電極132を蒸着することにより、下部電極128、誘電膜130及び上部電極132を含むキャパシタ(C)を形成する。上部電極132はポリシリコンなどの半導体物質、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)などの貴金属や貴金属の組合またはTiN、TaN、WNなどの導電性金属窒化物や金属窒化物の組合で形成される。本発明の第1実施形態で、上部電極132はTiNとポリシリコンの積層構造で形成される。
図16は第1実施形態により原子層蒸着(ALD)工程により形成された誘電膜を有するキャパシタの漏洩電流を示したグラフである。グラフで、水平軸は電圧(V)を示し、垂直軸は測定された漏洩電流(A/cell)を示す。
前記キャパシタは図11乃至図15に示した方法により形成された。特に、リン(P)にドーピングされたポリシリコンからなった下部電極の表面をNH3ガスを利用した急速熱処理(rapid thermal process、RTP)工程に窒化させた。続いて、本発明の第1実施形態でのHf(OtBu)4とO3を利用する原子層蒸着法(ALD)により約20Å厚さの第1HfO2薄膜を形成し、UV−O3を利用してアニーリングした。続けて、HfO2薄膜上にHf(OtBu)4とO3を利用して50Å厚さの第2HfO2を形成した後、UV−O3を利用して第2HfO2をアニーリングすることにより、二つの薄膜からなったHfO2薄膜を形成した。その後、HfO2薄膜上にTiCl4とNH3ソースガスを利用してTiN薄膜を蒸着した後、その上にドーピングされたポリシリコン膜をTiN薄膜上に蒸着させることにより、TiN/ポリシリコンの積層構造物からなった上部電極を形成した。
図16に示すように、第1実施形態により製造されたキャパシタは1Vの電圧で1fA/cell以下の低い漏洩電流を示した。従って、本発明の第1実施形態によるHfO2誘電膜を利用するキャパシタは13:1以上の高いアスペクト比を有する電極構造物上に蒸着されても、より安定的な漏洩電流特性を含む向上された電気的特性を示す。
実施形態2
図17は本発明の第2実施形態によるシリンダー形キャパシタの断面図である。たとえ、本発明の第2実施形態ではシリンダー形のキャパシタが開示されているが、キャパシタ電極は多様な形状(geometry)を有することができる。
図17は本発明の第2実施形態によるシリンダー形キャパシタの断面図である。たとえ、本発明の第2実施形態ではシリンダー形のキャパシタが開示されているが、キャパシタ電極は多様な形状(geometry)を有することができる。
図17に示すように、シリンダー形キャパシタはTEOS膜200がパターニングされてエッチングされ、半導体基板(図示せず)上にシリンダー形態に形成された構造物を含む。以後に、TEOS膜200の屈曲に沿って下部電極210、Ta2O5誘電膜220及び上部電極230が順次に積層される。下部電極210及び上部電極230はポリシリコン、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)などの貴金属や貴金属の組合またはTiN、TaN、WNなどの導電性金属窒化物や導電性金属窒化物の結合で形成される。単一金属の窒化だけでなく、(Ti、Ta)Nのように、固溶体形態の窒化膜も他の物質と共に上部電極に使用されることができる。同様に、蒸着や他の方法により導電性物質の最少限二つ以上の膜が複合されて形成された複合電極が使用されることができる。
前記化学式2に示すように、前記Xは非共有電子対を通じてTa金属と配位結合する。本発明の第2実施形態で、XはN、S、OまたはC=Oであることができ、R1、R2はC1乃至C2のようなアルキル基から独立的に選択されることができる。本発明の第2実施形態で、R1、R2はメチル基である。
本発明の第2実施形態で、Ta2O5膜を蒸着するための酸素ソースとしてオゾンガスが使用される。オゾンガスはO2、H2OまたはN2Oと異なり400℃以下の低温でもTa2O5膜の形成のための酸化剤に容易に使用されることができる。しかし、他の温度でも適用が可能であることも理解できる。
Ta2O5膜は通常の熱化学気相蒸着または原子層蒸着法(ALD)だけでなく、他の方法によっても形成されることができる。熱化学気相蒸着を利用すると、タンタル前駆体とオゾンガスが蒸着チャンバ内に同時に導入される。一方、原子層蒸着法(ALD)を利用すると、タンタル前駆体とオゾンガスをチャンバ内に順次的に導入することにより、Ta2O5膜を蒸着する。
本発明の第2実施形態による原子層蒸着法(ALD)を利用したTa2O5膜蒸方法は、次の過程を通じて実施される。本発明の範囲内で前記方法の多様な変化が可能であることが理解できる。
上部に下部電極210が形成された半導体基板を蒸着チャンバ内に導入する。タンタルのように所定の薄膜を形成するための第1原子及び化学式2のタンタル前駆体のように一つのアルコキシド基を含む第1反応物を約1sccm〜2000sccmの流量に導入されて第1反応物が半導体装置のルテニウム(Ru)電極210の表面上に化学的にまたは物理的に吸着される。タンタル前駆体はバブリング(bubbling)方式またはLDS(liquid delivery system)方式を通じて供給される。
吸着が完了された後、一定時間が経過すると、チャンバ内に窒素やアルゴンのような不活性パージガスを約1sccm〜2000sccmの流量に導入してチャンバから吸着されたタンタル前駆体以外に残留するタンタル前駆体を除去する。
パージが完了された後、パージガスの流入を停止し、チャンバ内に第2反応物、即ち、オゾンガスを約1sccm〜2000sccmの流量に導入する。オゾンガスは吸着されたタンタル前駆体と反応してTa2O5膜を形成する。チャンバを窒素やアルゴンのような不活性ガスをパージした後、(1)タンタル前駆体の導入、(2)パージガスの導入、(3)オゾンガスの導入、及び(4)パージガスの導入のサイクルを反復して所定の厚さのTa2O5膜を形成する。
蒸着のうち、チャンバの温度は約100℃〜600℃の温度範囲で維持することが望ましく、チャンバの圧力は約0.1Torr〜30Torrに維持することが望ましい。
下部電極210を形成した後、Ta2O5膜220を形成する前に、Ta2O5膜の形成を容易にするために前記化学式2のタンタル前駆体の導入及びパージを反復することにより、タンタル前処理膜(図示せず)を形成する段階を追加に実施することができる。前記過程はTa2O5膜の形成を単純化させることができる。第2実施形態で、タンタル前駆体に下部電極210上に薄い厚さのTa2O5膜が形成される。Ta2O5膜により、酸素雰囲気で下部電極210の酸化が抑制されたり、防止される。従って、ステップカバーレージが優れているTa2O5膜を形成することができる。
以上の過程を経て形成された誘電膜220上に上部電極230を形成する。上部電極230はポリシリコン、Ru、Pt、Irのような貴金属や貴金属の結合または(Ti、Ta)N、WNのような導電性金属窒化物や金属窒化物の結合が使用されることができる。本発明の第2実施形態での単一金属の窒化膜だけでなく、TiN、TaNのように固溶体窒化膜も他の物質と共に上部電極に使用可能である。また、前記導電性物質のうちの最少限二つ以上の物質が積層されて形成された複合膜が使用されることもできる。
実験例1
アスペクト比が約15:1であるシリンダー形のルテニウム(Ru)下部電極上にタンタルアルコキシド系列の前駆体、即ち、テトラエトキシタンタル−ジメチルアミンエトキサイド(Tetraethoxy Tantalum−dimethylaminoEthoxide;以下TAT−DMAEと称する)をタンタル前駆体とし、オゾンガスを酸素ガスにしてタンタル誘電膜を形成した。誘電膜はタンタル前駆体流入→パージ→オゾン流入→パージを一つのサイクルにする原子層蒸着法(ALD)により形成された。前記実験で、チャンバの温度は250℃、300℃、350℃及び400℃に維持した。各々の温度で蒸着されたTa2O5膜の上部厚さ(図17のt1)及びTa2O5膜の下部厚さ(図17のt2)を測定した。実験の結果は次の表1の通りである。
アスペクト比が約15:1であるシリンダー形のルテニウム(Ru)下部電極上にタンタルアルコキシド系列の前駆体、即ち、テトラエトキシタンタル−ジメチルアミンエトキサイド(Tetraethoxy Tantalum−dimethylaminoEthoxide;以下TAT−DMAEと称する)をタンタル前駆体とし、オゾンガスを酸素ガスにしてタンタル誘電膜を形成した。誘電膜はタンタル前駆体流入→パージ→オゾン流入→パージを一つのサイクルにする原子層蒸着法(ALD)により形成された。前記実験で、チャンバの温度は250℃、300℃、350℃及び400℃に維持した。各々の温度で蒸着されたTa2O5膜の上部厚さ(図17のt1)及びTa2O5膜の下部厚さ(図17のt2)を測定した。実験の結果は次の表1の通りである。
前記表1に示すように、温度により蒸着された膜の厚さが異なる。前記の差異にもかかわらず、上部で形成された膜の厚さ(t1)と下部で形成された膜の厚さ(t2)の比において、約90%以上の均一な比率を有するTa2O5膜を得ることができる。
比較例1
本発明と比較のためにタンタル前駆体にPET(pentaethoxide tantalum)を使用し、酸素ソースとしてH2OとO2を各々使用して350℃の温度で原子層蒸着法(ALD)によりTa2O5膜を形成した。
本発明と比較のためにタンタル前駆体にPET(pentaethoxide tantalum)を使用し、酸素ソースとしてH2OとO2を各々使用して350℃の温度で原子層蒸着法(ALD)によりTa2O5膜を形成した。
図18及び図19は酸素ソースを利用してTa2O5膜を形成する場合、基板の断面を図示した概略図である。
H2Oを酸素ソースとして利用する場合、開口部240の上部にはTa2O5膜220が蒸着されたが、開口部240の下部にはTa2O5膜220が蒸着されなかった。これは開口部240の下部でルテニウム(Ru)膜210の表面酸化により形成されたRuO2210′によりTa2O5膜220の形成が妨害を受けたためである。
図19に示すように、O2を酸素ソースに利用する場合には開口部240の全体にわたってTa2O5膜が蒸着されなかった。
比較例2
タンタル前駆体にPETを使用し、酸素ソースにO3を使用して250℃、300℃、350℃及び400℃の温度で原子層蒸着法(ALD)によりTa2O5膜を形成した。
タンタル前駆体にPETを使用し、酸素ソースにO3を使用して250℃、300℃、350℃及び400℃の温度で原子層蒸着法(ALD)によりTa2O5膜を形成した。
この場合、上述した比較例1のH2Oを酸素ソースに使用した場合と類似する状態を示した。図18に示すように、各温度でシリンダー形開口部240の上部にはTa2O5膜220が蒸着されたが、開口部240の下部にはTa2O5膜が蒸着されなかった。また、蒸着温度が増加するにより、Ta2O5膜220が形成される深さ(図18のh)も増加する傾向を示した。表2に300℃及び350℃で形成されたTa2O5膜220の上部厚さと下部厚さ(図1のt1、t2)及びTa2O5膜220が形成された深さ(図18のh)測定値を示した。
この理論により本発明を制限するものではないが、以下では化学式2に表示される本発明のタンタル前駆体が他のタンタル前駆体、例えばPETに比べて優れているステップカバーレージを有する理由を平衡蒸気圧に起因したもので思われる立体障害(steric hinderance)及びタンタル前駆体の分子構造に影響を及ぼす吸着係数(sticking probability;β)の観点で説明する。
図20は本発明の実施形態によるPET及びTAT−DMAE工程での平衡蒸気圧を温度に対して図示したグラフである。
図20に示すように、TAT−DMAEの平衡蒸気圧がPETの平衡蒸気圧に比べて高いことが分かる。従って、同一の温度ではTAT−DMAEの平衡蒸気圧がPETの平衡蒸気圧に比べてずっと高くなる。本発明の実施形態で、タンタル前駆体ソースガスをPETの場合、約140℃の温度で、TAT−DMAEの場合、約120℃の温度で供給したので、TAT−DMAEの平衡蒸気圧がPETの平衡蒸気圧に比べて2倍程度高く示した。平衡蒸気圧が高いというものは、平衡蒸気圧が低い場合に比べて系に存在する分子数が多いことを意味する。TAT−DMAEのシステムの場合、蒸着チャンバ内に供給されるタンタルソースガスの量が多い。従って、シリンダー形開口部の下部に直接供給される分子の数も相対的に多くなる。だから、本発明の実施形態でタンタル前駆体に使用されるTAT−DMAEは従来のPETに比べてステップカバーレージが優れているTa2O5膜を形成することができる。
理論により本発明を制限するものではないが、このように蒸気圧の差異は立体効果(steric effect)により説明することができる。1989年米国化学学会(American Chemical Society)Chem.Rev.に発表されたブラドリ(Bradley)の論文“電気的物質及びセラミック物質のための前駆体としての金属アルコキシド(Metal Alkoxidesas Precursors for Electronic and Ceramic Materials)”は体積が小さいアルコキシドの場合、体積が大きい前駆体に比べてアルコキシドグループのブリッジによりダイマー(dimers)、トリマー(trimers)などのオリゴマー(oligomers)をなす傾向がある。前記傾向によりアルコキシドの大きさはアルコキシドの蒸気圧に影響を及ぼすことで報告している。
従って、PETは本発明の実施形態でのTAT−DMAE前駆体に比べて熱的安定性が高くて、PETは分子間の結合を断って、揮発されるためにはさらに多くのエネルギーが必要であり、低い蒸気圧を有することになる。
前駆体のステップカバーレージに影響を及ぼす他の因子としては、吸着係数がある。日本応用物理学会誌(Japanese Journal of Applied Physics)38巻(pp.2205〜2209)に掲載された川原(Kawahara)などの論文“Ti(t−BuO2)2(DPM)2を利用した液体ソース原子層蒸着法による(Ba、Sr)TiO3薄膜の定形のステップカバーレージ(Conformal step Coverage of (Ba、Sr)TiO3 Films Prepared by Liquid source CVD using Ti(t−BuO2)2(DPM)2)”はTi(t−BuO2)2(DPM)2前駆体を使用した場合がTi(DPM)2前駆体を使用した場合に比べて、形成された(Ba、Sr)TiO3 薄膜のステップカバーレージが優れていると報告している。前記論文で使用されたKawaharaが測定したTi(t−BuO2)2(DPM)2の吸着係数は約0.02であり、Ti(DPM)2の吸着係数は約0.1であるので、吸着係数が低い場合、ステップカバーレージが優れている薄膜が得られることを示している。
これと関連して、イシウなどが第6回韓国半導体学術大会で発表した“(Ba、Sr)TiO3薄膜のための化学気相蒸着前駆体(Chemical Vapor Deposition Precursors for (Ba、Sr)TiO3 Films)”と論文を見ると、チタンの蒸着は表面反応を反応速度決定段階(rate determining step)にして蒸着からなり、高いステップカバーレージはチタンの表面移動によりなると開示されている。
どんな特定理論により本発明を制限するものではないが、全て潜在的な要因を考慮すると、吸着係数(sticking probability)が低いチタン前駆体の場合、表面移動が容易であって塗布性が優れている薄膜を製造するに望ましいと思われる。立体障害の観点から見ると、一般に体積が大きい前駆体が体積が小さい前駆体に比べて吸着係数が大きいので、TAT−DMAE前駆体がPETより吸着係数が小さいと推測することができ、これによりTAT−DMAEのステップカバーレージ塗布性が優れていることを説明することができる。
図21は本発明の実施形態によるルテニウム下部電極210上のタンタル前駆体ガスの吸着メカニズムを示すために、基板の断面を図示した概略図である。図21に示すように、タンタル前駆体がルテニウム下部電極210により形成される開口部240の下部に到達するメカニズム(a)開口部240の上部から表面移動(11)または(b)開口部240の下部への直接伝達(12)によるものである。従って、図18または図20に示したように、ルテニウム下部電極210の下部でルテニウムが酸化される現象を防止したり減少するためには、供給されたタンタル前駆体が表面拡散または直接伝達によりルテニウム下部電極210の全体にわたって吸着され、塗布されなければならない。
前記過程の最適化された実施のためには、基板に吸着された前駆体の表面移動が妨害されなければならなく、蒸気圧が十分な量の前駆体が供給されなければならない。特に、本発明の実施形態によるTAT−DMAEのような前駆体はPETのような従来の前駆体に比べて蒸気圧が高くて表面移動特性が優れているので、塗布性(coverage)が向上されたTa2O5膜を形成することができる。
上述した実施形態はHfO2薄膜及びTa2O5薄膜に対して技術したが、本発明が属する技術分野において通常の知識を有するものであればZrO2、Nb2O5、Al2O3、TiO2、CeO2、In2O3及びRuO2のようないろいろな金属酸化物に対しても本発明の原子層蒸着(ALD)工程を適用することができる。
Al2O3の場合には、Al[OC2H5]3またはAl[OCH(CH3)2]3のようなアルミニウムアルコキシド前駆体とO3、プラズマO2、リモートプラズマO2またはプラズマN2Oのような活性化された酸化剤が利用されることができる。TiO2薄膜はTi[OC2H5]4またはTi[OCH(CH3)2]4のようなチタンアルコキシド前駆体及び活性化された酸化剤を使用した原子層蒸着(ALD)工程により蒸着する。Nb2O5の場合、Nb[OC2H5]5のようなニオブアルコキシド前駆体が使用されることができる。ZrO2の場合、Zr(OtBu)4のようなジルコニウムアルコキシド前駆体が使用されることができる。
以上、本発明の実施例を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明の実施例を修正または変更できるであろう。
1 基板
2 第1反応物
6 第2反応物
8 物質膜
100 半導体基板
104 ゲート誘電膜
106 ポリシリコン膜
108 金属シリサイド膜
110 ゲート電極
112 キャッピング絶縁膜
114 側壁スペーサ
116a ソース領域
116b ドレーン領域
118 第1絶縁膜
120 コンタクトホール
122 コンタクトプラグ
123 エッチング防止膜
127 第2導電膜
128 下部電極
130 キャパシタ誘電膜
132 上部電極
2 第1反応物
6 第2反応物
8 物質膜
100 半導体基板
104 ゲート誘電膜
106 ポリシリコン膜
108 金属シリサイド膜
110 ゲート電極
112 キャッピング絶縁膜
114 側壁スペーサ
116a ソース領域
116b ドレーン領域
118 第1絶縁膜
120 コンタクトホール
122 コンタクトプラグ
123 エッチング防止膜
127 第2導電膜
128 下部電極
130 キャパシタ誘電膜
132 上部電極
Claims (29)
- 基板表面上にアルコキシド蒸気を化学的に吸着してアルコキシド膜を形成する段階と、
前記アルコキシド膜を水酸化基を含まない活性化された酸化剤と反応させて前記基板表面上に物質膜を形成する段階とを含むことを特徴とする原子層蒸着法(ALD)を利用して基板表面上に物質膜を形成する方法。 - 前記物質は絶縁物質であることを特徴とする請求項1に記載の基板表面上に物質膜を形成する方法。
- 前記物質はHfO2、ZrO2、Ta2O5、Y2O3、Nb2O5、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SiO2、GeO2、SnO2、PbO、PbO2、V2O3、La2O3、As2O5、As2O3、Pr2O3、Sb2O3、Sb2O5、CaO及びP2O5よりなるグループから選択されることを特徴とする請求項1に記載の基板表面上に物質膜を形成する方法。
- 前記アルコキシドは金属アルコキシドまたは非金属アルコキシドであることを特徴とする請求項1に記載の基板表面上に物質膜を形成する方法。
- 前記アルコキシドはTi、Zr、Hf、Ge、Sn及びPbよりなるグループから選択される少なくとも一つの金属アルコキシドであることを特徴とする請求項4に記載の基板表面上に物質膜を形成する方法。
- 前記アルコキシドはハフニウムアルコキシドを含むことを特徴とする請求項1に記載の基板表面上に物質膜を形成する方法。
- 前記アルコキシドはHf(OEt)4、Hf(OPr)3、Hf(OBu)4、Hf(OnBu)4、Hf(OtBu)4、Hf(mmp)4、Hf(OtBu)2(dmae)2、Hf(OtBu)2(mmp)2、及びHf[OSi(C2H5)]4よりなるグループから選択された少なくとも一つのアルコキシドを含むことを特徴とする請求項6に記載の基板表面上に物質膜を形成する方法。
- 前記活性化された酸化剤はO3、プラズマO2、リモートプラズマO2及びプラズマN2Oよりなるグループから選択された少なくとも一つの酸化剤であることを特徴とする請求項5に記載の基板表面上に物質膜を形成する方法。
- 第2アルコキシド蒸気を前記基板表面上の前記物質膜上に化学的に吸着して第2アルコキシド膜を形成する段階と、
前記第2アルコキシド膜を水酸化基を含まない第2活性化された酸化剤と反応させて前記基板表面上の第2物質膜を形成する段階とをさらに含むことを特徴とする請求項1に記載の基板表面上に第2物質膜を形成する方法。 - 前記アルコキシド蒸気及び前記第2アルコキシド蒸気は同一のアルコキシドを含むことを特徴とする請求項9に記載の基板表面上に第2物質膜を形成する方法。
- 前記アルコキシド蒸気及び前記第2アルコキシド蒸気は他の金属を含む金属アルコキシドであることを特徴とする請求項9に記載の基板表面上に第2物質膜を形成する方法。
- 前記基板表面上に前記アルコキシド蒸気を化学的に吸着してアルコキシド膜を形成する段階と、
前記アルコキシド膜を前記活性化された酸化剤と反応させて前記基板表面上に前記物質膜を形成する段階は約100℃〜500℃の温度範囲で実施されることを特徴とする請求項1に記載の基板表面上に物質膜を形成する方法。 - (a)チャンバ内に基板を位置する段階と、
(b)アルコキシドを含む第1反応物をチャンバ内に導入する段階と、
(c)前記基板上に前記第1反応物の一部を化学的に吸着させてアルコキシド膜を形成する段階と、
(d)化学的に吸着しない前記第1反応物をチャンバから除去する段階と、
(e)水酸化基を含まない活性化された酸化剤を含む第2反応物を前記チャンバ内に導入する段階と、
(f)前記第2反応物の一部を前記アルコキシド膜と化学的に反応させて前記基板上に酸化物の原子層薄膜を形成する段階と、
(g)反応しない前記第2反応物をチャンバから除去する段階とを含むことを特徴とする原子層蒸着法を利用した薄膜の形成方法。 - 前記第1反応物はハフニウムアルコキシドを含むことを特徴とする請求項13に記載の原子層蒸着法を利用した薄膜の形成方法。
- 前記第1反応物は、Hf(OEt)4、Hf(OPr)3、Hf(OBu)4、Hf(OnBu)4、Hf(OtBu)4、Hf(mmp)4、Hf(OtBu)2(dmae)2、Hf(OtBu)2(mmp)2、及びHf[OSi(C2H5)]4からなるグループから選択された少なくとも一つのハフニウム酸化物であることを特徴とする請求項14に記載の原子層蒸着法を利用した薄膜の形成方法。
- 前記第2反応物はO3、プラズマO2、リモートプラズマO2、プラズマN2Oよりなるグループから選択された少なくとも一つの酸化剤であることを特徴とする請求項13に記載の原子層蒸着法を利用した薄膜の形成方法。
- 前記(b)段階乃至前記(g)段階を最小限一度反復して前記基板上に形成された前記薄膜の厚さを増加することを特徴とする請求項13に記載の原子層蒸着法を利用した薄膜の形成方法。
- 前記(b)段階乃至前記(f)段階は約100℃〜500℃の温度範囲で実施されることを特徴とする請求項13に記載の原子層蒸着法を利用した薄膜の形成方法。
- (a)半導体基板上に第1電極を形成する段階と、
(b)前記第1電極を第1アルコキシドに露出する段階と、
(c)前記第1電極上に前記第1アルコキシドの第1部分を化学的に吸着して第1アルコキシド膜を形成する段階と、
(d)前記第1アルコキシド膜を水酸化基を含まない前記第1活性化された酸化剤に露出する段階と、
(e)前記第1アルコキシド膜及び前記第1活性化された酸化剤の一部を化学的に反応させて前記第1電極上に誘電膜を形成する段階と、
(f)前記誘電膜上に第2電極を形成する段階とを含むことを特徴とする半導体装置のためのキャパシタ形成方法。 - 前記誘電膜は、HfO2、ZrO2、Ta2O5、Y2O3、Nb2O5、TiO2、CeO2、In2O3、RuO2、MgO、SrO、B2O3、SiO2、GeO2、SnO2、PbO、PbO2、V2O3、La2O3、As2O5、As2O3、Pr2O3、Sb2O3、Sb2O5、CaO及びP2O5よりなるグループから選択される少なくとも一つの絶縁物質であることを特徴とする請求項19に記載の半導体装置のためのキャパシタ形成方法。
- 前記第1アルコキシドはハフニウムアルコキシドであることを特徴とする請求項19に記載の半導体装置のためのキャパシタ形成方法。
- 前記ハフニウムアルコキシドは、Hf(OEt)4、Hf(OPr)3、Hf(OBu)4、Hf(OnBu)4、Hf(OtBu)4、Hf(mmp)4、Hf(OtBu)2(dmae)2、Hf(OtBu)2(mmp)2、及びHf[OSi(C2H5)]4よりなるグループから選択された少なくとも一つのアルコキシドを含むハフニウムアルコキシドであることを特徴とする請求項21に記載の半導体装置のためのキャパシタ形成方法。
- (c2)前記第1アルコキシド膜に前記第1活性化された酸化剤を露出する前に、前記第1電極から前記第1アルコキシドの化学的に吸着されない部分を除去する段階と、
(e2)前記第2電極を形成する前に、前記第1電極から前記第1活性化された酸化剤の化学的に反応しない部分を除去する段階をさらに含むことを特徴とする請求項19に記載の半導体装置のためのキャパシタ形成方法。 - 前記活性化された酸化剤はO3、プラズマO2、リモートプラズマO2、プラズマN2Oよりなるグループから選択されることを特徴とする請求項21に記載の半導体装置のためのキャパシタ形成方法。
- 前記(b)段階乃至前記(e)段階は約100℃〜500℃の温度範囲で実施されることを特徴とする請求項19に記載の半導体装置のためのキャパシタ形成方法。
- (b2)前記誘電膜を第2アルコキシドに露出する段階と、
(c2)前記誘電膜上に前記第2アルコキシドの第1部分を化学的に吸着して第2アルコキシド膜を形成する段階と、
(d2)前記第2アルコキシド膜を水酸化基を含まない前記第2活性化された酸化剤に露出する段階と、
(e2)前記第2アルコキシド膜及び前記第2活性化された酸化剤の一部を化学的に反応させて前記誘電膜上に第2誘電膜を形成する段階をさらに含み、
前記(b2)段階及び前記(e2)段階は前記第2電極を形成する前に完了されることを特徴とする請求項19に記載の半導体装置のためのキャパシタ形成方法。 - 前記第1アルコキシド及び前記第2アルコキシドは他の金属を含むことを特徴とする請求項26に記載の半導体装置のためのキャパシタ形成方法。
- 前記第1アルコキシドはハフニウムを含み、前記第2アルコキシドはアルミニウムを含むことを特徴とする請求項27に記載の半導体装置のためのキャパシタ形成方法。
- 半導体基板上に第1電極を形成する段階と、
第1項の方法により前記第1電極上に誘電膜を形成する段階と、
前記誘電膜上に第2電極を形成する段階とを含むことを特徴とする半導体装置のためのキャパシタ形成方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020042217A KR100874399B1 (ko) | 2002-07-18 | 2002-07-18 | 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004056142A true JP2004056142A (ja) | 2004-02-19 |
Family
ID=31944831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003274998A Pending JP2004056142A (ja) | 2002-07-18 | 2003-07-15 | 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004056142A (ja) |
KR (1) | KR100874399B1 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005243921A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2005260091A (ja) * | 2004-03-12 | 2005-09-22 | Philtech Inc | 半導体装置およびその製造方法 |
JP2005354076A (ja) * | 2004-06-09 | 2005-12-22 | Samsung Electronics Co Ltd | 金属酸化物の形成方法 |
JP2006060170A (ja) * | 2004-08-24 | 2006-03-02 | Nec Electronics Corp | キャパシタおよび半導体装置の製造方法 |
JP2006060234A (ja) * | 2004-08-20 | 2006-03-02 | Samsung Electronics Co Ltd | 漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法 |
JP2007110111A (ja) * | 2005-10-12 | 2007-04-26 | Seoul National Univ Industry Foundation | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 |
JP2007266464A (ja) * | 2006-03-29 | 2007-10-11 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2011029234A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013084959A (ja) * | 2011-10-12 | 2013-05-09 | Asm Internatl Nv | 酸化アンチモン膜の原子層堆積 |
JP2014165496A (ja) * | 2013-02-25 | 2014-09-08 | Samsung Electronics Co Ltd | アルミニウム前駆体と、それを用いた薄膜及びキャパシタの形成方法 |
KR20190045859A (ko) * | 2017-10-24 | 2019-05-03 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치 및 cmos 트랜지스터 |
CN110838431A (zh) * | 2018-08-17 | 2020-02-25 | 三星显示有限公司 | 制造半导体器件的方法和使用该方法制造的半导体器件 |
WO2023276716A1 (ja) * | 2021-07-01 | 2023-01-05 | 株式会社Adeka | 薄膜形成用原料、薄膜及び薄膜の製造方法 |
JP7483038B2 (ja) | 2020-04-08 | 2024-05-14 | アプライド マテリアルズ インコーポレイテッド | パルス化学気相堆積による金属酸化物の選択的堆積 |
JP7503124B2 (ja) | 2021-12-28 | 2024-06-19 | ディーエヌエフ カンパニー リミテッド | アンチモニー含有薄膜蒸着用組成物およびそれを用いたアンチモニー含有薄膜の製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100611072B1 (ko) * | 2004-08-11 | 2006-08-10 | 삼성전자주식회사 | 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법 |
KR100621914B1 (ko) * | 2004-08-13 | 2006-09-14 | 한국화학연구원 | 원자층 침착법으로 하프늄 산화물 박막을 제조하는 방법 |
KR100780631B1 (ko) * | 2004-12-28 | 2007-11-29 | 주식회사 하이닉스반도체 | 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법 |
KR100702134B1 (ko) * | 2005-05-17 | 2007-03-30 | 주식회사 하이닉스반도체 | 반도체소자의 커패시터 형성 방법 |
KR100718839B1 (ko) * | 2005-08-31 | 2007-05-16 | 삼성전자주식회사 | 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법 |
KR100655140B1 (ko) * | 2005-11-10 | 2006-12-08 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조 방법 |
KR100829608B1 (ko) * | 2006-08-30 | 2008-05-14 | 삼성전자주식회사 | 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법 |
KR100844956B1 (ko) * | 2007-03-31 | 2008-07-09 | 주식회사 하이닉스반도체 | 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법 |
KR100984243B1 (ko) * | 2010-06-15 | 2010-10-04 | 김용근 | 타원형 회전 쐐기를 적용한 철근 연결구 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100343144B1 (ko) * | 1999-10-06 | 2002-07-05 | 윤종용 | 원자층 증착법을 이용한 박막 형성 방법 |
KR100396694B1 (ko) * | 2000-07-27 | 2003-09-02 | 주식회사 하이닉스반도체 | 원자층 증착법을 이용한 박막 제조 방법 |
US6806210B2 (en) * | 2000-11-21 | 2004-10-19 | Jsr Corporation | Tantalum oxide film, use thereof, process for forming the same and composition |
-
2002
- 2002-07-18 KR KR1020020042217A patent/KR100874399B1/ko active IP Right Grant
-
2003
- 2003-07-15 JP JP2003274998A patent/JP2004056142A/ja active Pending
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005243921A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2005260091A (ja) * | 2004-03-12 | 2005-09-22 | Philtech Inc | 半導体装置およびその製造方法 |
JP2005354076A (ja) * | 2004-06-09 | 2005-12-22 | Samsung Electronics Co Ltd | 金属酸化物の形成方法 |
JP2006060234A (ja) * | 2004-08-20 | 2006-03-02 | Samsung Electronics Co Ltd | 漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法 |
JP2006060170A (ja) * | 2004-08-24 | 2006-03-02 | Nec Electronics Corp | キャパシタおよび半導体装置の製造方法 |
JP4709115B2 (ja) * | 2005-10-12 | 2011-06-22 | 財団法人ソウル大学校産学協力財団 | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 |
JP2007110111A (ja) * | 2005-10-12 | 2007-04-26 | Seoul National Univ Industry Foundation | ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法 |
JP2007266464A (ja) * | 2006-03-29 | 2007-10-11 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US8791464B2 (en) | 2009-07-21 | 2014-07-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for manufacturing same |
JP2011029234A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9514934B2 (en) | 2011-10-12 | 2016-12-06 | Asm International N.V. | Atomic layer deposition of antimony oxide films |
US10056249B2 (en) | 2011-10-12 | 2018-08-21 | Asm International N.V. | Atomic layer deposition of antimony oxide films |
JP2013084959A (ja) * | 2011-10-12 | 2013-05-09 | Asm Internatl Nv | 酸化アンチモン膜の原子層堆積 |
US10699899B2 (en) | 2011-10-12 | 2020-06-30 | Asm International N.V. | Atomic layer deposition of antimony oxide films |
JP2014165496A (ja) * | 2013-02-25 | 2014-09-08 | Samsung Electronics Co Ltd | アルミニウム前駆体と、それを用いた薄膜及びキャパシタの形成方法 |
KR102169425B1 (ko) * | 2017-10-24 | 2020-10-23 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치 및 cmos 트랜지스터 |
KR20190045859A (ko) * | 2017-10-24 | 2019-05-03 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치 및 cmos 트랜지스터 |
CN110838431A (zh) * | 2018-08-17 | 2020-02-25 | 三星显示有限公司 | 制造半导体器件的方法和使用该方法制造的半导体器件 |
JP7483038B2 (ja) | 2020-04-08 | 2024-05-14 | アプライド マテリアルズ インコーポレイテッド | パルス化学気相堆積による金属酸化物の選択的堆積 |
US11993842B2 (en) | 2020-04-08 | 2024-05-28 | Applied Materials, Inc. | Selective deposition of metal oxide by pulsed chemical vapor deposition |
WO2023276716A1 (ja) * | 2021-07-01 | 2023-01-05 | 株式会社Adeka | 薄膜形成用原料、薄膜及び薄膜の製造方法 |
JP7503124B2 (ja) | 2021-12-28 | 2024-06-19 | ディーエヌエフ カンパニー リミテッド | アンチモニー含有薄膜蒸着用組成物およびそれを用いたアンチモニー含有薄膜の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20040008571A (ko) | 2004-01-31 |
KR100874399B1 (ko) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7087482B2 (en) | Method of forming material using atomic layer deposition and method of forming capacitor of semiconductor device using the same | |
JP2004056142A (ja) | 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法 | |
US7201943B2 (en) | Methods of forming atomic layers of a material on a substrate by sequentially introducing precursors of the material | |
US6806145B2 (en) | Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer | |
JP4700181B2 (ja) | 原子層蒸着法を用いた薄膜形成方法 | |
KR101179774B1 (ko) | 기판 상에 금속 함유층을 형성하기 위한 기상 증착법 | |
JP4823260B2 (ja) | 原子層蒸着法を用いた薄膜形成方法 | |
KR101234970B1 (ko) | 니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법 | |
KR100546324B1 (ko) | Ald에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법 | |
US20080268653A1 (en) | Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film | |
KR100338110B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
JP2003100908A (ja) | 高誘電膜を備えた半導体素子及びその製造方法 | |
KR100422565B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
WO2004008827A2 (en) | Atomic layer deposition of high k dielectric films | |
KR100560963B1 (ko) | 원자층 증착 공정을 이용한 물질 형성 방법, 이를 이용한박막 형성 방법 및 캐패시터의 제조 방법 | |
JP3854925B2 (ja) | 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子 | |
KR100497142B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100373159B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
US7432183B2 (en) | Methods of manufacturing a thin film including zirconium titanium oxide and methods of manufacturing a gate structure, a capacitor and a flash memory device including the same | |
KR20070106286A (ko) | 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법 | |
KR20050029339A (ko) | 원자층 증착법을 이용한 유전막 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법 | |
KR100920402B1 (ko) | 저온 게이트 스택 | |
KR100671605B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |