KR101234970B1 - 니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법 - Google Patents

니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법 Download PDF

Info

Publication number
KR101234970B1
KR101234970B1 KR1020097022822A KR20097022822A KR101234970B1 KR 101234970 B1 KR101234970 B1 KR 101234970B1 KR 1020097022822 A KR1020097022822 A KR 1020097022822A KR 20097022822 A KR20097022822 A KR 20097022822A KR 101234970 B1 KR101234970 B1 KR 101234970B1
Authority
KR
South Korea
Prior art keywords
tantalum oxide
niobium
niobium nitride
electrode
delete delete
Prior art date
Application number
KR1020097022822A
Other languages
English (en)
Other versions
KR20100016114A (ko
Inventor
비스와나쓰 바트
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20100016114A publication Critical patent/KR20100016114A/ko
Application granted granted Critical
Publication of KR101234970B1 publication Critical patent/KR101234970B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Ceramic Products (AREA)

Abstract

니오브 질화물(30)에 인접한 탄탈 산화물층(50)을 포함하는 방법, 구조물 및 장치가 개시된다. 특정 실시예에서, 니오브 질화물은 결정이고 육방 밀집 구조를 갖는다. 선택적으로, 니오브 질화물은 그 적어도 일부에 인접한 니오브 산화물(40)을 포함하는 표면(35)을 가질 수 있다. 특정 실시예에서, 탄탈 산화물층은 결정으로 조직화되어 있고 육방 구조를 갖는다.
니오브 질화물, 탄탈 산화물, 육방 밀집 구조, 전극, 커패시터

Description

니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법{CONSTRUCTIONS AND DEVICES INCLUDING TANTALUM OXIDE LAYERS ON NIOBIUM NITRIDE AND METHODS FOR PRODUCING THE SAME}
본 출원은 2007년 5월 2일자로 출원된 미국 특허출원 제11/743,246호의 우선권을 주장하며, 이 출원의 전체 내용은 본원에 원용된다.
집적 회로 장치가 축소됨에 따라 커패시터와 게이트에 고유전 상수(즉, 고유전율) 재료를 이용해야 할 필요가 생겼다. 표준적인 유전체 재료를 사용하면 현재 기술로는 최소 크기가 사실상 제한됨에 따라 새로운 고유전율 재료와 프로세스에 대한 연구가 더욱 중요하게 되어가고 있다.
탄탈 산화물(예컨대 Ta2O5)은 유전율은 높고(예컨대 30) 누설 전류는 작기 때문에 DRAM 커패시터와 같은 응용을 위한 고유전율 재료로서 관심을 받아왔다. 그와 같은 응용에 있어서 더욱 관심을 받아온 것은 결정 탄탈 산화물인데, 이 산화물의 박막의 유전율은 비결정 탄탈 산화물의 유전율의 약 2배인 60이다. 예컨대 탄탈 산화물은 육방 밀집 구조를 갖는 금속 루테늄 상에 퇴적되어 결정으로 조직화된 탄탈 산화물층을 형성한다. 그러나 루테늄 표면은 쉽게 산화될 수 있고 산화된 표면은 결정 Ta2O5의 형성을 방해할 수 있기 때문에 통상적으로 퇴적 프로세스 전 및/또는 중에 루테늄 표면의 성질과 조성을 제어할 별도의 대책이 필요하다.
현세대와 차세대 집적 회로 장치를 위한 새로운 고유전율 박막 제조 방법이 추구되고 있다.
도 1은 본 발명의 실시예에 따른, 니오브 질화물에 인접한 탄탈 산화물층을 구비한 구조를 도시한 개략 측면도이다.
도 2는 본 발명의 실시예에 따른, 니오브 질화물 전극의 적어도 일부에 인접한 탄탈 산화물 유전체층을 구비한 커패시터 구조의 일례를 도시한다.
본 발명의 방법의 여러 실시예에 대한 하기의 설명은 그와 같은 방법의 개별적인 실시예나 모든 구현을 기술하고자 하는 것은 아니다. 본 발명의 방법은 첨부도면을 참조로 하기의 상세한 설명과 청구범위를 통해 더욱 분명하게 이해될 것이다. 또한 다른 실시예들도 이용될 수 있으며, 본 발명의 범위로부터 벗어남이 없이 구조적인 변경이 가해질 수 있음을 알아야 한다.
니오브 질화물(예컨대 NbN) 표면에 인접한 탄탈 산화물층은 결정으로 조직화(crystallographically textured)(예컨대 c-축 조직화)될 수 있다. 특정 실시예에서 니오브 질화물 표면의 적어도 일부는 결정(예컨대 다결정)이고 육방 밀집 구조(hexagonal close-packed structure)를 갖는다. 예컨대 탄탈 산화물층은 육방 밀집 구조를 갖는 니오브 질화물 표면에 인접하여 퇴적되어 퇴적시에 및/또는 어닐링 후에 결정 탄탈 산화물층을 형성할 수 있다. 특정 실시예에서 탄탈 산화물층은 육방 구조(예컨대 사방-육방 상)를 갖는다. 특정 실시예에서 탄탈 산화물층은 유전율이 적어도 50이다. 그와 같은 니오브 질화물/탄탈 산화물 구조는 전극이 니오브 질화물을 포함하고 탄탈 산화물이 유전체층을 형성하는 커패시터(예컨대 DRAM 응용)의 일부로서 또는 커패시터를 제조하기 위한 중간체로서 유용할 수 있다. 여기서 사용된 용어 "또는"은 이 용법의 문맥이 명시적으로 달리 표시하지 않는 한 일반적으로 "및/또는"을 포함하는 의미로 사용된다. 선택적으로 제2 전극은 유전체층에 인접해 있을 수 있다. 이 제2 전극은 전극으로 사용되는 다양한 공지 재료를 포함할 수 있다. 예컨대 그와 같은 재료는 루테늄, 니오브 질화물, 탄탈 질화물, 하프늄 질화물 및 그 조합을 포함할 수 있으나 이에 한정되는 것은 아니다.
일부 실시예에서 탄탈 산화물을 퇴적하기 전, 중, 및/또는 후에 니오브 질화물 표면의 적어도 일부를 산화하여 그 표면의 적어도 일부에 인접한 니오브 산화물(예컨대 Nb2O5)을 형성할 수 있다. 탄탈 산화물층을 조직화하는데 있어 어려워질 수 있는 루테늄 표면의 산화와는 달리, 니오브 질화물 표면의 적어도 일부에 인접한 니오브 산화물(예컨대 비결정, 부분적 결정, 또는 결정)을 선택적으로 형성하는 것은 예컨대 탄탈 산화물층을 결정화하는데 필요한 온도를 감소시킴으로 실제적으로 유리할 수 있다. 특히 탄탈 산화물/니오브 산화물 이중층의 결정화 온도는 탄탈 산화물 단층의 결정화 온도보다 낮은 100℃인 것으로 알려져 있다(예컨대 Cho 등의 Microelectronic Engineering, 80 (2005) 317-320 참조).
하기에 제공되는 실례들은 본 발명의 여러 가지 특정 실시예와 기법을 자세 히 설명하기 위한 것이다. 그러나 당업자라면 그러한 실시예와 기법을 본 발명의 범위 내에서 여러 가지로 변형하고 개작할 수 있음을 알아야 한다. 그러므로 본 발명의 범위는 하기의 예로 한정되는 것은 아니다.
도 1에는 니오브 질화물/탄탈 산화물 구조의 예가 도시되어 있다. 니오브 질화물/탄탈 산화물 구조(10)는 니오브 질화물(30)의 적어도 일부에 인접한 탄탈 산화물층(50)을 포함한다. 나오븀 질화물(30)은 임의의 적당한 두께를 가질 수 있다. 일부 실시예에서 니오브 질화물(30)의 두께는 100Å 내지 300Å이다. 일부 실시예에서 적어도 니오브 질화물(30)의 표면은 다결정이고 육방 밀집 구조를 갖고 있다. 선택적으로 이 구조(10)는 니오브 질화물(30)의 표면(35)의 적어도 일부에 인접한 니오브 산화물(40)을 포함할 수 있다. 여기서 사용된 "층"은 배리어층, 유전체층(즉, 고유전율을 갖는 층) 및 도전층과 같은(이에 한정되는 것은 아님) 반도체 산업에 특정된 층들을 포함하는 것을 의미한다. 용어 "층"은 반도체 산업에서 자주 사용하는 용어 "박막"과 동의어이다. 용어 "층"은 또한 코팅 온 글래스(coatings on glass)와 같이 반도체 기술 이외의 기술에서 보는 층들을 포함하는 것을 의미한다. 예컨대 그와 같은 층들은 반도체 기판과 다른 기판인 파이버, 와이어 등 상에 직접 형성될 수 있다. 더욱이 이들 층은 기판의 가장 낮은 반도체 표면에 인접하여(예컨대 이 표면 상에 직접) 형성될 수 있으며, 예컨대 패턴화된 웨이퍼에서와 같이 여러 가지 층들(예컨대 표면들) 중 임의의 층에 인접하여 형성될 수 있다. 여기서 사용된 층들은 연속적일 필요는 없으며, 특정 실시예에서는 불연속적이다. 여기서 사용된, 어떤 표면(또는 다른 층)에 "인접"하거나 이 표면 "상"에 있는 층이나 재료는, 달리 기술하지 않는 한, 이 표면 상에 바로 형성된 층이나 재료를 갖는 구조 뿐만 아니라 이 표면이 이 층 또는 재료와 하나 또는 그 이상의 부가적인 재료(예컨대 층들)에 의해 서로 분리되어 있는 구조도 포함하는 것으로 넓게 해석되어야 한다.
니오브 질화물(30)은 예컨대 도 1에는 도시되지 않은 기판(예컨대 반도체 기판이나 기판 조립체)에 인접하여 퇴적될 수 있다. 여기서 사용된 "반도체 기판" 또는 "기판 조립체"는 그 위에 하나 또는 그 이상의 재료, 구조 또는 영역이 형성되어 있는 기본 반도체 재료나 반도체 기판을 말한다. 기본 반도체 재료는 통상적으로 웨이퍼 상의 가장 낮은 실리콘 재료이거나 실리콘 온 사파이어(silicon on sapphire)와 같은 다른 재료에 인접하여 퇴적된 실리콘 재료이다. 기판 조립체에 대해 설명하면, 미리 여러 가지 프로세스 스텝을 이용하여 영역, 접합, 여러 가지 구조나 형상, 그리고 트랜지스터, 활성 영역, 확산, 주입 영역, 비아(via), 접촉 개구부, 고면적비 개구부, 커패시터 플레이트, 커패시터용 베리어 등과 같은 개구부를 형성 또는 정의하였다.
본 발명의 적당한 기판 재료는 도전성 재료, 반도체성 재료, 도전성 금속 질화물, 도전성 금속, 도전성 금속 산화물 등을 포함한다. 이 기판은 반도체 기판 또는 기판 조립체일 수 있다. 반도체 재료로는 예컨대 BPSG(borophosphosilicate), 예컨대 실리콘 웨이퍼 형태로 된 예컨대 도전성 도핑 폴리실리콘, 단결정 실리콘 등(본 발명에서는 적당한 실리콘 형태를 단순히 "실리콘"이라 함)과 같은 실리콘, TEOS(tetraethylorthosilicate) 산화물, 스핀 온 글래 스(spin on glass)(즉, 스핀 온 프로세스에 의해 선택적으로 도핑되고 퇴적된 SiO2), TiN, TaN, W, Ru, Al, Cu, 귀금속 등이 있다. 또한 기판 조립체는 백금, 이리듐, 이리듐 산화물, 로듐, 루테늄, 루테늄 산화물, 스트론튬 루테네이트, 란탄 니켈레이트, 티타늄 질화물, 탄탈 질화물, 탄탈 실리콘 질화물, 실리콘 이산화물, 알루미늄, 갈륨 비소, 글래스 등과, 예컨대 DRAM(dynamic random access memory) 장치, SRAM(static random access memory) 장치나 FERAM(ferroelectric memory) 장치와 같은 반도체 구조에서 사용되는 기타 다른 기존의 또는 앞으로 개발될 재료를 포함하는 부분을 포함할 수 있다.
반도체 기판 또는 기판 조립체를 포함하는 기판에 있어서, 재료들이 이 기판의 가장 낮은 반도체 표면에 인접하여 또는 그 표면 상에 바로 형성될 수 있으며, 또는 예컨대 패턴화된 웨이퍼에서처럼 여러 가지 다른 표면들 중 임의의 표면에 인접하여 형성될 수 있다.
본 발명의 방법에서는 반도체 기판이나 기판 조립체가 아닌 기판도 사용될 수 있다. 니오브 질화물을 양호하게 형성할 수 있는 기판으로는 예컨대 파이버, 와이어 등을 포함하는 기판과 같은 것을 사용할 수 있다.
여기서 설명된 금속 함유 재료(예컨대 니오브 질화물 함유 재료 및/또는 탄탈 산화물 함유 재료)는 예컨대 증발(evaporation), 물리적 기상 증착(PVD 또는 스퍼터링), 및/또는 화학적 기상 증착(CVD)이나 원자층 증착(ALD)과 같은 기상 증착법을 포함하는 여러 가지 퇴적법으로 형성될 수 있다.
금속 함유 전구체 조성물은 본 발명의 여러 가지 실시예에서 금속 함유 재료(예컨대 니오브 질화물 함유 재료 및/또는 탄탈 산화물 함유 재료)를 형성하는데 사용될 수 있다. 여기서 사용된 "금속 함유"란 금속으로만 구성되거나 금속 이외에 다른 원소를 포함할 수 있는 통상적으로 화합물 또는 층인 재료를 말한다. 통상적인 금속 함유 화합물은 금속, 금속 리간드 복합물, 금속염, 유기 금속 화합물, 및 그 조합을 포함하나 이에 한정되는 것은 아니다. 통상적인 금속 함유층은 금속, 금속 산화물, 금속 질화물, 및 그 조합을 포함하나 이에 한정되는 것은 아니다.
여러 가지 금속 함유 화합물은 (특히 CVD 프로세스에서) 선택적으로는 하나 또는 그 이상의 용제와 함께 여러 가지 조합으로 사용되어 전구체 조성물을 형성할 수 있다. 여기서 설명된 금속 함유 화합물의 일부는 용제를 첨가하지 않는 ALD에서 사용될 수 있다. 여기서 사용된 "전구체"와 "전구체 조성물"은 퇴적 프로세스에서 기판 조립체에 인접하여 재료를 단독으로 또는 다른 전구체 조성물(또는 반응물)과 함께 형성하는데 사용될 수 있는 조성물을 말한다. 더욱이 당업자라면 전구체의 종류나 량은 궁극적으로 기상 증착 프로세스를 이용하여 형성될 재료의 함량에 따라 달라질 것임을 잘 알 것이다. 여기서 설명되는 방법의 특정 실시예에서 전구체 조성물은 증발 온도에서는 액체이며 때로는 실온에서 액체이다.
전구체 조성물은 실온에서 액체 또는 고체일 수 있으며, 특정 실시예에서는 증발 온도에서 액체이다. 통상적으로 전구체 조성물은 종래의 기상 증착법을 이용하여 사용될 수 있는 충분한 휘발성을 갖는 액체이다. 그러나 전구체 조성물은 종 래의 기상 증착법을 이용하여 고체 상태에서 기화 또는 승화될 수 있을 정도로 충분한 휘발성을 갖는 고체일 수 있다. 전구체 조성물이 휘발성이 부족한 고체라 하더라도 유기 용제에서 충분히 용해될 수 있으며, 또는 예컨대 급속 증발, 버블링(bubbling), 미세액적 형성 기법 등에서 사용될 수 있도록 분해 온도 이하의 녹는점을 가질 수 있다.
여기서, 증발된 금속 함유 화합물은 단독으로, 또는 선택적으로 다른 금속 함유 화합물의 증발된 분자와 함께, 또는 사용된다면 선택적으로 증발된 용제 분자나 불활성 기체 분자와 함께 사용될 수 있다. 여기서 사용된 "액체"는 용액 또는 순수(neat) 액체(실온에서의 액체 또는 고온에서 녹는 실온에서의 고체)를 말한다. 여기서 사용된 용액은 완전한 고체 용해도를 필요로 하는 것은 아니고, 유기 용제에 의해 화학적 기상 증착 프로세스를 위해 기상으로 전달되는 고체의 양이 충분하다면 일부 용해되지 않은 고체가 있어도 된다. 증착시에 용제 희석물이 사용된다면 발생된 용제 증기의 총 몰 농도도 불활성 운반 기체로서 고려될 수 있다.
여기서 사용된 "불활성 기체" 또는 "비반응성 기체"는 일반적으로 접촉하는 성분과는 반응하지 않는 기체를 말한다. 예컨대 불활성 기체는 통상적으로 질소, 아르곤, 헬륨, 네온, 크립톤, 크세논, 기타 임의의 비반응성 기체와 그 조합을 포함하는 그룹으로부터 선택된다. 그와 같은 불활성 기체는 일반적으로 여기서 설명되는 하나 또는 그 이상의 퍼징(purging) 프로세스에서 사용되며, 일부 실시예에서는 전구체 증기 수송을 돕는데 사용될 수도 있다.
여기서 설명되는 방법의 특정 실시예에 적합한 용제는 다음 중 어느 하나 또 는 그 이상일 수 있다: 지방족 탄화수소 또는 불포화 탄화수소(C3-C20, 특정 실시예에서는 C5-C10, 고리형, 가지형 또는 선형), 방향족 탄화수소(C5-C20, 특정 실시예에서는 C5-C10), 할로겐화 탄화수소, 실릴화 탄화수소, 예컨대 알킬실란, 알킬실리케이트, 에테르, 시클릭 에테르(예컨대 THF(tetrahydrofuran)), 폴리에테르, 티오에테르, 에스테르, 락톤, 니트릴, 실리콘 오일, 또는 이들 성분의 조합을 포함하는 화합물, 또는 이들 성분의 하나 또는 그 이상의 혼합물. 이들 화합물은 일반적으로 서로 양립할 수 있으므로 금속 함유 화합물의 가변량의 혼합물은 서로 반응하지 않아 그 물리적 특성이 그다지 변하지 않을 것이다.
여기서 설명되는 방법은 전구체 화합물을 이용한다. 여기서 사용된 "금속 전구체 화합물"은 원자층 증착법에서 금속 생성원을 제공할 수 있는 화합물을 말한다. 더욱이 일부 실시예에서 본 방법은 "금속 유기 전구체 화합물"을 포함한다. 용어 "금속 유기"는 금속 이외에도 유기기(즉 탄소 함유기)를 포함하는 화합물을 말하는 것으로 넓게 해석되어야 한다. 따라서 용어 "금속 유기"는 유기 금속 화합물, 금속 리간드 복합물, 금속염, 및 그 조합을 포함하나 이에 한정되는 것은 아니다.
니오브 함유 재료는 기상 증착법을 이용하여 여러 가지 니오브 함유 전구체 화합물부터 형성될 수 있다. 당업계에 공지된 니오브 함유 전구체 화합물은 예컨대 Nb(OMe)5; Nb(OEt)5; Nb(OBu)5; NbX5(여기서 X는 할로겐화물(예컨대 불화물, 염화물, 및/또는 요오드화물)임); Nb(OEt)4(Me2NCH2CH2O)(니오브 테트라에폭시 디메틸아 미노에폭사이드 또는 NbTDMAE라고도 함); Nb(OEt)4(MeOCH2CH2O); 미국 특허출원 공개 제2006/0040480 A1호(Derderian 등)에 기재된 기타 다른 니오브 함유 전구체 화합물; 및 이들의 조합(여기서 Me는 메틸, Et는 에틸, 그리고 Bu는 부틸임)을 포함한다.
특정 실시예에서 니오브 질화물은 예컨대 미국특허 제6,967,159 B2호(Vaartstra)에 기재된 유기 아민 및/또는 예컨대 미국특허 제7,196,007 B2호(Vaartstra)에 기재된 디실라잔과 같은 니오브 함유 전구체 화합물과 질소 소스 또는 질소 함유 전구체 화합물을 이용하여 기상 증착법에 의해 형성될 수 있다.
특정 실시예에서 니오브 질화물의 적어도 일부는 결정이고 육방 밀집 구조를 갖고 있다. 특정 실시예에서 니오브 질화물 재료의 두께는 100Å 내지 300Å일 수 있으나, 이 두께는 특정 응용에 따라서 이 범위 내에서 또는 외에서 원하는 대로 선택될 수 있다. 여기서 사용된 끝점들에 의한 수치 범위의 한정은 이 범위 내에 포함된 모든 숫자를 포함한다(예컨대 1 내지 5라고 할 때에 이 범위는 1. 1.5, 2, 2.75, 3, 3.80, 4, 5 등을 포함한다).
탄탈 산화물 함유층은 기상 증착법을 이용하여 여러 가지 탄탈 함유 전구체 화합물로부터 형성될 수 있다. 당업계에 공지된 탄탈 함유 전구체 화합물은 예컨대 Ta(OMe)5; Ta(OEt)5; Ta(OBu)5; TaX5(여기서 X는 할로겐화물(예컨대 불화물, 염화물, 및/또는 요오드화물)임); 펜타키스(디메틸아미노)탄탈, 트리스(디에틸아미노)(에틸이미노)탄탈, 및 트리스(디에틸아미노)(터트-부틸이미노)탄탈; 미국특허 제7,030,042 B2호(Vaartstra 등)에 기재된 기타 다른 탄탈 함유 전구체 화합물; 및 그 조합(여기서 Me는 메틸, Et는 에틸, 그리고 Bu는 부틸임)을 포함한다. 특정 실시예에서 탄탈 산화물층은 탄탈 산화물 함유 전구체 화합물과 선택적으로 예컨대 미국특허 제7,030,042 B2호(Vaartstra 등)에 기재된 반응 기체(예컨대 수증기)를 이용하여 기상 증착법에 의해 형성될 수 있다.
특정 실시예에서 탄탈 산화물층은 육방 구조(예컨대 사방-육방 상)를 갖고 있다. 특정 실시예에서 탄탈 산화물층은 유전율이 40 내지 110이다. 다른 특정 실시예에서 탄탈 산화물층은 유전율이 적어도 50이다. 특정 실시예에서 탄탈 산화물층의 두께는 60Å 내지 200Å일 수 있으나, 이 두께는 특정 응용에 따라서 이 범위 내에서 또는 외에서 원하는 대로 선택될 수 있다.
여기서 설명되는 전구체 화합물은 선택적으로 하나 또는 그 이상의 반응 기체가 있을 때에 이 기체와 거의 동시에 증발 및 증착/화학 흡착될 수 있다. 또는 전구체 조성물과 반응 기체(들)를 각 증착 사이클 중에 교대로 도입함으로써 금속 함유 재료가 형성될 수 있다. 그와 같은 반응 기체들은 예컨대 산화성 기체일 수 있는 질소 함유 소스(예컨대 암모니아)와 산소 함유 소스를 포함할 수 있다. 예컨대 공기, 산소, 수증기, 오존, 질소 산화물(예컨대 산화 질소), 과산화수소, 알코올(예컨대 이소프로판올), 및 그 조합을 포함하여 여러 가지 적당한 산화성 기체가 이용될 수 있다.
전구체 조성물은 원한다면 불활성 운반 기체가 있을 때에 증발될 수 있다. 게다가 불활성 운반 기체는 ALD 프로세스에서 퍼징 단계에서 이용될 수 있다(후술 함). 불활성 운반 기체는 통상적으로 질소, 헬륨, 아르곤 등 중 하나 또는 그 이상이다. 본 발명에서 불활성 운반 기체는 금속 함유 재료의 형성에 방해가 되지 않는 기체이다. 증발은 불활성 운반 기체가 있든지 없든지 간에 산소 오염(예컨대 실리콘 이산화물을 형성하는 실리콘의 산화 또는 증착실로 들어가기 전의 기상의 전구체의 산화)을 피하기 위해 산소가 없을 때에 일어날 수 있다.
여기서 사용된 용어 "증착(퇴적) 프로세스"와 "기상 증착 프로세스"는 금속 함유 재료가 하나 또는 그 이상의 금속 함유 화합물을 포함하는 증발된 전구체 조성물로부터 기판(예컨대 도핑된 폴리실리콘 웨이퍼)의 하나 또는 그 이상의 표면에 인접하여 형성되는 프로세스를 말한다. 구체적으로 하나 또는 그 이상의 금속 함유 화합물은 증발되어 기판(예컨대 반도체 기판 또는 기판 조립체)의 하나 또는 그 이상의 표면으로 향하고 및/또는 이 표면과 접촉된다. 통상적으로 기판은 가열된다. 이들 금속 함유 화합물은 기판의 표면에 인접한 불휘발성의 얇고 균일한 금속 함유 재료를 (예컨대 반응시키거나 분해함으로써) 형성할 수 있다. 본 발명의 목적상 용어 "기상 증착 프로세스"는 화학적 기상 증착 프로세스(펄스방식 화학적 기상 증착 프로세스 포함)와 원자층 증착 프로세스를 포함하는 것을 의미한다.
화학적 기상 증착(CVD)과 원자층 증착(ALD)은 얇고 연속적이고 균일한 금속 함유 재료를 반도체 기판 내로 형성하는데 자주 이용되는 두 가지 기상 증착 프로세스이다. 어느 한쪽의 기상 증착 프로세스를 이용하여 통상적으로 하나 또는 그 이상의 전구체 조성물이 증착실에서 증발되고, 선택적으로는 하나 또는 그 이상의 반응 기체와 결합하여 기판 쪽으로 향하고 및/또는 이 기판과 접촉하여 이 기판 상 에 금속 함유 재료를 형성한다. 당업자라면 이 기상 증착 프로세스가 플라즈마 보조 기술, 광 보조 기술, 레이저 보조 기술은 물론 기타 다른 기술과 같은 여러 가지 관련 기술을 이용하여 향상될 수 있음을 쉽게 알 것이다.
통상적인 CVD 프로세스는 Genus사(CA, Sunnyvale 소재)의 상표명 7000으로 입수할 수 있는 증착실, Applied Materials사(CA, Santa Clara 소재)의 상표면 5000으로 입수할 수 있는 증착실, 또는 Novelus사(CA, San Jose 소재)의 상표명 Prism으로 입수할 수 있는 증착실과 같은 화학적 기상 증착 반응기에서 실시될 수 있다. 그러나 CVD를 실시하는데 적합한 임의의 증착실이 사용될 수 있다.
여기서 사용된 용어 "원자층 증착"(ALD)은 증착 사이클, 예컨대 복수의 연속한 증착 사이클이 처리실(즉 증착실)에서 실시되는 기상 증착 프로세스를 말한다. 여기서 사용된 "복수"는 2 또는 그 이상을 의미한다. 통상적으로 각 사이클 중에는 전구체가 증착 표면(예컨대 기판 조립체 표면이나 이전 ALD 사이클로부터의 재료와 같이 이전에 증착된 하부 표면)에 화학 흡착되어 부가적인 전구체와 쉽게 반응하지 않는(즉 자기 제한 반응) 모노레이어(monolayer) 또는 서브 모노레이어를 형성한다. 그 후, 필요하다면, 화학 증착된 전구체를 증착 표면 상의 원하는 재료로 변환하기 위해 사용되는 소정의 반응물(예컨대 다른 전구체나 반응 기체)이 이어서 처리실 내로 유입될 수 있다. 통상적으로 이 반응물은 전구체와 더 반응할 수 있다. 더욱이 각 사이클 중에 상기 화학 흡착된 전구체의 변환 후에 퍼징 단계도 이용되어 잉여 전구체를 처리실에서 제거하고 및/또는 잉여 반응물 및/또는 반응 부산물을 처리실에서 제거할 수 있다. 더욱이 여기서 사용된 용어 "원자층 증 착"은 "화학적 기상 원자층 증착", "원자층 에피택시"(ALE)(Ackerman에게 허여된 미국특허 제5,256,244호 참조), 분자선 에피택시(MBE), 기체 발생원 MBE 또는 유기 금속 MBE, 그리고 전구체 조성물, 반응 기체 및 퍼지(예컨대 불활성 운반) 기체의 교류 펄스로 실시될 때의 화학적 빔 에피택시와 같은 관련 용어로 명시된 프로세스를 포함하는 것도 의미한다.
본 발명의 방법에서 사용되는 기상 증착 프로세스는 다중 사이클 원자층 증착(ALD) 프로세스일 수 있다. 그와 같은 프로세스는 복수의 자기 제한 증착 사이클을 제공함으로써 증착된 재료(예컨대 유전체층)에 대한 원자 수준 두께와 균일성을 제공한다는 점에서 유리한데, 특히 CVD 프로세스보다 유리하다. ALD의 자기 제한 특성은 박막을 불규칙한 지형을 가지며 CVD 또는 다른 "가시선(line-of-sight)" 증착법(예컨대 증발 및 물리적 기상 증착, 즉 PVD나 스퍼터링)으로 가능한 것보다 더 양호한 스텝 커버리지를 갖는 표면을 포함하여 여러 가지 반응 표면에 인접하여 증착하는 방법을 제공한다. 더욱이 ALD 프로세스는 통상적으로 금속 함유 화합물을 더 낮은 증발 및 반응 온도에 노출시켜 예컨대 통상의 CVD 프로세스에 비해 전구체의 열화를 감소시키는 경향이 있다.
일반적으로 ALD 프로세스에서는 각 반응물은 통상적으로는 적어도 25℃, 특정 실시예에서는 적어도 150℃, 다른 실시예에서는 적어도 200℃의 증착 온도에서 적당한 기판에 규칙적으로 흘러들어 간다. 통상적인 ALD 증착 온도는 400℃ 이하, 특정 실시예에서는 350℃ 이하, 다른 실시예에서는 250℃ 이하이다. 일반적으로 이들 온도는 현재 CVD 프로세스에서 사용되는 온도(통상적으로 적어도 150℃, 일부 실시예에서는 적어도 200℃, 다른 실시예에서는 적어도 250℃의 기판 온도에서의 증착 온도를 포함함)보다 낮다. 통상적인 CVD 증착 온도는 600℃ 이하, 특정 실시예에서는 500℃ 이하, 다른 실시예에서는 400℃ 이하이다.
그와 같은 조건 하에서 ALD에 의한 막성장은 통상적으로 자기 제한적인 것으로(즉, ALD 프로세스에서 표면 상의 반응처가 고갈될 때에 일반적으로 증착이 중지된다), 이에 따라 웨이퍼 내에서의 실질적인 증착 정합성(conformity)과 증착 두께 제어를 제공할 수 있다. 전구체 조성물 및/또는 반응 기체의 교번 도징(alternate dosing)으로 인해, 전구체 및/또는 반응 기체의 연속적인 상호 반응에 의해 실시되는 CVD 프로세스와는 달리 해로운 기상 반응이 본래적으로 줄어든다. (Vehkamaki 등의 "Growth of SrTiO3 and BaTiO3 Thin Films by Atomic Layer Deposition," Electrochemical and Solid-State Letters, 2(10): 504-506(1999) 참조)
통상적인 ALD 프로세스는 (예컨대 선택적으로 물 및/또는 오존으로 전처리될 수 있는) 기판을 제1 화학 물질에 노출시켜 이 화학 물질을 기판 내로 화학 흡착시키는 단계를 포함한다. 여기서 사용된 용어 "화학 흡착"은 기판 표면 상의 증발된 반응성 금속 함유 화합물의 화학 흡착을 말한다. 흡착된 화학 물질은, 보통의 화학 결합 세기와 비슷한, 흡착 에너지가 높은(예컨대 30 kcal/mol 이상) 비교적 강한 결합력 때문에, 통상적으로 기판 표면에 비가역적으로 들러붙는다. 화학 흡착된 화학 물질은 통상적으로 기판 표면 상에 모노레이어를 형성한다. ("The Condensed Chemical Dictionary," 10th edition, G.G. Hawley 개정, Van Nostrand Reinhold Co., New York, 225(1981) 출판) ALD에서는 하나 또는 그 이상의 적당한 전구체 조성물 또는 반응 기체가 증착실 내로 교대로 도입되어(예컨대 규칙적으로 흘러들어 가서) 기판의 표면에 화학 흡착된다. 반응 화합물(예컨대 하나 또는 그 이상의 전구체 조성물과 하나 또는 그 이상의 반응 기체)의 각 순차적 도입은 통상적으로 불활성 운반 기체 퍼지에 의해 분리되어 제1 반응 화합물이 실질적으로 없을 때에 제2 반응 화합물의 증착 및/또는 화학 흡착을 제공한다. 여기서 제2 반응 화합물의 증착 및/또는 화학 흡착 중에 제1 반응 화합물이 "실질적으로 없다"는 말은 제1 반응 화합물이 아주 적은 량만 존재할 수 있다는 것을 의미한다. 당업자라면 제1 반응 화합물의 허용량에 대해 판단을 내릴 수 있으며, 제1 반응 화합물의 실질적 부재를 달성하기 위한 프로세스 조건을 선택할 수 있을 것이다.
각 전구체 조성물 상호 반응은 새로운 원자층을 이전에 증착된 층에 부가하여 누적 고체(cumulative solid)를 형성한다. 이 사이클은 반복되어 점차적으로 원하는 두께를 형성한다. ALD는 화학 흡착되는 하나의 전구체 조성물과 이 화학 흡착된 전구체 조성물과 반응하는 하나의 반응 기체를 교대로 이용할 수 있음을 알아야 한다.
실제로는 증착 표면(예컨대 이전에 증착된 ALD 재료)의 모든 부분에서 화학 흡착이 일어나는 것은 아닐 수 있다. 그럼에도 불구하고 그와 같은 불완전한 모노레이어는 본 발명에서는 여전히 모노레이어로 간주된다. 많은 응용에서는 실질적으로 포화된 모노레이어라도 적당할 수 있다. 일 양상에서 실질적으로 포화된 모노레이어는 여전히 원하는 품질 및/또는 특성을 보여주는 재료의 증착된 모노레이어 정도를 산출하는 것이다. 다른 양상에서 실질적으로 포화된 모노레이어는 전구 체와의 추가적인 반응에 대해 자기 제한적인 것이다.
통상적인 ALD 프로세스는 초기 기판을 제1 화학 물질(예컨대 여기서 설명된 금속 함유 화합물과 같은 전구체 조성물이나 반응 기체)에 노출시켜 화학 물질 A를 기판에 화학 흡착시키는 단계를 포함한다. 화학 물질 A는 기판 표면과 또는 화학 물질 B(후술함)와는 반응할 수 있으나 그 자신과는 반응할 수 없다. 화학 물질 A가 리간드를 갖는 금속 함유 화합물인 경우에는 이 리간드들 중 하나 또는 그 이상은 통상적으로 화학 흡착 중에 기판 표면 상의 반응기로 치환된다. 이론적으로는 이 화학 흡착은 전체 노출된 초기 기판상에 균일하게 원자 또는 분자 1개 두께를 갖는 모노레이어를 형성하며, 이 경우에 모노레이어는 치환된 리간드를 뺀 화학 물질 A로 구성된다. 즉, 기판 표면에는 실질적으로 포화된 모노레이어가 형성된다.
치환된 리간드는 물론 화합물 A 중 화학 흡착되지 않은 분자는 거의 모두 기판 위로부터 퍼지되며, 제2 화학 물질인 화학 물질 B(예컨대 다른 금속 함유 화합물 또는 반응 기체)는 화학 물질 A의 모노레이어와 반응하도록 제공된다. 화학 물질 B는 통상적으로 남아있는 리간드를 화학 물질 A 모노레이어로부터 치환하고, 이에 의해 화학 흡착되어 제2 모노레이어를 형성한다. 이 제2 모노레이어는 화학 물질 A에만 반응하는 표면을 보여준다. 그러면 치환된 리간드와 기타 다른 반응 부산물은 물론 화학 흡착되지 않은 화학 물질 B는 퍼지되고, 이 단계는 화학 물질 B 모노레이어를 증발된 화학 물질 A에 노출시킨 상태에서 반복된다. 선택적으로 화학 물질 B는 화학 물질 A와 반응할 수 있지만, 거기에 추가 재료를 화학 흡착할 수 있는 것은 아니다. 즉, 화학 물질 B는 화학 흡착된 화학 물질 A의 일부를 분해하 여 다른 모노레이어를 형성하지 않고서 그와 같은 모노레이어의 성질을 바꿀 수 있지만, 다음번 모노레이어의 형성에 이용될 수 있는 반응처를 남겨준다. 다른 ALD 프로세스에서는 제3 또는 그 이상의 화학 물질이, 도입된 각 화학 물질이 그 도입 전 직전에 생성된 모노레이어와 반응한다는 조건으로, 화학 물질 A와 화학 물질 B에 대해 설명한 것과 같이 연속적으로 화학 흡착되어(또는 반응하여) 퍼지된다. 선택적으로 화학 물질 B(또는 제3 또는 그에 이어지는 화학 물질)는 원한다면 적어도 하나의 반응 기체를 포함할 수 있다.
따라서 그렇게 ALD를 이용하면 기판에 인접한 금속 함유 재료의 두께, 조성 및 균일성을 제어하는 능력이 향상된다. 예컨대 금속 함유 화합물의 박층을 복수의 사이클로 증착하면 최종적인 박막 두께를 더욱 정확하게 제어할 수 있다. 이것은, 전구체 조성물(들)이 기판 쪽으로 향하여 그 위에 화학 흡착될 수 있고, 더욱이 선택적으로 적어도 하나의 반응 기체가 그 기판상의 화학 흡착된 전구체 조성물과 반응할 수 있고, 이 사이클이 특정 실시예에서 적어도 한 번 이상 반복되는 경우에 특히 유리하다.
각 화학 물질을 기판에 증착 및/또는 화학 흡착한 다음에 각 화학 물질의 증기를 퍼징하는 일은 기판 및/또는 모노레이어를 불활성 운반 기체에 접촉시키는 것 및/또는 압력을 증착 압력 이하로 낮추어서 기판과 접촉하는 화학 물질 및/또는 화학 흡착된 화학 물질의 농도를 감소시키는 것 등(이에 한정되지 않음)과 같은 여러 가지 기법을 이용하여 실시될 수 있다. 운반 기체의 예로는 전술한 바와 같이 N2, Ar, He 등을 들 수 있다. 게다가 그 대신에 퍼징은 기판 및/또는 모노레이어를 화학 흡착 부산물을 제거하여 다른 화학 물질을 도입하기에 앞서 접촉 화학 물질의 농도를 감소시키는 물질과 접촉시키는 기술을 이용하여 실시될 수 있다. 이 접촉 화학 물질은 특정 증착 프로세스의 생성 물질에 대한 사양에 따라서 당업자에게 알려진 적당한 농도나 분압으로 감소될 수 있다.
ALD는 제1 화학 물질이 화학 결합을 형성할 수 있는 유한 개의 사이트가 기판 상에 존재한다는 점에서 흔히 자기 제한 프로세스로서 기술된다. 제2 화학 물질은 제1 화학 물질의 화학 흡착에서 생성된 기판과만 반응할 수 있으며, 따라서 이 역시 자기 제한적일 수 있다. 기판상의 유한 수의 사이트 모두가 제1 화학 물질과 결합되고 나면, 이 제1 화학 물질은 이 기판과 이미 결합했던 다른 제1 화학 물질과는 결합하지 않을 것이다. 그러나 ALD에서는 프로세스 조건을 변경하여 그와 같은 결합을 촉진시켜 ALD가 자기 제한적이지 않게, 예컨대 펄스 방식 CVD에 더 가깝게 할 수 있다. 따라서 ALD도 일 원자 또는 분자 두께 이상의 재료를 형성하는 화학 물질을 적층함으로써 하나 이상을 모노레이어를 한 번에 형성하는 화학 물질을 포함할 수 있다.
따라서 ALD 프로세스 중에는 원하는 두께의 재료가 목적하는 기판에 인접하여 쌓아 올리질 때까지 증착실에서 많은 연속한 증착 사이클이 시행될 수 있으며, 각 사이클은 매우 얇은 금속 함유층(통상적으로 평균 성장율이 사이클 당 0.02 내지 0.3 나노미터가 되도록 하는 하나 이하의 모노레이어)을 증착한다. 이 증착은 전구체 조성물(들)을 기판을 포함하는 증착실 내로 교대로 도입하고(즉, 규칙적으 로 흘러 보내고), 모노레이어로서의 이 전구체 조성물(들)을 기판 표면에 화학 흡착시키고, 증착실을 퍼징하고, 그 다음에, 원하는 두께의 금속 함유 재료가 얻어질 때까지 복수의 증착 사이클에서 상기 화학 흡착된 전구체 조성물(들) 반응 기체 및/또는 다른 전구체 조성물을 도입함으로써 달성될 수 있다.
전구체 조성물(들) 및 불활성 운반 기체(들)의 규칙적 도입 지속 기간은 일반적으로 기판 표면을 포화시키기에 충분한 지속 기간 정도이다. 통상적으로 이 규칙적 도입 지속 기간은 적어도 0.1초, 특정 실시예에서는 적어도 0.2초, 다른 실시예에서는 적어도 0.3초이다. 통상적으로 규칙적 도입 지속 기간은 일반적으로 2 분 이하, 특정 실시예에서는 1 분 이하이다.
주로 열적으로 구동되는 CVD와 비교해서 ALD는 주로 화학적으로 구동된다. 따라서 ALD는 CVD보다 훨씬 낮은 온도에서 실시될 수 있어 유리할 수 있다. ALD 프로세스 중에는 기판 온도는 화학 흡착된 화학 물질(들)과 그 하부의 기판 표면 간의 본래 결합을 그대로 유지하고 그 화학 물질(들)(예컨대 전구체 조성물)의 분해를 방지할 정도로 충분히 낮은 온도로 유지될 수 있다. 반면에 화학 물질(들)(예컨대 전구체 조성물)의 응축을 막기 위해서는 기판 온도가 충분히 높아야 한다. 통상적으로 기판은 적어도 25℃, 특정 실시예에서는 적어도 150℃, 다른 실시예에서는 적어도 200℃의 온도로 유지된다. 통상적으로 기판은 400℃ 이하, 특정 실시예에서는 350℃ 이하, 다른 실시예에서는 300℃ 이하의 온도로 유지되는데, 이 온도는 전술한 바와 같이 통상의 CVD 프로세스에서 현재 사용되는 온도보다는 낮은 것이다. 제1 화학 물질 또는 전구체 조성물은 제1 온도에서 화학 흡착될 수 있으며, 제2 화학 물질 또는 전구체 조성물의 표면 반응은 거의 같은 온도에서, 또는 선택적으로 실질적으로 다른 온도에서 일어날 수 있다. 당업자가 판단하기로는 분명히 약간의 온도 변동이 일어날 수 있지만, 제1 화학 물질 또는 전구체 화학 흡착의 온도에서 일어날 수 있는 것과 통계적으로 동일한 반응율을 제공함으로써 여전히 실질적으로 동일한 온도로 간주될 수 있다. 또는 그 대신에 화학 흡착과 그 다음의 반응이 거의 동일한 온도에 일어날 수 있다.
통상적인 기상 증착 프로세스에 있어서는 증착실 내부 압력은 적어도 10-8 torr(1.3x10-6 파스칼("Pa"), 특정 실시예에서는 적어도 10-7 torr(1.3x10-5 Pa), 다른 특정 실시예에서는 적어도 10-6 torr(1.3x10-4 Pa)일 수 있다. 더욱이 증착 압력은 통상적으로는 10 torr(1.3x103 Pa) 이하, 특정 실시예에서는 5 torr(6.7x102 Pa) 이하, 다른 특정 실시예에서는 2 torr(2.7x102 Pa) 이하이다. 통상적으로 증착실은 각 사이클 동안 증발된 전구체 조성물(들)이 증착실 내로 도입되고 및/또는 반응한 후에 불활성 운반 기체로 퍼지된다. 불활성 운반 기체/기체들도 각 사이클 중에 증발된 전구체 조성물(들)과 함께 도입될 수 있다.
전구체 조성물의 반응성은 ALD에서의 프로세스 파라미터에 상당히 영향을 미칠 수 있다. 통상적인 CVD 프로세스 조건 하에서는 고반응성 화학 물질(예컨대 고반응성 전구체 조성물)이 기체 상태에서 반응하여, 미립자를 생성하고, 원치 않는 표면에 때 이르게 증착되고, 부적절한 박막 및/또는 부적절한 스텝 커버리지를 생 성하거나 불균일한 증착을 낳게 될 수 있다. 적어도 그와 같은 이유로, 고반응성 화학 물질은 CVD에 적합하지 않은 것으로 생각될 수도 있다. 그러나 CVD에 적합하지 않는 어떤 화학 물질은 ALD를 위한 전구체 조성물에 있어서는 우수하다. 예컨대 제1 화학 물질이 제2 화학 물질과 반응하는 기체 상태인 경우에 그와 같은 화학 물질 조합은 CVD에는 적합하지 않을 수 있지만 ALD에서는 사용될 수 있다. CVD 정황에서는 당업자에게 알려진 바와 같이 접착 계수와 표면 이동도에 대한 관심도 있을 수 있지만, 기체 상태와 잘 반응하는 화학 물질을 사용하는 경우에는 ALD 정황에서는 그와 같은 관심은 거의 없을 것이다.
니오브 질화물(예컨대 NbN) 표면의 적어도 일부에 인접한 탄탈 산화물층은 결정으로 조직(예컨대 c-축 조직)을 가질 수 있다. 예컨대 탄탈 산화물층은 육방 밀집 구조를 갖는 니오브 질화물 표면에 인접하여 또는 이 표면 위에 바로 증착되어 증착시에 및/또는 어닐링 후에 결정 탄탈 산화물층을 구성할 수 있다. 특정 실시예에서 탄탈 산화물층은 육방 구조(예컨대 사방-육방 상)를 갖는다. 특정 실시예에서 탄탈 산화물층은 유전율이 적어도 50이다.
기판에 인접하여 탄탈 산화물을 형성한 후에는 어닐링 프로세스가 환원성 불활성 플라즈마 또는 산화 분위기에서 증착실 내의 그 탄탈 산화물 형성 위치에서 선택적으로 실시될 수 있다. 통상적으로 어닐링 온도는 적어도 400℃, 일부 실시예에서는 적어도 500℃, 다른 일부 실시예에서는 적어도 600℃일 수 있다. 어닐링 온도는 통상적으로 1000℃ 이하, 일부 실시예서는 750℃ 이하, 다른 일부 실시예에서는 700℃ 이하이다.
어닐링 작업은 통상적으로 적어도 0.5분의 기간, 특정 실시예에서는 적어도 1분의 기간 동안 실시된다. 그 외에도 어닐링 작업은 통상적으로 60분 이하의 기간, 특정 실시예에서는 10분 이하의 기간 동안 실시된다. 특정 실시예에서 어닐링은 500℃ 내지 600℃의 온도에서 30초 내지 3분의 기간 동안에서의 급속 열처리법을 포함한다. 다른 특정 실시예에서 어닐링은 500℃ 내지 600℃의 온도에서 15분 내지 2시간의 기간 동안에서의 노(furnace)내 열처리를 포함한다.
당업자라면 그와 같은 온도와 기간은 바뀔 수 있음을 잘 알 것이다. 예컨대 로내 열처리와 급속 열처리가 이용될 수 있으며, 더욱이 그와 같은 어닐링은 하나 또는 그 이상의 어닐링 단계에서 실시될 수 있다.
전술한 바와 같이, 본 발명의 박막 형성 화합물과 방법을 이용하는 것은 반도체 구조에서 여러 가지 박막 응용, 특히 고유전율 재료를 이용하는 응용에서 유리하다. 예컨대 그와 같은 응용은 평면 셀, 트렌치 셀(예컨대 이중 측벽 트렌치 커패시터), 적층형 셀(예컨대 크라운, V-셀, 델타 셀, 다지형(multi-fingered) 또는 원통형 컨테이너 적층 커패시터)과 같은 게이트 유전체와 커패시터는 물론 전계 효과 트랜지스터 장치를 포함한다.
도 2는 커패시터 구조의 일례에서 사용되는 본 발명의 금속 함유층의 ALD 형성의 일례를 보여준다. 도 2를 참조로 설명하면, 커패시터 구조(200)는 내부에 도전성 확산 영역(215)이 형성되어 있는 기판(210)을 포함한다. 기판(210)은 예컨대 실리콘을 포함할 수 있다. 기판(210) 위에는 BPSG와 같은 절연재(260)가 구비되며, 이 절연재 내부에는 확산 영역(215)으로 이어지는 접촉 개구부(280)가 구비되 어 있다. 이 접촉 개구부(280)는 도전재(290)로 채워지며, 이 도전재는 예컨대 텅스텐 또는 도전성 도핑된 폴리실리콘을 포함할 수 있다. 커패시터 구조(200)는 제1 커패시터 니오브 질화물 전극(하부 전극)(220), 전술한 방법에 따라 형성될 수 있는 탄탈 산화물 유전체층(240), 및 제2 커패시터 전극(상부 전극)(250)을 포함한다.
도 2는 예시적인 구조를 보여주는 것으로, 전술한 방법은 임의의 기판, 예컨대 반도체 구조에 인접하여 재료를 형성하는데 유용할 수 있으며, 그와 같은 응용은 평면 셀, 트렌치 셀(예컨대 이중 측벽 트렌치 커패시터), 적층형 셀(예컨대 크라운, V-셀, 델타 셀, 다지형 또는 원통형 컨테이너 적층 커패시터)과 같은 커패시터는 물론 전계 효과 트랜지스터 장치(이에 한정되지 않음)를 포함함을 알아야 한다.
더욱이 탄탈 산화물 유전체층(240) 위에는 확산 장벽 재료가 선택적으로 형성될 수 있으며, 이 확산 장벽 재료는 예컨대 TiN, TaN, 금속 실리사이드 또는 금속 실리사이드 질화물을 포함할 수 있다. 이 확산 장벽 재료를 별개의 재료로서 기술하지만, 이 확산 장벽 재료는 도전재를 포함할 수 있음을 알아야 하며, 따라서 그와 같은 실시예에서는 커패시터 전극의 적어도 일부를 포함하는 것으로 이해되어야 한다. 확산 장벽 재료를 포함하는 특정 실시예에서는 커패시터 전극 전체가 도전성 장벽 재료를 포함할 수 있다.
본 명세서에서 인용된 특허, 특허 문서 및 공개의 완전한 내용은 각각이 개별적으로 포함되는 것처럼 그 전체가 인용으로 포함된다. 본 발명의 범위와 본질 로부터 벗어남이 없이 본 명세서에서 설명된 실시예를 여러 가지로 변형 및 변경하는 것은 당업자에게 자명할 것이다. 본 발명은 본 명세서에 기재된 예시적인 실시예나 예에 의해 한정되는 것이 아니며, 그와 같은 예와 실시예는 단지 예시적으로 제시된 것이며, 본 발명의 범위는 하기의 청구범위에 의해서만 한정된다. 본 명세서에서 사용된 용어 "이루어진다"는 "포함한다"나 "함유한다"와 동의어로서, 포괄적이며, 제한이 없는 것이며, 열거되지 않은 추가적인 요소나 방법 단계를 배제하는 것은 아니다.

Claims (35)

  1. 니오브 질화물을 포함하는 전극; 및
    상기 전극의 적어도 일부에 인접한 탄탈 산화물층
    을 포함하는 구조물.
  2. 제1항에 있어서,
    상기 전극은 니오브 질화물 표면을 포함하는 구조물.
  3. 제1항에 있어서,
    상기 전극은 상기 전극의 적어도 일부에 인접한 니오브 산화물을 갖는 표면을 포함하는 구조물.
  4. 제3항에 있어서,
    상기 니오브 산화물의 적어도 일부는 완전히 결정이거나 비결정인 구조물.
  5. 제1항에 있어서,
    상기 니오브 질화물은 육방 밀집 구조를 갖는 결정인 구조물.
  6. 제5항에 있어서,
    상기 탄탈 산화물층의 적어도 일부는 결정인 구조물.
  7. 니오브 질화물을 포함하는 제1 전극,
    상기 제1 전극의 적어도 일부에 인접한 탄탈 산화물층, 및
    상기 탄탈 산화물층의 적어도 일부에 인접한 제2 전극
    을 포함하는 커패시터.
  8. 제7항에 있어서,
    상기 제2 전극은 니오브 질화물 및 루테늄으로 구성되는 그룹의 적어도 하나의 멤버를 포함하는 커패시터.
  9. 제7항에 있어서,
    상기 니오브 질화물은 육방 밀집 구조를 갖는 결정인 커패시터.
  10. 반도체 기판 또는 기판 조립체,
    상기 반도체 기판 또는 기판 조립체의 적어도 일부에 인접한 니오브 질화물,
    상기 니오브 질화물의 적어도 일부에 인접한 탄탈 산화물층, 및
    상기 탄탈 산화물층의 적어도 일부에 인접한 전극
    을 포함하는 반도체 장치.
  11. 제10항에 있어서,
    상기 전극은 니오브 질화물 및 루테늄으로 구성되는 그룹의 적어도 하나의 멤버를 포함하는 반도체 장치.
  12. 층을 형성하는 방법으로서,
    결정 니오브 질화물 상에 그리고 접촉하게 탄탈 산화물로 구성된 층을 퇴적하는 단계 - 상기 탄탈 산화물 층은 퇴적될 때 적어도 부분적으로 결정임 -
    를 포함하는 방법.
  13. 층을 형성하는 방법으로서,
    결정 니오브 질화물을 포함하고 가장 바깥 표면 상에 형성된 니오브 산화물을 갖는 전극을 제공하는 단계, 및
    상기 전극의 상기 가장 바깥 표면의 상기 니오브 산화물 상에 그리고 접촉하게 탄탈 산화물로 구성된 층을 퇴적하는 단계
    를 포함하는 방법.
  14. 제13항에 있어서,
    상기 니오브 산화물의 적어도 일부는 결정인 방법.
  15. 제13항에 있어서,
    상기 탄탈 산화물층은 퇴적될 때 결정 탄탈 산화물을 포함하고,
    상기 니오브 산화물은 상기 탄탈 산화물의 결정화 온도를 낮추는 방법.
  16. 커패시터를 제조하는 방법으로서,
    결정 니오브 질화물로 구성된 제1 전극 상에 그리고 접촉하게 탄탈 산화물로 구성된 층을 형성하는 단계 - 상기 탄탈 산화물층은 퇴적될 때 적어도 부분적으로 결정임 -, 및
    상기 탄탈 산화물층의 결정 부분 상에 그리고 접촉하게 제2 전극을 형성하는 단계
    를 포함하는 방법.
  17. 반도체 장치를 제조하는 방법으로서,
    반도체 기판 또는 기판 조립체의 적어도 일부에 인접한 결정 니오브 질화물을 형성하는 단계,
    상기 결정 니오브 질화물의 가장 바깥 표면 상에 결정 니오브 산화물을 형성하는 단계,
    상기 가장 바깥 표면의 상기 니오브 산화물 상에 그리고 접촉하게 탄탈 산화물로 구성된 층을 형성하는 단계 - 상기 니오브 산화물은 상기 탄탈 산화물의 결정화 온도를 낮추고 상기 탄탈 산화물층은 퇴적될 때 적어도 부분적으로 결정임 -, 및
    상기 탄탈 산화물층의 결정 부분 상에 그리고 접촉하게 전극을 형성하는 단계
    를 포함하는 방법.
  18. 제17항에 있어서,
    상기 반도체 장치를 어닐링하는 단계를 더 포함하는 방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020097022822A 2007-05-02 2008-04-29 니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법 KR101234970B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/743,246 US20080272421A1 (en) 2007-05-02 2007-05-02 Methods, constructions, and devices including tantalum oxide layers
US11/743,246 2007-05-02
PCT/US2008/061853 WO2008137401A1 (en) 2007-05-02 2008-04-29 Constructions and devices including tantalum oxide layers on niobium nitride and methods for producing the same

Publications (2)

Publication Number Publication Date
KR20100016114A KR20100016114A (ko) 2010-02-12
KR101234970B1 true KR101234970B1 (ko) 2013-02-20

Family

ID=39683541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022822A KR101234970B1 (ko) 2007-05-02 2008-04-29 니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법

Country Status (7)

Country Link
US (1) US20080272421A1 (ko)
JP (1) JP5392250B2 (ko)
KR (1) KR101234970B1 (ko)
CN (1) CN101675489A (ko)
SG (2) SG10201600720TA (ko)
TW (1) TWI411096B (ko)
WO (1) WO2008137401A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482037B2 (en) * 2004-08-20 2009-01-27 Micron Technology, Inc. Methods for forming niobium and/or vanadium containing layers using atomic layer deposition
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US9159551B2 (en) * 2009-07-02 2015-10-13 Micron Technology, Inc. Methods of forming capacitors
KR20110008398A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법
US8564094B2 (en) * 2009-09-09 2013-10-22 Micron Technology, Inc. Capacitors including at least two portions of a metal nitride material, methods of forming such structures, and semiconductor devices including such structures
KR20110044489A (ko) * 2009-10-23 2011-04-29 삼성전자주식회사 유전층을 포함하는 반도체 구조물, 이를 이용하는 커패시터 및 반도체 구조물의 형성 방법
KR101741506B1 (ko) 2010-10-19 2017-05-31 삼성전자 주식회사 금속 박막 형성 방법
WO2012054045A1 (en) 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Method of forming a nano-structure
US20170267520A1 (en) 2010-10-21 2017-09-21 Hewlett-Packard Development Company, L.P. Method of forming a micro-structure
US9359195B2 (en) * 2010-10-21 2016-06-07 Hewlett-Packard Development Company, L.P. Method of forming a nano-structure
US9611559B2 (en) 2010-10-21 2017-04-04 Hewlett-Packard Development Company, L.P. Nano-structure and method of making the same
WO2012054044A1 (en) * 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L. P. Method of forming a micro-structure
JP2013143424A (ja) * 2012-01-10 2013-07-22 Elpida Memory Inc 半導体装置及びその製造方法
USRE49869E1 (en) 2015-02-10 2024-03-12 iBeam Materials, Inc. Group-III nitride devices and systems on IBAD-textured substrates
KR102442621B1 (ko) 2015-11-30 2022-09-13 삼성전자주식회사 니오븀 화합물을 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법
US10388721B2 (en) * 2017-01-24 2019-08-20 International Business Machines Corporation Conformal capacitor structure formed by a single process
KR102449895B1 (ko) * 2018-05-18 2022-09-30 삼성전자주식회사 반도체 장치와 그 제조 방법
KR20200114865A (ko) 2019-03-29 2020-10-07 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
KR20200141809A (ko) 2019-06-11 2020-12-21 삼성전자주식회사 집적회로 장치 및 그 제조 방법
KR20210053378A (ko) * 2019-11-01 2021-05-12 삼성전자주식회사 반도체 메모리 소자 및 그의 제조방법
JP2023504743A (ja) * 2019-12-09 2023-02-06 インテグリス・インコーポレーテッド 複数の障壁材料から作製される拡散障壁、並びに関連する物品及び方法
CN111534808A (zh) * 2020-05-19 2020-08-14 合肥安德科铭半导体科技有限公司 一种含Ta薄膜的原子层沉积方法及其产物
KR20220014997A (ko) 2020-07-30 2022-02-08 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0095384A2 (en) * 1982-05-26 1983-11-30 Konica Corporation Vacuum deposition apparatus
WO2000036617A1 (fr) 1998-12-15 2000-06-22 Showa Denko Kabushiki Kaisha Condensateur au niobium et procede de fabrication correspondant

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4333808A (en) * 1979-10-30 1982-06-08 International Business Machines Corporation Method for manufacture of ultra-thin film capacitor
US5256244A (en) * 1992-02-10 1993-10-26 General Electric Company Production of diffuse reflective coatings by atomic layer epitaxy
JP2918835B2 (ja) * 1996-02-14 1999-07-12 株式会社日立製作所 半導体装置の製造方法
KR100269314B1 (ko) * 1997-02-17 2000-10-16 윤종용 플라즈마처리를이용한반도체장치의커패시터제조방법
JP3254163B2 (ja) * 1997-02-28 2002-02-04 昭和電工株式会社 コンデンサ
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6780758B1 (en) * 1998-09-03 2004-08-24 Micron Technology, Inc. Method of establishing electrical contact between a semiconductor substrate and a semiconductor device
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
AU2571200A (en) * 1999-02-16 2000-09-04 Showa Denko Kabushiki Kaisha Niobium powder, niobium sintered body, capacitor comprised of the sintered body,and method for manufacturing the capacitor
JP2000357783A (ja) * 1999-04-13 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
US7022623B2 (en) * 1999-04-22 2006-04-04 Micron Technology, Inc. Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
US6136704A (en) * 1999-05-26 2000-10-24 Ut-Battelle, Llc Method for forming porous platinum films
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR100335775B1 (ko) * 1999-06-25 2002-05-09 박종섭 반도체 소자의 캐패시터 제조 방법
KR100321178B1 (ko) * 1999-12-30 2002-03-18 박종섭 TaON박막을 갖는 커패시터 제조방법
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 TaON박막을 갖는 커패시터 제조방법
US6429127B1 (en) * 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
US6573150B1 (en) * 2000-10-10 2003-06-03 Applied Materials, Inc. Integration of CVD tantalum oxide with titanium nitride and tantalum nitride to form MIM capacitors
US6617248B1 (en) * 2000-11-10 2003-09-09 Micron Technology, Inc. Method for forming a ruthenium metal layer
KR100387264B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100455375B1 (ko) * 2001-09-17 2004-11-12 삼성전자주식회사 열처리량을 조절하는 반도체 메모리 소자의 커패시터 제조 방법
KR100408725B1 (ko) * 2001-12-10 2003-12-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US6770561B2 (en) * 2001-12-19 2004-08-03 Hynix Semiconductor Inc. Method for depositing metal film through chemical vapor deposition process
FR2834387B1 (fr) * 2001-12-31 2004-02-27 Memscap Composant electronique incorporant un circuit integre et un micro-condensateur
JP4012411B2 (ja) * 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US20060014384A1 (en) * 2002-06-05 2006-01-19 Jong-Cheol Lee Method of forming a layer and forming a capacitor of a semiconductor device having the same layer
US6853535B2 (en) * 2002-07-03 2005-02-08 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US6794284B2 (en) * 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US7030042B2 (en) * 2002-08-28 2006-04-18 Micron Technology, Inc. Systems and methods for forming tantalum oxide layers and tantalum precursor compounds
US6967159B2 (en) * 2002-08-28 2005-11-22 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using organic amines
US6861355B2 (en) * 2002-08-29 2005-03-01 Micron Technology, Inc. Metal plating using seed film
US20040087081A1 (en) * 2002-11-01 2004-05-06 Aitchison Bradley J. Capacitor fabrication methods and capacitor structures including niobium oxide
US6855594B1 (en) * 2003-08-06 2005-02-15 Micron Technology, Inc. Methods of forming capacitors
KR100818267B1 (ko) * 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
KR100519777B1 (ko) * 2003-12-15 2005-10-07 삼성전자주식회사 반도체 소자의 캐패시터 및 그 제조 방법
KR100552704B1 (ko) * 2003-12-17 2006-02-20 삼성전자주식회사 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법
KR100519800B1 (ko) * 2004-01-13 2005-10-10 삼성전자주식회사 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
KR100568516B1 (ko) * 2004-02-24 2006-04-07 삼성전자주식회사 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법
US20050227003A1 (en) * 2004-04-08 2005-10-13 Carlson Chris M Methods of forming material over substrates
US7115929B2 (en) * 2004-04-08 2006-10-03 Micron Technology, Inc. Semiconductor constructions comprising aluminum oxide and metal oxide dielectric materials
JP2005314713A (ja) * 2004-04-27 2005-11-10 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude ルテニウム膜またはルテニウム酸化物膜の製造方法
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7482037B2 (en) * 2004-08-20 2009-01-27 Micron Technology, Inc. Methods for forming niobium and/or vanadium containing layers using atomic layer deposition
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
KR100634532B1 (ko) * 2005-01-19 2006-10-13 삼성전자주식회사 Ti 전구체, 이의 제조 방법, 상기 Ti 전구체를 이용한Ti-함유 박막의 제조 방법 및 상기 Ti-함유 박막
US20060234502A1 (en) * 2005-04-13 2006-10-19 Vishwanath Bhat Method of forming titanium nitride layers
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US8110469B2 (en) * 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
JP5023461B2 (ja) * 2005-09-27 2012-09-12 富士ゼロックス株式会社 圧電素子、液滴吐出ヘッド、液滴吐出装置、圧電素子の製造方法
US7544964B2 (en) * 2005-12-01 2009-06-09 National Institute Of Information And Communications Technology, Incorporated Administrative Agency Method for fabricating thin layer device
US7601430B2 (en) * 2006-01-31 2009-10-13 Los Alamos National Security, Llc Biaxially oriented film on flexible polymeric substrate
US7557013B2 (en) * 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7635623B2 (en) * 2006-07-17 2009-12-22 Micron Technology, Inc. Methods of forming capacitors
US20080247215A1 (en) * 2007-04-03 2008-10-09 Klaus Ufert Resistive switching element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0095384A2 (en) * 1982-05-26 1983-11-30 Konica Corporation Vacuum deposition apparatus
WO2000036617A1 (fr) 1998-12-15 2000-06-22 Showa Denko Kabushiki Kaisha Condensateur au niobium et procede de fabrication correspondant

Also Published As

Publication number Publication date
JP5392250B2 (ja) 2014-01-22
US20080272421A1 (en) 2008-11-06
SG10201600720TA (en) 2016-02-26
KR20100016114A (ko) 2010-02-12
JP2010526443A (ja) 2010-07-29
TWI411096B (zh) 2013-10-01
CN101675489A (zh) 2010-03-17
SG183679A1 (en) 2012-09-27
WO2008137401A1 (en) 2008-11-13
TW200905861A (en) 2009-02-01

Similar Documents

Publication Publication Date Title
KR101234970B1 (ko) 니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법
KR101179774B1 (ko) 기판 상에 금속 함유층을 형성하기 위한 기상 증착법
JP5003978B2 (ja) アルカリ土類金属β‐ジケチミナート前駆体を用いた原子層堆積
KR101003214B1 (ko) 알코올을 이용하여 금속 산화물을 형성하는 시스템 및 방법
US7837797B2 (en) Systems and methods for forming niobium and/or vanadium containing layers using atomic layer deposition
US7521356B2 (en) Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds
US8673390B2 (en) Methods of making crystalline tantalum pentoxide
TWI420006B (zh) 結晶取向之五氧化二鉭及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8