CN1610120A - 电容器及其制造方法和包括电容器的存储器件 - Google Patents

电容器及其制造方法和包括电容器的存储器件 Download PDF

Info

Publication number
CN1610120A
CN1610120A CNA2004100959626A CN200410095962A CN1610120A CN 1610120 A CN1610120 A CN 1610120A CN A2004100959626 A CNA2004100959626 A CN A2004100959626A CN 200410095962 A CN200410095962 A CN 200410095962A CN 1610120 A CN1610120 A CN 1610120A
Authority
CN
China
Prior art keywords
film
oxide
capacitor
electrode
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100959626A
Other languages
English (en)
Inventor
李正贤
徐范锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1610120A publication Critical patent/CN1610120A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体器件的电容器和制造该电容器的方法以及包括该电容器的存储器件。电容器包括下电极、介质薄膜和上电极。第一反应阻挡膜还形成于下电极和介质薄膜之间。介质薄膜为包括镧系元素的氧化膜(LaO)，而第二反应阻挡膜还可以形成于上电极和介质薄膜之间。在淀积包括镧系元素的氧化膜的工艺中，通过使蒸汽流动并接着使臭氧流过氧化膜来去除杂质。为了控制下电极和介质薄膜之间的反应，第一反应阻挡膜为铪膜或铝膜，其铪膜和铝膜包括半径比氧化镧膜(La2O3)的阳离子半径小的阳离子。

Description

电容器及其制造方法和包括电容器的存储器件
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种电容器、制造该电容器的方法和包括该电容器的存储器件。
背景技术
氧化镧(La2O3)可以用作半导体器件的电容器中的介电薄膜。
当氧化镧膜淀积在氧化硅上时，作为在氧化镧膜和硅层的硅之间的反应的结果，在电容器中形成了硅酸盐。硅酸盐的形成导致电容器的特性降低。
随着半导体器件的集成密度增加，需要在窄区域中形成具有较大电容的电容器。电容器的电容与电极的表面积成比例。为此，可以通过在三维空间中形成电极来增加电容器的电容。
即使电容器的电极具有复杂的结构，也希望介电薄膜的厚度和成份是均匀的。
然而，由于CVD方法的工艺特性，所以常规的淀积方法例如化学汽相淀积(CVD)方法不适合于在具有复杂结构的电极上形成具有均匀的厚度和成份的介质薄膜。
已经引入了用于在复杂结构的较低结构上形成薄膜的原子层淀积(ALD)方法，其中具有所希望成份的薄膜可以淀积在复杂结构的深区域中。该方法在某种程度上提供了薄膜厚度和成份的均匀性。
为此，可以使用ALD方法用于在具有复杂结构的电容器电极上形成具有均匀厚度和成份的介质薄膜。
氧化镧膜也可以使用ALD方法形成。然而，因为镧系元素是吸湿的，所以当氧化镧暴露到空气时，由于吸收水蒸汽(H2O)可能存在氧化镧膜的特性改变。
也就是说，当在镧前体(precursor)层的淀积后使用ALD方法形成氧化镧膜时，在氧化处理期间使用水蒸气(H2O)镧前体层会吸收大量的水蒸汽。在该情况下，电特性例如氧化镧膜防止漏电流的能力会退化。
图1是说明当使用水蒸汽作为氧化气体利用ALD方法形成少数氧化膜例如氧化镧膜时漏电流密度增加的图。参考符号B1表示形成厚度为40的氧化铝膜的漏电流密度，而B2表示形成厚度为45的氧化铪膜的漏电流密度。参考符号B3、B4和B5分别表示前体La(tmhd)3、La(N(Si(Me)3)2)3和La(iPrCp)3的漏电流。
发明内容
本发明提供一种电容器，其防止介质薄膜和下电极之间不需要的反应，以及通过防止介质薄膜吸收大量的水蒸汽来防止由原子层淀积(ALD)形成的介质薄膜的电特性退化，其中在下电极上形成介质薄膜。
本发明还提供一种制造该电容器的方法。
本发明还提供一种包括该电容器的半导体存储器件。
根据本发明的一个方面，提供一种半导体器件的电容器，包括下电极、介质薄膜和上电极，具有形成于下电极和介质薄膜之间的第一反应阻挡膜。
介质薄膜为包括镧系元素的氧化膜。
第二反应阻挡膜还可以形成于上电极和介质薄膜之间。
第一和第二反应阻挡膜每个都为氧化铪膜或氧化铝膜，其中氧化铪膜和氧化铝膜包括比氧化镧膜(La2O3)的阳离子半径小的阳离子。
根据本发明的另一方面，提供一种形成电容器的方法，包括：形成下电极，在下电极上形成第一反应阻挡膜，形成包括第一反应阻挡膜上的金属元素的前体层，通过氧化前体层的金属元素形成包括金属元素的氧化膜，干燥该氧化膜，以及在干燥的氧化膜上形成上电极。
下电极为掺杂导电掺杂剂的硅电极，而上电极为氮化钛膜。
第二反应阻挡膜还可以形成于干燥的氧化膜和上电极之间，且下电极和上电极可以是掺杂导电掺杂剂的硅电极或氮化钛膜。
在形成前体层之后、在形成氧化膜之后和在干燥氧化膜之后可以进行排空工艺。
形成氧化膜可以包括使水蒸汽流过前体层以首先氧化前体层。
形成氧化膜还可以包括将臭氧供给第一次氧化的前体层之上以第二次氧化第一次氧化了的前体层。
可以重复第一次和第二次的氧化工艺。
通过使臭氧流过氧化膜来干燥氧化膜。
第一和第二反应阻挡膜可以是氧化铪膜或氧化铝膜，其中氧化铪膜和氧化铝膜包括比介质薄膜的阳离子半径小的阳离子。
根据本发明的再一方面，提供一种具有连接晶体管的电容器的半导体存储器件，其中该电容器包括下电极、介质薄膜、上电极和介于下电极和介质薄膜之间的第一反应阻挡膜。
由于，根据本发明的电容器防止用作介质薄膜的氧化镧膜和下电极之间不需要的反应，并防止在形成氧化膜时在氧化镧中引入大量蒸汽，因此防止了氧化镧也就是电容器的电特性退化，由此增加了包括该电容器的半导体存储器件的可靠性。
附图说明
通过参考附图详细地描述示范性实施例，本发明的上述以及其它特征和优点将变得更显而易见，其中：
图1是说明漏电流密度与对于几种类型介质薄膜的常规电容器的介质薄膜厚度关系的图；
图2是根据本发明示范性实施例的电容器的剖面图；
图3是说明图2中描述的电容器的漏电流密度与施加到电容器的电压关系的图；
图4是用于描述制造图2中描述的电容器各个操作的方块图；
图5是用于描述制造图4中描述的电容器的第二个操作的方块图；以及
图6是具有图2中描述的电容器的半导体器件的剖面图。
具体实施方式
参考附图，现在将更充分地描述本发明，其中示出了本发明的示范性实施例。然而，本发明可以具体化为许多不同的形式，且不应当解释成限定为这里提出的实施例。相反，提供这些实施例以便本公开对于本领域技术人员来说将是透彻和完整的并充分地传达本发明的思想。在图中，为了清楚起见，夸大了层和区域的厚度。
现在将描述根据本发明的示范性实施例的电容器。
图2是根据本发明的示范性实施例的电容器的剖面图。
参考图2，电容器包括下电极40、介质薄膜DL和上电极46。下电极40为掺杂导电掺杂剂的硅电极且可以形成为氮化钛(TiN)。介质薄膜DL包括第一介质薄膜42和第二介质薄膜44。第一介质薄膜42防止下电极40和第二介质薄膜44之间不需要的反应，即防止硅酸盐形成。第一介质薄膜42优选由包括半径比第二介质薄膜44中的阳离子小的阳离子的介质薄膜形成，例如氧化铪膜(HfO2)或氧化铝膜(Al2O3)。第一介质薄膜42的厚度可以约为2nm，但优选比第二介质薄膜44薄。第二介质薄膜44优选由包括镧系元素的氧化膜形成，例如氧化镧(LaO)。第二介质薄膜44的厚度优选为2至10nm，但可以比该厚度厚或薄。上电极46优选为氮化钛(TiN)电极，但也可以是掺杂导电掺杂剂的硅电极。然而，在后面的情况中，防止上电极46和第二介质薄膜44之间的硅酸盐反应的反应阻挡膜也可以形成于其间。上电极46和下电极40可以由相同的材料形成。
图3是说明漏电流密度与施加到根据本发明示范性实施例的电容器的电压之间关系的图。在图3中，当垂直地放置具有图2中描述的电容器的晶片时，曲线T、B和C分别表示在晶片的上部、下部和中间部分中形成电容器的漏电流密度。
参考曲线T、B和C，形成在晶片的上部、下部和中部的电容器在它们的漏电流密度方面显示出微小的差别，且漏电流密度在驱动电压内低于1×10-7A/cm2。
从曲线T、B和C，也可以看出：形成于晶片所有区域上的电容器的漏电流特性也好于如在晶片的上部、下部和中间部分上形成的电容器的漏电流特性。
现在将描述根据本发明的示范性实施例制造图2中描述的电容器的方法。
参考图4，制造电容器的方法包括第一至第三操作60、62和64。
在第一操作60中，第一氧化膜形成于下电极上。下电极优选为掺杂导电掺杂剂的硅电极，但下电极也可以为例如氮化钛电极的另一导电电极。第一氧化膜部分地用作电容器的介质薄膜，但主要用作防止将在以后形成的第二氧化膜和下电极之间不需要的反应的反应阻挡膜。为此，希望形成介质薄膜而没有会与包含于下电极中的成份即硅反应的成份。第一氧化膜的厚度优选形成约为2nm，其比第二氧化膜薄，但也可以比2nm厚或薄。由于第一氧化膜形成为几纳米厚，所以更好的是使用其中可以控制厚度和成份的ALD方法形成第一氧化膜，代替广泛使用的薄膜淀积方法例如常规CVD方法。第一氧化膜可以用单层膜形成，但也可以用双层膜形成。第一氧化膜可以由氧化铪膜和/或氧化铝膜形成。
在第二操作中，第二氧化膜形成于第一氧化膜上。第二氧化膜与第二介质薄膜44执行相同的功能。为此，更好的是第二氧化膜是包括半径比第一氧化膜中的阳离子大的阳离子的氧化膜。希望第二氧化膜是由包括镧系元素的氧化膜例如氧化镧膜(LaO)形成。优选，如同第一氧化膜，第二氧化膜形成几纳米厚。然而，第二氧化膜形成与第一氧化膜同样的厚度或比第一氧化膜厚。由于第二氧化膜也形成为几纳米厚，所以优选通过与常规薄膜淀积方法相对的ALD方法形成。后面将描述利用ALD方法形成第二氧化膜。
在第三操作64中，上电极形成于第二氧化膜上。上电极为氮化钛电极或可以为掺杂导电掺杂剂的硅电极。
参考图5，第二操作62还可以分成三个子操作62a、62b和62c。使用ALD方法在子操作62a、62b和62c中进行形成第二氧化膜的详细方法。第二氧化膜为氧化镧膜(La2O3)。
更具体地，在第一子操作62a中，将包括第二氧化膜的金属成份(La)的前体例如La(tmhd)3、La(N(Si(Me)3)2)3或La(iPrCp)3淀积在第一氧化膜上。然后，通过进行第一排空工艺(exhaust process)形成前体层，并从反应室去除残留的前体。
在第二子操作62b中，使前体层氧化。更具体地，在第一排空工艺后，将氧化气体例如水蒸汽供给反应室。接着，通过氧化气体和前体层之间的替代反应即前体层的氧化，第二氧化膜即氧化镧膜形成在下电极上。然后通过进行第二排空工艺去除反应室中氧化气体的未反应部分。
在第三子操作62c中，从第二氧化膜去除杂质。更具体地，在进行第二排空工艺后，通过将臭氧供给反应室去除包含于第二氧化膜中的多余水蒸汽。接着，进行第三排空工艺以从反应室去除残留的臭氧。
从去除包含于第二氧化膜中的水蒸汽的观点看，将第三子操作62c当作干燥处理。
因为前体层可以通过供给的臭氧进一步氧化同时去除杂质，所以也将第三子操作62c当作第二氧化处理。
表1说明利用ALD方法根据用于在下电极上形成第二氧化膜的氧化处理，是否形成了第二氧化膜、水蒸汽是否残留在第二氧化膜中以及在第二氧化膜中的漏电流密度。
                              [表1]
氧化处理     O3   H2O   H2O--＞O3   O3--＞H2O
膜形成     否   是   是   否
水蒸汽(H2O)引入     -   是   否   -
漏电流密度(A/cm2)     -   10-1   10-7   -
参考表1，当使用臭氧作为氧化气体时或当供给臭氧之后将水蒸汽(H2O)供给反应室时，第二氧化膜没有形成于下电极上。
当使用水蒸汽(H2O)作为氧化气体时，第二氧化膜形成于下电极上。然而，水蒸汽(H2O)包含于形成的第二氧化膜中，且漏电流密度高达10-1A/cm2。
另一方面，根据制造依照本发明电容器的方法在供给水蒸汽(H2O)后当将臭氧供给反应室时，不仅在下电极上形成第二氧化膜而且水蒸汽(H2O)没有残留于形成的第二氧化膜中，且漏电流密度低至10-7A/cm2。
现在，将描述包括根据本发明的示范性实施例在图2中描述的电容器的半导体存储器件。
参考图6，该存储器件包括在衬底70中用导电掺杂剂掺杂的第一和第二掺杂区74和76。通过预定间隔隔开第一和第二掺杂区74和76。第一区域74为源区，而第二区域76为漏区。沟道区形成于衬底70上的两个区域74和76之间，且栅极叠层(gate stack)72设置于沟道区上。根据施加到栅极叠层72上的电压，栅极叠层72使沟道区导通或断开。栅极叠层72包括栅极绝缘膜(未示出)和栅极导电层(未示出)。衬底70、第一和第二区域74和76以及栅极叠层72构成MOSFET。第一内层绝缘层78覆盖栅极叠层72和部分衬底70，且露出第二区域76的第一接触孔80形成于第一内层绝缘层78中。第一接触孔80填充第一导电插塞82，例如掺杂导电掺杂剂的多晶硅。电容器C形成于第一导电插塞82和第一内层绝缘层78上，并覆盖第一导电插塞82的整个表面。电容器C优选与图2中描述的电容器C相同。为此，省略了详细的结构与性能的描述。下电极40和第一导电插塞82优选由相同的导电材料形成，但也可以由不同的导电材料形成。第二内层绝缘层84形成于电容器C和第一内层绝缘层78上并覆盖电容器C。露出第一区域74的第二接触孔86形成于第一内层绝缘层78和第二内层绝缘层84中。第二接触孔86填充有第二导电插塞88。第二导电插塞88优选由掺杂导电掺杂剂的多晶硅形成，但也可以由不同的导电材料形成。导电层90形成于第二导电插塞88和第二内层绝缘层84上并覆盖第二导电插塞88的整个表面。导电层90为位线并与栅极叠层72相交。导电层90和第二导电插塞88优选由相同的导电材料形成，但也可以由不同的导电材料形成。
由于迄今描述的存储器件配备有图2中描述的电容器C，所以存储在电容器C中的数据在正常状态可以保持长时间，由此增加了存储器件的可靠性。
根据本发明示范性实施例的电容器包括防止氧化膜以及包括硅的下和/或上电极之间不需要的反应的反应阻挡膜，其中氧化膜包括镧系元素并用作介质薄膜。因此，可以避免由于在氧化膜中的镧和硅之间发生反应而形成硅酸盐从而引起电容器的电退化。在利用ALD方法形成氧化膜的工艺中，在形成氧化膜后通过臭氧完全去除水蒸汽。也就是说，彻底干燥氧化膜。因此，避免了由于氧化膜中水蒸汽的引入引起电容器的电退化。包括根据本发明的电容器的存储器件可长时间存储数据而没有遗失，由此增加了存储器件的可靠性。
在根据本发明的电容器中，第一介质薄膜也可以为可以防止氧化膜和包括硅的上和/或下电极之间反应的非氧化膜。同样，上和下电极可以由不包括硅的材料形成，且介质薄膜可以由镧系氧化膜代替。
虽然参考本发明的示范性实施例已具体地示出和描述了本发明，但是本领域技术人员理解，在不脱离由以下权利要求所限定的本发明的精神和范围的条件下，可以进行形式和细节上的各种改变。

Claims (29)

1.一种半导体器件的电容器，包括：
下电极；
下电极上的介质薄膜；
介质薄膜上的上电极；和
第一反应阻挡膜，其防止下电极和介质薄膜之间的反应，介于下电极和介质薄膜之间。
2.如权利要求1的电容器，其中下电极为掺杂导电掺杂剂的硅电极。
3.如权利要求1的电容器，其中第一反应阻挡膜是包括半径比介质薄膜的阳离子半径小的阳离子的氧化铪膜和氧化铝膜中的一种。
4.如权利要求1-3之一的电容器，其中介质薄膜是包括镧系元素的氧化膜。
5.如权利要求4的电容器，其中包括镧系元素的氧化膜是La2O3膜。
6.如权利要求1的电容器，其中上电极为氮化钛膜。
7.如权利要求1的电容器，还包括在上电极和介质薄膜之间的第二反应阻挡膜，其中上电极为掺杂导电掺杂剂的硅电极。
8.如权利要求7的电容器，其中第二反应阻挡膜是包括半径比介质薄膜的阳离子半径小的阳离子的氧化铪膜和氧化铝膜中的一种。
9.一种形成电容器的方法，包括：
形成下电极；
在下电极上形成第一反应阻挡膜；
在第一反应阻挡膜上形成包括金属元素的前体层；
通过氧化该前体层，形成包括该金属元素的氧化膜；
干燥该氧化膜；以及
在干燥的氧化膜上形成上电极。
10.如权利要求9的方法，还包括，在形成上电极之前，在干燥的氧化膜上形成第二反应阻挡膜。
11.如权利要求9的方法，其中下电极是由掺杂导电掺杂剂的硅电极形成，而上电极是由氮化钛膜形成。
12.如权利要求10的方法，其中下电极和上电极均为掺杂导电掺杂剂的硅电极和氮化钛膜中之一。
13.如权利要求9的方法，其中下电极和上电极为氮化钛膜。
14.如权利要求9的方法，其中在形成前体层之后进行排空工艺。
15.如权利要求9的方法，其中在形成氧化膜之后进行排空工艺。
16.如权利要求9的方法，其中在干燥氧化膜之后进行排空工艺。
17.如权利要求9的方法，其中形成氧化膜包括使水蒸汽流过前体层以第一次氧化前体层。
18.如权利要求17的方法，其中形成氧化膜还包括将臭氧供给第一次氧化了的前体层之上以第二次氧化第一次氧化了的前体层。
19.如权利要求18的方法，其中在形成氧化膜中，重复第一次和第二次的氧化。
20.如权利要求9-19之一的方法，其中金属元素为镧系元素。
21.如权利要求9的方法，其中干燥氧化膜包括使臭氧流过氧化膜。
22.如权利要求9的方法，其中第一反应阻挡膜是包括半径比介质薄膜的阳离子半径小的阳离子的氧化铪膜和氧化铝膜中的一种。
23.如权利要求10的方法，其中第二反应阻挡膜是包括半径比介质薄膜的阳离子半径小的阳离子的氧化铪膜和氧化铝膜中的一种。
24.一种包括连接于晶体管的电容器的半导体存储器件，其中该电容器包括：
下电极；
下电极上的介质薄膜；
介质薄膜上的上电极；和
第一反应阻挡膜，其防止下电极和介质薄膜之间的反应，介于下电极和介质薄膜之间。
25.如权利要求24的半导体存储器件，其中下电极为掺杂导电掺杂剂的硅电极，而上电极为氮化钛电极。
26.如权利要求24的半导体存储器件，其中第一反应阻挡膜是包括半径比介质薄膜的阳离子半径小的阳离子的氧化铪膜和氧化铝膜中的一种。
27.如权利要求24的半导体存储器件，还包括在上电极和介质薄膜之间的第二反应阻挡膜。
28.如权利要求24-27之一的半导体存储器件，其中介质薄膜为包括镧系元素的氧化膜。
29.如权利要求27的半导体存储器件，其中第二反应阻挡膜是包括半径比介质薄膜的阳离子半径小的阳离子的氧化铪膜和氧化铝膜中的一种。
CNA2004100959626A 2003-08-18 2004-08-18 电容器及其制造方法和包括电容器的存储器件 Pending CN1610120A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030056857A KR101001741B1 (ko) 2003-08-18 2003-08-18 반도체 장치의 커패시터 및 그 제조 방법과 커패시터를구비하는 메모리 장치
KR56857/2003 2003-08-18

Publications (1)

Publication Number Publication Date
CN1610120A true CN1610120A (zh) 2005-04-27

Family

ID=34056926

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100959626A Pending CN1610120A (zh) 2003-08-18 2004-08-18 电容器及其制造方法和包括电容器的存储器件

Country Status (5)

Country Link
US (2) US20050082593A1 (zh)
EP (1) EP1508906A3 (zh)
JP (1) JP2005064523A (zh)
KR (1) KR101001741B1 (zh)
CN (1) CN1610120A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US7217615B1 (en) 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US7112503B1 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
US7105065B2 (en) 2002-04-25 2006-09-12 Micron Technology, Inc. Metal layer forming methods and capacitor electrode forming methods
US7440255B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
KR100590592B1 (ko) * 2004-08-20 2006-06-19 삼성전자주식회사 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법
KR100693890B1 (ko) * 2005-04-21 2007-03-12 삼성전자주식회사 반응 장벽막을 갖는 반도체 장치의 제조 방법
JP2007266474A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体記憶装置
US7611972B2 (en) * 2006-11-29 2009-11-03 Qimonda North America Corp. Semiconductor devices and methods of manufacture thereof
JP2008166360A (ja) * 2006-12-27 2008-07-17 Hitachi Ltd 半導体集積回路装置
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
US8605488B2 (en) 2009-06-12 2013-12-10 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
US8750024B2 (en) 2009-06-18 2014-06-10 Hewlett-Packard Development Company, L.P. Memcapacitor
US20110298089A1 (en) * 2010-06-03 2011-12-08 International Business Machines Corporation Trench capacitor and method of fabrication
KR101977271B1 (ko) * 2013-04-05 2019-05-10 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
DE112018006897T5 (de) * 2018-01-19 2020-10-22 Mitsubishi Electric Corporation Dünnschicht-Kondensator und Verfahren zu dessen Herstellung
KR102665567B1 (ko) 2018-04-12 2024-05-14 엘에스엠트론 주식회사 견인부하조절장치가 구비된 농작업차량

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351856B2 (ja) * 1992-04-20 2002-12-03 テキサス インスツルメンツ インコーポレイテツド 構造体およびコンデンサの製造方法
US6194751B1 (en) * 1994-11-15 2001-02-27 Radiant Technologies, Inc Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation
JPH0969509A (ja) * 1995-09-01 1997-03-11 Matsushita Electron Corp 半導体ウェーハの洗浄・エッチング・乾燥装置及びその使用方法
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
US5841186A (en) * 1997-08-19 1998-11-24 United Microelectronics Corp. Composite dielectric films
KR100293713B1 (ko) * 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
US6576053B1 (en) * 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
US6607950B2 (en) * 2000-03-30 2003-08-19 Interuniversitair Microelektronic Centrum (Imec) MIS transistors with a metal gate and high-k dielectric and method of forming
US6503314B1 (en) * 2000-08-28 2003-01-07 Sharp Laboratories Of America, Inc. MOCVD ferroelectric and dielectric thin films depositions using mixed solvents
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6794694B2 (en) * 2000-12-21 2004-09-21 Agere Systems Inc. Inter-wiring-layer capacitors
US6511873B2 (en) * 2001-06-15 2003-01-28 International Business Machines Corporation High-dielectric constant insulators for FEOL capacitors
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US6734477B2 (en) * 2001-08-08 2004-05-11 Agilent Technologies, Inc. Fabricating an embedded ferroelectric memory cell
US7087481B2 (en) * 2002-08-28 2006-08-08 Micron Technology, Inc. Systems and methods for forming metal oxides using metal compounds containing aminosilane ligands
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
KR100546324B1 (ko) * 2003-04-22 2006-01-26 삼성전자주식회사 Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
KR20050007496A (ko) * 2003-07-08 2005-01-19 삼성전자주식회사 원자층 적층 방식의 복합막 형성방법 및 이를 이용한반도체 소자의 커패시터 형성방법

Also Published As

Publication number Publication date
JP2005064523A (ja) 2005-03-10
KR20050019218A (ko) 2005-03-03
US20090126173A1 (en) 2009-05-21
US20050082593A1 (en) 2005-04-21
EP1508906A3 (en) 2006-12-06
EP1508906A2 (en) 2005-02-23
KR101001741B1 (ko) 2010-12-15

Similar Documents

Publication Publication Date Title
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1610120A (zh) 电容器及其制造方法和包括电容器的存储器件
CN1309052C (zh) 用于制造垂直dram中的钨/多晶硅字线结构的方法及由此制造的器件
JP4722501B2 (ja) 半導体素子の多層誘電体構造物、半導体及びその製造方法
CN1190851C (zh) 半导体器件及其制造方法
CN1170317C (zh) 半导体器件的电容器及其形成方法
CN1301549C (zh) 半导体集成电路器件的制造方法
US20090011608A1 (en) Manufacturing method of semiconductor device
CN1897255A (zh) 具有垂直沟道的半导体器件及其制造方法
CN1790675A (zh) 用于半导体器件的存储电容器及形成该存储电容器的方法
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1266771C (zh) 具有氧扩散阻挡层的电容器和制造该电容器的方法
CN1794456A (zh) 用于半导体元件的电容器及其制造方法
CN114078970B (zh) 半导体元件及其制备方法
CN1820352A (zh) 电容器结构及其形成方法
CN101068030A (zh) 半导体器件和制造半导体器件的方法
CN1728390A (zh) 单一晶体管动态随机存取记忆体记忆胞及其制造方法
CN1282255C (zh) 半导体器件及其制造方法
CN1881531A (zh) 处理半导体结构的方法以及使用其形成用于半导体器件的电容器的方法
CN1320653C (zh) 半导体集成电路器件
CN1122311C (zh) 具有金属硅化物薄膜的半导体器件及制造方法
CN1722384A (zh) 形成半导体器件的电容器的方法
CN1574365A (zh) 半导体器件及其制造方法
CN214313250U (zh) 一种电容结构以及半导体器件
JP2004158481A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication