CN1790675A - 用于半导体器件的存储电容器及形成该存储电容器的方法 - Google Patents

用于半导体器件的存储电容器及形成该存储电容器的方法 Download PDF

Info

Publication number
CN1790675A
CN1790675A CNA2005101181965A CN200510118196A CN1790675A CN 1790675 A CN1790675 A CN 1790675A CN A2005101181965 A CNA2005101181965 A CN A2005101181965A CN 200510118196 A CN200510118196 A CN 200510118196A CN 1790675 A CN1790675 A CN 1790675A
Authority
CN
China
Prior art keywords
layer
titanium
titanium nitride
nitride layer
oxynitrides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101181965A
Other languages
English (en)
Other versions
CN100524697C (zh
Inventor
金洛焕
曹永周
金晟泰
朴仁善
李铉德
李炫锡
郑正喜
金玄永
林炫锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1790675A publication Critical patent/CN1790675A/zh
Application granted granted Critical
Publication of CN100524697C publication Critical patent/CN100524697C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

用于形成存储电容器的方法包括：在半导体衬底上形成具有通过其的开口的层间绝缘层；在该开口内形成接触栓塞；在层间绝缘层和接触栓塞上形成模制氧化物层；选择性地去除部分模制氧化物层，以在接触栓塞之上形成凹槽；在该凹槽的下表面和侧面上形成钛层；在该钛层上形成氮化钛层；以及在该氮化钛层上形成氮氧化钛层。存储电容器包括：半导体衬底；层间绝缘层，位于半导体衬底上，具有形成在其上的接触栓塞；以及存储电极，位于接触栓塞上，包括位于硅化钛层、位于该硅化钛层上的氮化钛层以及位于该氮化钛层上的氮氧化钛层。

Description

用于半导体器件的存储电容器 及形成该存储电容器的方法
相关专利申请的交叉引用
本专利申请根据35U.S.C.§119要求2004年11月11日提交的第10-2004-0091718号韩国专利申请的优先权，在此引用该专利申请的内容供参考，如同在此做了全面说明。
技术领域
本发明涉及半导体器件，本发明更特别地涉及用于半导体存储器件的存储电容器以及形成该存储电容器的方法。
背景技术
诸如DRAM(动态随机存取存储器)单元的半导体存储器件的存储单元可以包括晶体管和存储电容器。在为了获得高集成度的DRAM，而按比例缩小存储单元的大小时，可以减小存储电容器占据的半导体衬底的面积。这样可以减小典型存储电容器，例如，具有二维平面结构的电容器的电容。
在存储电容器的电容被减小时，信/噪(S/N)比可能降低，而且因为阿尔法(α)粒子，产生软错误。因此，即使在高集成度的DRAM单元内，也应该使存储电容器的电容保持在可接受的水平。
为了增加存储电容器的电容，建议了各种方法，包括降低介质膜的厚度、利用大介电常数的材料形成介质膜以及/或者增大存储电容器的工作面积。
例如，为了增大存储电容器的工作面积，一种存储电容器设计从平面电容器结构发展为三维层叠式和/或者沟槽式电容器结构。对于层叠式电容器结构，为了增大存储电极的面积，开发了圆柱形电容器和/或者片式电容器结构。
在将高介电常数的介质材料，例如，Ta2O5、Al2O3和/或者HfO2用作存储电容器的介质膜时，介质与多晶硅电极之间的界面质量可能降低。特别是，介质与多晶硅电极之间的界面质量可能随着介电常数的升高而降低。此外，如果降低介质膜的厚度，则可能因为隧道效应而增加漏电流。为了控制该漏电流，可以在多晶硅电极与介质膜之间附加低介电常数的层，例如，氮氧化硅层(SiON)，但是这样可能导致总电容降低。因此，建议采用高功函(work function)的金属，例如，TiN、Pt等作电极，代替多晶硅电极。
例如，在Al2O3或者HfO2用作介质膜的电容器上，形成MIS(金属绝缘体硅)结构，在该结构上，多晶硅(多晶-硅)用作存储电极(即，下电极)，而金属层用作平板电极(即，上电极)。此外，继续努力对MIM(金属绝缘体金属)结构进行研究和开发，在该结构中，存储电极和板电极均包括金属层。
在高功函的TiN层用作存储电极时，该存储电极电连接到由诸如多晶硅的含硅材料形成的接触栓塞，电极与接触栓塞之间的欧姆接触电阻可能升高。因此，可以在接触栓塞与存储电极之间形成金属硅化物层，以减小它们之间的欧姆接触电阻。
金属硅化物层可以用作欧姆层，该欧姆层提供硅衬底与上部金属层之间，或者存储电极与形成在该硅衬底上的接触栓塞之间的界面。此外，金属硅化物层可以用作扩散阻挡层，以防止金属层与下面的半导体区之间，或者多金属系统中的两个金属层之间发生材料扩散。
例如，可以由TiSi2或者VIII组硅化物(例如，PtSi2、PdSi2、CoSi2、NiSi2等)形成金属硅化物层。特别是，在低于0.25μm级的情况下，TiSi2可以广泛用于半导体器件。
下面说明用于制造将TiSi2用作存储电极的电容器的已知方法。
图1A至1H是示出根据传统方法制造存储电容器的剖视图。
如图1A所示，在半导体衬底10和/或者在形成在该半导体衬底10的导电区11上，形成第一层间绝缘层12。选择性地去除部分该层间绝缘层12，以形成接触孔13，接触孔13使部分半导体衬底10和/或者部分导电区11露出。导电区11可以是半导体衬底10上的导电掺杂区，例如，它可以形成存储单元晶体管的源极/漏极。
如图1B所示，在包括接触孔13的半导体衬底表面上形成掺杂了导电杂质的多晶硅层。部分去除多晶硅，以使第一层间绝缘层12露出，从而在接触孔13内形成接触栓塞14。
参考图1C，在接触孔14和第一层间绝缘层12上顺序形成蚀刻阻挡层15、模制氧化物层16以及硬掩模层17。
参考图1D，在硬掩模层17上形成光致抗蚀剂图形(未示出)，然后，利用光刻法，对其进行构图。利用光致抗蚀剂图形作为蚀刻掩模，可以选择性地去除部分硬掩模层17。去除光致抗蚀剂图形，而且利用硬掩模层17作为蚀刻掩模，选择性地蚀刻部分模制氧化物层16和蚀刻阻挡层15，从而形成露出接触栓塞14的凹槽18。
如图1E所示，在凹槽18的侧面和下表面和模制氧化物层16的上部沉积钛层23和氮化钛层24，以形成存储电极19。在露出接触栓塞14的凹槽18的下表面上形成的部分钛层23可以与接触栓塞14内的硅发生反应，以形成硅化钛层23a。
如图1F所示，形成牺牲氧化物层26，以填充凹槽18。然后，去除硬掩模层17和部分牺牲氧化物层26。例如，利用化学机械抛光(CMP)或者回蚀(etch-back)方法，可以平面化该晶片，以使存储电极19的相邻节点分离。
参考图1G，例如，利用蚀刻溶液，去除形成在存储电极19的外围的牺牲氧化物层26和模制氧化物层16。用于去除牺牲氧化物层26和模制氧化物层16的蚀刻溶液可以包括HF和NH4F的混合缓冲溶液，例如，以约1∶6至1∶10的比例混合了HF∶NH4F的LAL溶液。由于该缓冲溶液含有诸如HF的强酸，所以在去除牺牲氧化物层26和模制氧化物层的过程中露出的存储电极19的部分钛层23可能被缓冲溶液去除。此外，在去除牺牲氧化物层26和模制氧化物层16的过程中，该缓冲溶液可能渗入氮化钛层24，这样可能导致破坏设置在氮化钛层24的下部的硅化钛层23a和/或者接触栓塞14。
参考图1H，在存储电极19上形成介质层20和平板电极21，从而形成存储电极30。可以形成第二层间绝缘层(未示出)，以遮盖存储电容器30。
形成存储电容器的某些传统方法可以采用MIM结构，在MIM结构中，由诸如钛和/或者氮化钛的金属形成存储电极19和/或者板电极21。在接触栓塞14与存储电极19之间可以形成金属硅化物层，这样可以降低接触栓塞14与存储电极19之间的欧姆电阻。
然而，形成存储电容器的传统方法存在某些缺点。例如，在某些传统方法中，在去除牺牲氧化物层26和模制氧化物层16时，缓冲溶液可能渗入氮化钛层24，这样可能破坏位于氮化钛层24下部的硅化钛层23a和/或接触栓塞14。例如，这种破坏可能降低引入了传统存储电容器的存储器件的生产率。
发明内容
根据本发明的某些实施例用于形成存储电容器的方法包括：在半导体衬底上形成具有通过其的开口的层间绝缘层；在该层间绝缘层上，在该开口内形成接触栓塞；在层间绝缘层和接触栓塞上形成模制氧化物层；选择性地除去部分模制氧化物层，以在接触栓塞之上形成凹槽；在该凹槽的下表面和侧面上形成钛层；以及在该钛层上形成氮氧化钛层。
根据本发明某些实施例的方法可以进一步包括在该钛层上形成氮化钛层，其中在钛层上形成氮氧化钛层包括在氮化钛层上形成氮氧化钛层。
某些方法可以包括：在包括凹槽的半导体衬底上形成牺牲氧化物层；平面化半导体衬底，以露出模制氧化物层，从而限定存储电极；去除牺牲氧化物层和模制氧化物层；在存储电极上形成介质层；以及在介质层上形成平板电极。
氮化钛层的厚度可以约为300，而氮氧化钛层的厚度可以为约10至约30。
在特定实施例中，利用快速热处理、等离子体氧化、管道O2扩散和/或者就地氧化，形成氮氧化钛层。可以以低于约500℃的温度，形成氮氧化钛层。
在本发明的又一个实施例中，通过在氧气气氛下，快速热处理氮化钛层，可以形成氮氧化钛层。作为一种选择，通过在具有氧气流动的情况下，在氮气气氛下，快速热处理氮化钛层，可以形成氮氧化钛层。
在某些实施例中，利用氮化钛层在真空状态形成并暴露在大气中的真空破坏方法，可以形成氮氧化钛层。特别是，通过使氮化钛层暴露在大气中约5分钟，可以形成氮氧化钛层，从而形成厚度约为10的氮氧化钛层。
在某些实施例中，形成氮化钛层的过程可以包括形成第一氮化钛层，而形成氮氧化钛层的过程包括在第一氮化钛层上形成氮氧化钛层，而且该方法可以进一步包括在氮氧化钛层上形成第二氮化钛层。
根据本发明的某些实施例的存储电容器包括：半导体衬底；层间绝缘层，位于半导体衬底上，而且具有位于其上的接触栓塞(plug)；以及存储电极，位于接触栓塞上。该存储电极包括位于接触栓塞上的硅化钛层、位于该硅化钛层上的氮化钛层以及位于该氮化钛层上的氮氧化钛层。
存储电容器可以进一步包括：介质层，位于存储电极上；以及平板电极，位于该介质层上。该存储电极可以是圆柱形的。
在特定实施例中，氮化钛层的厚度可以约为300，而氮氧化钛层的厚度可以为约10至约30。
在某些实施例中，该电容器可以包括位于氮氧化钛层上的第二氮化钛层。
附图说明
所包括的附图有助于进一步理解本发明，而且附图引入本说明书并构成本说明书的一部分，附图示出本发明的(各)特定实施例。附图包括：
图1A至1H是示出形成存储电容器的传统方法的剖视图；
图2是根据本发明的某些实施例的存储电容器的剖视图；
图3是用于将使用根据本发明某些实施例的存储电容器的DRAM单元的单个位缺陷分布与使用传统存储电容器的DRAM单元的单个位缺陷分布进行比较的曲线图；
图4A至4H是示出根据本发明某些实施例形成存储电容器的方法的剖视图；
图5是示出图4G所示部分存储电极的TEM(透射电子显微术)照片；
图6A至6C是形成在图5所示氮化钛层内部的氮氧化钛层的XPS分析结果的曲线图；以及
图7是示意性地示出图5所示氮化钛层和氮氧化钛层的剖视图。
具体实施方式
下面将参看附图更全面说明本发明的各实施例，附图示出本发明的各实施例。然而，可以以许多不同的方式实现本发明，而且不应该认为本发明局限于在此描述的实施例。相反，提供这些实施例是为了使该公开彻底和完整，而且这些实施例向本技术领域内的技术人员全面表达本发明的范围。在整个公开中，同样的编号指同样的元件。
应该明白，尽管在此利用术语第一、第二等描述这些元件，但是这些元件不受这些术语的限制。这些术语仅用于将一个元件与另一个元件区别开。例如，第一元件可以被称为第二元件，同样，第二元件也可以被称为第一元件，而不脱离本发明的范围。在此使用的术语“和/或者”包括一个或者多个所列有关项目的任一组合或者全部组合。
应该明白，当指诸如层、区域或者衬底位于另一个元件“上”，或者延伸到另一个元件“之上”时，它可以直接位于另一个元件上，或者直接延伸到另一个元件之上，也可以存在中间元件。相反，在指元件“直接位于”另一个元件“上”，或者“直接延伸到”另一个“之上”时，不存在中间元件。还应该明白，在指元件“连接到”或者“耦合到”另一个元件时，它可以直接连接到或者耦合到该另一个元件，也可以存在中间元件。相反，在指元件“直接连接到”或者“直接耦合到”另一个元件时，不存在中间元件。
在此，可以利用相对术语，例如，“之下”或者“之上”或者“上部”或者“下部”或者“水平”或者“垂直”描述一个元件、层或者区域与另一个元件、层或者区域之间的关系，如图所示。应该明白，除了图中所示的取向，这些术语意在包括器件的不同取向。
在此，参考剖视图说明本发明实施例，该剖视图是本发明的理想化实施例(以及中间结构)的原理图。为了清楚起见，该图中各层和各区域的厚度可能被放大了。此外，可以预期由制造技术和/或者公差产生的例如所示形状的变形。因此，不应该认为本发明实施例局限于在此示出的各区域的特定形状，它还包括例如制造过程导致的形状偏差。例如，利用矩形示出的注入区通常在其边缘具有圆形或者弯曲特征和/或者梯形注入浓度，而非从注入区到非注入区的离散变化(discrete change)。同样，进行注入形成的埋入区可能导致在该埋入区与通过其进行注入的表面之间的区域上产生某些注入。因此，附图所示的区域是示意性的，其形状并不说明是器件某个区域的精确形状，而且也无意限制本发明范围。
在此使用的专门名词仅用于说明特定实施例，而无意限制本发明。在此使用的单数形式“一个(a)”、“一个(an)”和“该(the)”也是意在包括多种方式，除非上下文中明确指出。还应该明白，在此使用的术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或者“包括(including)”规定存在描述的特征、整数、步骤、操作、元件和/或者部件，但是并不排除存在或者附加一个或者多个其他特征、整数、步骤、操作、元件、部件和/或者它们的组。
除非另有说明，在此使用的所有术语(包括科技术语)的意义与本发明所属技术领域内的普通技术人员通常理解的意义相同。还应该明白，在此使用的术语应该理解为具有与本说明书的上下文和相关技术的意义一致的意义，而不能以理想化的或者过渡形式化的意义理解它们，除非在此这样明确限定。
图2是根据本发明的某些实施例的存储电容器130的剖视图。
参考图2，根据本发明的某些实施例的半导体器件包括：导电区111，形成在半导体衬底100上；第一层间绝缘层112，形成在半导体衬底100和/或者导电区111上；以及接触栓塞114，形成在通过第一层间绝缘层112延伸的接触孔113内。接触栓塞114可以电连接到导电区111，而且由诸如掺杂多晶硅的含硅导电材料形成。一般的圆柱形存储电极119包括至少一个形成在氮化钛层(TiN)124内和/或者氮化钛层(TiN)124上的氮氧化钛层(TiON)125。氮化钛层124形成在钛层123上，该钛层13形成在接触栓塞114上。部分钛层123可以与接触栓塞114内的硅发生反应，以形成硅化钛层123a。在存储电极119上形成介质层120和平板电极121，以形成存储电容器130。
例如，在诸如DRAM(动态随机存取存储器)单元的存储器件内，在半导体衬底100上，导电区111可以包括掺杂了导电杂质的区域。导电区111可以形成在半导体衬底100上形成的晶体管的源极/漏极区，而且/或者可以形成电连接到源极/漏极区的接触焊盘(contactpad)。
在氮化钛层124上或者氮化钛层124内，可以形成至少一个氮氧化钛层125，下面将做更详细说明。特别是，可以形成总厚度约300的氮化钛层124，并且可以在该氮化钛层124上或者氮化钛层124内形成厚度约10至30的氮氧化钛层125。因此，氮氧化钛层125可以阻止或者防止用于去除在形成存储电极119时使用的模制氧化物层和/或者牺牲氧化物层的缓冲溶液渗入氮化钛层124，因此，可以保护钛层123、硅化钛层123a以及/或者接触栓塞114。
图3是用于将使用根据本发明某些实施例的使用存储电容器的DRAM单元的单个位缺陷分布与使用传统存储电容器的DRAM单元的单个位缺陷分布进行比较的曲线图。请注意，通过根据本发明的某些实施例在氮化钛层124上形成氮氧化钛层125获得的存储电容器(a)优于采用传统氮化钛层的存储电容器(b)。
采用具有钛/氮化钛/氮氧化钛结构的存储电极测量根据本发明某些实施例形成的存储电容器的电容。采用具有钛/氮化钛结构的存储电极测量传统存储电容器的电容。将相应DRAM上的单个位缺陷分布进行基于约50％的互相比较。
如上所述，在根据本发明某些实施例的存储电容器上，存储电极119可以包括形成在氮化钛层124上或者氮化钛层124内的至少一个氮氧化钛层125。因此，可以阻止或者防止去除在形成存储电极119期间使用的模制氧化物层和/或者牺牲氧化物层使用的缓冲溶液渗入氮化钛层124，并腐蚀在氮化钛层124下面形成的钛层123、硅化钛层123a和/或者接触栓塞114。
现在，说明根据本发明的某些实施例形成存储电容器的方法。
图4A至4H是示出根据本发明某些实施例形成存储电容器的方法的剖视图，而图5是示出图4G所示部分存储电极的TEM(透射电子显微术)照片。图6A至6C是如图5所示，根据本发明某些实施例，形成在氮化钛层124内部的氮氧化钛层125的XPS分析结果的曲线图。图7是示意性地示出如图5所示，根据本发明某些实施例，在氮化钛层124内形成的氮化钛层124和氮氧化钛层125的剖视图。
参考图4A所示的实施例，在半导体衬底100和/或者该半导体衬底100的导电区111上形成第一层间绝缘层112。可以选择性地去除部分层间绝缘层112，以露出部分半导体衬底100和/或者导电区111，从而形成通过第一层间绝缘层112延伸到衬底100的接触孔113。例如，利用化学汽相沉积(CVD)方法，由氧化硅形成第一层间绝缘层112。在某些实施例中，第一层间绝缘层112可以包括其总厚度为约3000至约9000的一个或者多个氧化硅层。例如，通过利用光致抗蚀剂(未示出)覆盖第一层间绝缘层112的上部，利用光刻法构图该光致抗蚀剂以及利用构图的光致抗蚀剂层作为蚀刻掩模干法蚀刻第一层间绝缘层112，可以形成接触孔113。
参考图4B所示的实施例，例如利用CVD工艺，在半导体衬底100和包括接触孔113的层间绝缘层112上，形成一层含有导电杂质的多晶硅。例如，利用化学机械抛光(CMP)方法，可以部分去除该多晶硅层，以露出第一层间绝缘层112，而保留接触孔113内的接触栓塞114。尽管该图未示出，但是在形成接触栓塞114之前，可以在接触孔113的侧壁上形成氮化硅隔离层，以减少或者防止该结构中诸如位线的各种导线之间的电耦合。
参考图4C所示的实施例，在接触栓塞114和第一层间绝缘层112上，可以形成氮化硅蚀刻停止层115，并且在该蚀刻停止层115上，利用氧化硅形成模制氧化物层116。可以在模制氧化物层116上形成硬掩模层117。例如，硬掩模层117可以包括利用CVD方法形成的氮化硅。可以将蚀刻停止层115和硬掩模层117每个形成为具有约200至约1000的厚度，将模制氧化物层116形成具有约15,000至约20,000的厚度。在特定实施例中，模制氧化物层116的厚度可以约为18,000。
如图4D的实施例所示，可以去除部分模制氧化物层116和硬掩模层117，以形成凹槽118。特别是，可以在硬掩模层117上形成光致抗蚀剂图形(未示出)，并利用光刻法，构图它，利用该光致抗蚀剂图形作为蚀刻掩模，可以蚀刻硬掩模层117。然后，可以除去光致抗蚀剂图形，利用硬掩模层117作为蚀刻掩模，可以选择性地蚀刻模制氧化物层116，以形成凹槽118。可以去除蚀刻停止层115，以露出接触栓塞114。在某些实施例中，在蚀刻模制氧化物层116和/或者蚀刻阻挡层115的同时，可以去除硬掩模层117。
如图4E所示，通过在包括凹槽118中的半导体衬底100的整个表面上形成钛层123、氮化钛层124以及氮氧化钛层125，可以形成存储电极119。特别是，在接触栓塞114上，可以在凹槽118内形成钛层123。部分钛层123可以与接触栓塞114内的硅发生反应，以形成硅化钛层123a。可以在钛层123和硅化钛层123a上形成氮化钛层124，并且可以在氮化钛层124上或者氮化钛层124内形成氮氧化钛层125。可以在氮氧化钛层124上或者氮氧化钛层124内形成氮氧化钛层125，以利用氮氧化钛层125防止位于氮化钛层124下面的钛层123、硅化钛层123a和/或者硅接触栓塞114受在后续处理步骤使用的缓冲溶液的影响。
例如，利用其中将TiCl4气体和H2用作源气体的CVD方法和/或者等离子体增强的CVD方法，可以形成钛层123。例如，钛层123的厚度为约100至约150。在利用CVD方法形成钛层123的过程中，可以利用高温热处理在含硅接触栓塞114与钛层123之间的界面上形成硅化钛层123a，这样可能对接触栓塞114下面的器件结构产生某种程度的破坏。因此，在某些实施例中，可以利用等离子体增强的CVD方法形成钛层123，可以以较低温度执行该等离子体增强的CVD方法。在等离子体增强的CVD方法中，在钛层123与接触栓塞114之间的界面上，提供钛层124与接触栓塞114的硅之间的能量反应(energyreacting)，从而形成硅化钛层123a。
例如，利用其中将TiCl4气体和NH3气体用作源气体的CVD方法，可以形成氮化钛层124。在其他实施例中，可以利用原子层沉积(ALD)和/或者等离子体增强的CVD方法，形成氮化钛层124。
可以形成厚度为约100至约500的氮化钛层124。特别是，利用在氮化钛层124内或者氮化钛层124上形成的氮氧化钛层125，可以形成厚度约为300的氮化钛层124。利用CVD方法和/或者等离子体增强的CVD方法形成的材料可以具有良好的台阶覆盖(stepcoverage)。因此，形成在凹槽118的侧壁和底部上的氮化钛层124和钛层123具有相对均匀的厚度。
在本发明的某些实施例中，可以利用化学汽相沉积系统中的快速热处(RTP)、等离子体氧化(O2等离子体)、管道O2扩散和/或者就地氧化方法，形成氮氧化钛层125。
例如，利用诸如其中在氧气气氛下快速热处理氮化钛层124的快速热氧化(RTO)方法的RTP方法和/或者利用在有氧气流动的情况下，在氮气氛中快速热处理氮化钛层124的快速热氮化(RTN)方法，可以形成氮氧化钛层125。在某些实施例中，这样形成的氮氧化钛是非晶质的。
参考图4F所示的实施例，可以在半导体衬底100上形成牺牲氧化物层126，以遮盖氮氧化钛层125和其内形成了氮化钛层124的凹槽118。例如，通过利用例如CMP或者回蚀方法，平面化衬底100，可以去除部分牺牲氧化物层126、氮氧化钛层125、氮化钛层124以及钛层123，以露出模制氧化物层116，从而分离存储电极119的各节点。
参考图4G，利用缓冲溶液，例如，利用以约1∶5至1∶10的比例混合了HF∶NH4F的LAL溶液，可以去除牺牲氧化物层126和模制氧化物层116。因此，可以形成圆柱形存储电极119。缓冲溶液不会渗入非晶质氮氧化钛层125。换句话说，缓冲溶液不可能破坏位于氮氧化钛层125下面的钛层123、硅化钛层123a以及含硅接触栓塞114。此外，缓冲溶液可以蚀刻露出的钛层123，但是不能蚀刻硅化钛层123a和位于氮化钛层124下面的部分钛层123。
如图4H所示，可以在存储电极119上形成介质层120，然后，可以在介质层120上形成平板电极121，从而完成存储电容器130的形成过程。
介质层120可以包括多个含有至少一种高介电常数材料，例如，Al2O3和/或者HfO2的介质层120。平板电极121可以包括诸如氧化钛的金属，而且/或者可以含有诸如多晶硅和/或者硅化钨的导电材料。
可以形成氧化硅和/或者氮化硅的第二层间绝缘层(未示出)，以掩埋存储电容器。
现在，参考图5说明利用RTO在氮化钛层124上形成氮氧化钛层125的方法。例如，首先，利用CVD方法，形成厚度约为例如130的氮化钛层124A。在约500℃，在RTP系统中，处理氮化钛层124，以快速氧化钛层124的露出部分，从而在氮化钛层124上形成例如厚度约为18的氮氧化钛层125。在某些实施例中，利用CVD方法，可以在氮氧化钛层125上形成例如厚度约为194的第二氮化钛层124B。氮化钛层124可以包括第一氮化钛层124A和第二氮化钛层124B。因此，在图5所示的实施例中，在氮化钛层124上形成氮氧化钛层125。氮化钛层124可以具有晶粒大小约为100的多晶材料结构，而利用RPT方法形成的氮氧化钛层125可以是非晶质的。
如图6A至6C所示，可以确认在钛层123和氮化钛层124上存在氮氧化钛层125。在图6A至6C所示的曲线图上，各曲线图的横轴分别表示相应元件的结合能(binding energy)，而各竖轴分别表示强度。图6A示出氮氧化钛层125在约456.6eV下的结合能的峰值，图6B示出氮氧化钛层125在约359.9eV下的结合能的峰值，以及图6C示出氮氧化钛层125在约530.08eV下的结合能的峰值。
参考图7，在多个多晶氮化钛晶粒134之间，可以形成氮氧化钛层125。因此，在多个多晶氮化钛晶粒134之间形成的晶界127可以不互相连接。因此，在利用缓冲溶液湿法蚀刻模制氧化物层116和牺牲氧化物层124时，可以防止位于氮化钛层124下面的硅化钛层和接触栓塞被沿氮化钛层124的晶界127渗入的缓冲溶液破坏。
因此，再参考图2或者4H，通过在氮化钛层124内或者氮化钛层124上形成至少一个氮氧化钛层125，根据本发明的某些实施例形成存储电容器的方法可以减少或者防止因为通过氮化钛层124渗入缓冲溶液而破坏硅化钛层123和/或者接触栓塞114。
可以以这样的方式形成氮氧化钛层125，以致在常压下，部分露出在其上形成了氮化钛层124的半导体衬底100，以在氮化钛层124上形成氮氧化钛层125，作为自然氧化层。然后，在氮氧化钛层125上继续形成氮化钛层124。
为了形成氮氧化钛层125，可以采用真空破坏(vacuum break)方法。即，可以使在真空下在其上形成了氮化钛层124的半导体衬底100部分暴露在大气中，从而在其上形成氮氧化钛层125。当氮化钛层124暴露在大气中约5分钟时，可以在氮化钛层124上形成厚度约为10的非晶质氮氧化钛层125。还可以将半导体衬底100设置在处理室内，以继续形成氮化钛层124。
如上所述，在根据本发明的某些实施例形成存储电容器的方法中，存储电极119可以包括至少一个形成在氮化钛层124内和/或者氮化钛层124上的氮氧化钛层125，氮化钛层124位于钛层123和/或者硅化钛层123a之上。可以阻止或者防止用于去除在形成存储电极119期间使用的模制氧化物层116和/或者牺牲氧化物层126的缓冲溶液渗透氮化钛层124，并侵蚀硅化钛层123a和/或者位于硅化钛层123a下面的接触栓塞114。因此，可以提高包括这样形成的存储电容器的半导体存储器件的生产率。
如上所述，根据本发明的某些实施例，可以形成包括至少一个形成在氮化钛层上和/或者氮化钛层内的氮氧化钛层的存储电极。可以阻止或者防止用于去除在形成存储电极期间使用的模制氧化物层和/或者牺牲氧化物层的缓冲溶液渗透氮化钛层，从而防止破坏位于氮化钛层下面的硅化钛层和/或者接触栓塞。
在附图和说明中，公开了本发明的典型实施例，而且尽管采用了特定术语，但是仅以一般的说明性意义使用它们，而且它们无意限制所附权利要求限定的本发明范围。

Claims (18)

1.一种形成存储电容器的方法，包括：
在半导体衬底上形成层间绝缘层，该层间绝缘层包括位于其上延伸到半导体衬底的开口；
在层间绝缘层上，在该开口内形成接触栓塞；
在层间绝缘层和接触栓塞上形成模制氧化物层；
选择性地除去部分模制氧化物层，以在接触栓塞之上形成凹槽，该凹槽具有下表面和侧面；
在该凹槽的下表面和侧面上形成钛层；以及
在该钛层上形成氮氧化钛层。
2.根据权利要求1所述的方法，进一步包括在该钛层上形成氮化钛层，其中在钛层上形成氮氧化钛层的过程包括在氮化钛层上形成氮氧化钛层。
3.根据权利要求2所述的方法，进一步包括：
在包括凹槽的半导体衬底上形成牺牲氧化物层；
平面化半导体衬底，以露出模制氧化物层，从而限定存储电极；
除去牺牲氧化物层和模制氧化物层；
在存储电极上形成介质层；以及
在介质层上形成平板电极。
4.根据权利要求2所述的方法，其中氮化钛层的厚度约为300。
5.根据权利要求1所述的方法，其中氮氧化钛层的厚度为约10至约30。
6.根据权利要求5所述的方法，其中利用快速热处理、等离子体氧化、管道O2扩散和/或者就地氧化，形成氮氧化钛层。
7.根据权利要求6所述的方法，其中以低于约500℃的温度，形成氮氧化钛层。
8.根据权利要求2所述的方法，其中通过在氧气气氛下，快速热处理氮化钛层，形成氮氧化钛层。
9.根据权利要求2所述的方法，其中通过在具有氧气流动的氮气气氛下快速热处理氮化钛层，形成氮氧化钛层。
10.根据权利要求2所述的方法，其中利用氮化钛层在真空状态形成并暴露在大气中的真空破坏方法，形成氮氧化钛层。
11.根据权利要求10所述的方法，其中通过使氮化钛层暴露在大气中约5分钟，形成氮氧化钛层，从而形成厚度约为10的氮氧化钛层。
12.根据权利要求2所述的方法，其中形成氮化钛层包括形成第一氮化钛层，而形成氮氧化钛层包括在第一氮化钛层上形成氮氧化钛层，该方法进一步包括在氮氧化钛层上形成第二氮化钛层。
13.一种存储电容器，包括：
半导体衬底；
层间绝缘层，位于半导体衬底上，而且具有形成在其上的接触栓塞；以及
存储电极，位于接触栓塞上，该存储电极包括位于接触栓塞上的硅化钛层、位于该硅化钛层上的氮化钛层以及位于该氮化钛层上的氮氧化钛层。
14.根据权利要求13所述的存储电容器，进一步包括：
介质层，位于存储电极上；以及
平板电极，位于该介质层上。
15.根据权利要求13所述的存储电容器，其中氮化钛层的厚度约为300。
16.根据权利要求13所述的存储电容器，其中氮氧化钛层的厚度为约10至约30。
17.根据权利要求13所述的存储电容器，其中存储电极是圆柱形的。
18.根据权利要求13所述的存储电容器，进一步包括位于氮氧化钛层上的第二氮化钛层。
CNB2005101181965A 2004-11-11 2005-11-11 用于形成半导体器件的存储电容器的方法 Active CN100524697C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040091718 2004-11-11
KR1020040091718A KR100655074B1 (ko) 2004-11-11 2004-11-11 스토리지 커패시터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
CN1790675A true CN1790675A (zh) 2006-06-21
CN100524697C CN100524697C (zh) 2009-08-05

Family

ID=36316857

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101181965A Active CN100524697C (zh) 2004-11-11 2005-11-11 用于形成半导体器件的存储电容器的方法

Country Status (4)

Country Link
US (2) US7364967B2 (zh)
JP (1) JP2006140488A (zh)
KR (1) KR100655074B1 (zh)
CN (1) CN100524697C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304609A (zh) * 2015-10-13 2016-02-03 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器及其制作方法
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法
CN112908995A (zh) * 2019-11-19 2021-06-04 长鑫存储技术有限公司 半导体存储器、电容器阵列结构及其制造方法
WO2023279508A1 (zh) * 2021-07-05 2023-01-12 长鑫存储技术有限公司 电容阵列结构及其形成方法
US12062690B2 (en) 2021-07-05 2024-08-13 Changxin Memory Technologies, Inc. Capacitor array structure and method for forming same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
JP4267010B2 (ja) * 2006-08-02 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
KR100886719B1 (ko) * 2007-10-25 2009-03-04 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
TWI375241B (en) * 2008-10-29 2012-10-21 Nanya Technology Corp Storage node of stack capacitor and fabrication method thereof
KR101283366B1 (ko) * 2008-12-23 2013-07-08 엘지디스플레이 주식회사 전기영동 표시장치용 어레이 기판 및 그 제조 방법
US8604586B2 (en) * 2009-08-06 2013-12-10 Qualcomm Incorporated High breakdown voltage embedded MIM capacitor structure
KR20110137435A (ko) * 2010-06-17 2011-12-23 삼성전자주식회사 반도체 소자의 제조 방법
KR101944479B1 (ko) 2012-11-01 2019-01-31 삼성전자주식회사 반도체 장치의 캐패시터 및 캐패시터의 제조 방법
US20140167220A1 (en) 2012-12-14 2014-06-19 Spansion Llc Three dimensional capacitor
TWI766789B (zh) 2015-06-18 2022-06-01 美商應用材料股份有限公司 用於均勻且共形之混成氧化鈦薄膜的沉積方法
US9484373B1 (en) 2015-11-18 2016-11-01 Omnivision Technologies, Inc. Hard mask as contact etch stop layer in image sensors
KR20170141552A (ko) * 2016-06-15 2017-12-26 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR102430400B1 (ko) * 2017-12-29 2022-08-05 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법
US11289487B2 (en) * 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
US11302774B2 (en) * 2019-11-18 2022-04-12 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method fabricating the same
CN113113539A (zh) * 2021-04-09 2021-07-13 福建省晋华集成电路有限公司 一种电容结构、半导体器件以及电容结构制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177305B1 (en) * 1998-12-17 2001-01-23 Lsi Logic Corporation Fabrication of metal-insulator-metal capacitive structures
KR100335775B1 (ko) * 1999-06-25 2002-05-09 박종섭 반도체 소자의 캐패시터 제조 방법
US6677254B2 (en) * 2001-07-23 2004-01-13 Applied Materials, Inc. Processes for making a barrier between a dielectric and a conductor and products produced therefrom
JP2004221467A (ja) * 2003-01-17 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法
KR100712502B1 (ko) * 2004-11-30 2007-05-02 삼성전자주식회사 금속-유전막-금속 캐패시터 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304609A (zh) * 2015-10-13 2016-02-03 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器及其制作方法
CN105304609B (zh) * 2015-10-13 2019-12-17 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器及其制作方法
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法
CN112908995A (zh) * 2019-11-19 2021-06-04 长鑫存储技术有限公司 半导体存储器、电容器阵列结构及其制造方法
WO2023279508A1 (zh) * 2021-07-05 2023-01-12 长鑫存储技术有限公司 电容阵列结构及其形成方法
US12062690B2 (en) 2021-07-05 2024-08-13 Changxin Memory Technologies, Inc. Capacitor array structure and method for forming same

Also Published As

Publication number Publication date
CN100524697C (zh) 2009-08-05
KR20060043961A (ko) 2006-05-16
US20060099760A1 (en) 2006-05-11
JP2006140488A (ja) 2006-06-01
KR100655074B1 (ko) 2006-12-11
US7364967B2 (en) 2008-04-29
US20080185624A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
CN1790675A (zh) 用于半导体器件的存储电容器及形成该存储电容器的方法
CN1271716C (zh) 半导体器件的制造方法
CN1129171C (zh) 半导体器件的电容器的形成方法
US7582925B2 (en) Integrated circuit devices including insulating support layers
US20110281408A1 (en) Method of manufacturing a semiconductor device
CN1734769A (zh) 半导体器件及其制造方法
US6548851B2 (en) Semiconductor memory device with increased level of integration
US6787836B2 (en) Integrated metal-insulator-metal capacitor and metal gate transistor
CN1801476A (zh) 制造电容器和半导体器件的方法
CN1825597A (zh) 存储器元件,半导体元件及其制造方法
US6077737A (en) Method for forming a DRAM having improved capacitor dielectric layers
CN1758427A (zh) 具有嵌入式电容的半导体元件基材
US7851301B2 (en) Semiconductor capacitor structure and method to form same
US7112839B2 (en) Semiconductor device with transistor and capacitor and its manufacture method
CN1420546A (zh) 半导体集成电路器件的制造方法
US8445372B2 (en) Selective silicide formation using resist etch back
CN1097311C (zh) 半导体装置的制造方法和半导体装置
KR100372404B1 (ko) 개선된 플러그 도전성을 가진 적층 캐패시터
CN1262014C (zh) 半导体器件和半导体器件的制造方法
CN2879423Y (zh) 具有电容器的半导体器件
CN1490871A (zh) 具有柱型帽盖层的半导体器件及其制造方法
CN1855433A (zh) 记忆体的制造方法
US12016174B2 (en) Semiconductor device and method for forming the same
CN1153280C (zh) 嵌入式动态随机存储器的制造方法
US6297123B1 (en) Method of preventing neck oxidation of a storage node

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant