KR100886719B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100886719B1 KR100886719B1 KR1020070107753A KR20070107753A KR100886719B1 KR 100886719 B1 KR100886719 B1 KR 100886719B1 KR 1020070107753 A KR1020070107753 A KR 1020070107753A KR 20070107753 A KR20070107753 A KR 20070107753A KR 100886719 B1 KR100886719 B1 KR 100886719B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- etch stop
- stop layer
- forming
- film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 스토리지 노드 콘택과, 상기 스토리지 노드 콘택 상에 형성된 실린더형 스토리지 노드와, 상기 실린더형 스토리지 노드 상에 형성된 유전체막 및 상기 유전체막 상에 형성된 플레이트 노드를 포함하며, 상기 스토리지 노드 콘택과 상기 스토리지 노드가 콘택되지 않도록 상기 스토리지 노드 콘택과 상기 스토리지 노드의 저면 부분 사이에 식각정지막이 형성된 것을 특징으로 한다.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 벙커 현상 및 리닝 현상을 방지할 수 있는 반도체 소자 및 그 제조방법에 관한 것이다.
스토리지 노드 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 기술들이 진행되고 있다.
그런데, 현 시점에서는, 전극들 간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 전극의 표면적을 확대시키거나, 유전율이 큰 유전체막을 사용하는 것으로 고용량의 캐패시터를 얻고자하고 있다.
현재에서는, 캐패시터의 전극 표면적을 확대시킬 수 있는 기술로서, 상기 캐패서터의 스토리지 노드를 오목형과 실린더형으로 형성하는 경우를 들 수 있으며, 최근에는, 오목형의 스토리지 노드 보다는 실린더형의 스토리지 노드를 더 선호하고 있는 추세이다.
그 이유는, 상기 실린더형의 스토리지 노드를 갖는 캐패시터(이하, "실린더형 캐패시터"라 칭함)는, 내부 면적 뿐만 아니라 외부 면적까지도 전극 면적으로 사용할 수 있으므로, 내부 면적만을 사용하는 오목형의 스토리지 노드를 갖는 캐패시터(이하, "오목형 캐패시터"라 칭함) 보다는 고용량의 캐패시터로 형성할 수 있는 장점을 가지고 있기 때문이다.
이하에서는, 도 1a 내지 도 1c를 참조하여 종래 기술에 따른 실린더형 캐패시터 형성방법을 간략하게 설명하도록 한다.
도 1a를 참조하면, 셀 영역(X) 및 더미 영역(Y)을 포함하는 반도체기판(100)의 각 영역 상에 절연막(110)을 형성한 후, 상기 절연막(110) 내에 스토리지 노드 콘택(120,121)을 형성한다.
그런다음, 상기 스토리지 노드 콘택(120,121)을 포함한 절연막(110) 상에 희생절연막(160)을 형성한 후, 상기 각 영역의 스토리지 노드 콘택(120,121)을 노출시키는 홀(160H,161H)을 형성한다.
도 1b를 참조하면, 상기 홀(160H,161H)을 포함한 희생절연막(160) 상에 스토리지 노드 물질을 형성한 후, 상기 스토리지 노드 물질을 식각하여 이웃하는 스토리지 노드 물질 간을 서로 분리시킨다,
그런다음, 상기 각 영역의 희생절연막을 습식 식각 공정으로 제거하여 상기 각 영역에 형성된 스토리지 노드 콘택(120,121)과 콘택하는 실린더형 스토리지 노드 (170,171)을 각각 형성한다.
도 1c를 참조하면, 상기 스토리지 노드 (170,171)의 전면에 유전체막(180)과 플레이트 노드(190,191)을 형성하여, 이로써, 실린더형 캐패시터(193,194)를 형성한다.
그러나, 전술한 바와 같이, 종래의 기술에서 상기 실린더형 스토리지 노드 (193,194)을 형성하기 위하여 희생절연막의 습식 식각 공정을 진행할 때, 더미 영역(Y)의 형성된 스토리지 노드 (171)의 하단 부분이 소실되는 현상이 발생하고 있다.
이러한 현상은, 상기 더미 영역(Y)의 스토리지 노드 콘택(121)에 인접한 절연막(110) 부분의 소실을 유발시켜 상기 절연막(110) 내에 벙커(bunker)가 형성되는 현상을 발생시키고, 심할 경우에는 더미 영역의 스토리지 노드가 쓰러져서 인접 스토리지 노드 간에 서로 붙는 현상, 즉, 스토리지 노드 의 리닝(leaning) 현상도 발생시키고 있다.
도 2는 상기 더미 영역(Y)에서 절연막의 소실로 인하여 상기 절연막(110) 내에 벙커(102)가 형성된 모습을 보여주는 도면이고, 도 3는 상기 더미 영역(Y)에서 스토리지 노드 (171)의 리닝 현상이 발생된 모습을 보여주는 도면이다.
본 발명은 캐패시터 형성시 벙커 현상 및 리닝 현상을 방지할 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
삭제
삭제
본 발명은, 셀 영역과 더미 영역을 포함하는 반도체기판; 상기 각 영역 상에 형성된 스토리지 노드 콘택; 상기 스토리지 노드 콘택 상에 각각 형성된 실린더형 스토리지 노드; 상기 실린더형 스토리지 노드 상에 각각 형성된 유전체막; 및 상기 유전체막 상에 각각 형성된 플레이트 노드를 포함하며, 상기 더미 영역의 스토리지 노드 콘택과 상기 더미 영역의 스토리지 노드가 콘택되지 않도록 상기 더미 영역의 스토리지 노드와 상기 더미 영역의 스토리지 노드의 저면 부분 사이에 식각정지막이 형성된 반도체 소자의 캐패시터를 제공한다.
여기서, 상기 식각정지막은 질화막인 것을 포함한다.
게다가, 본 발명은, 셀 영역 및 더미 영역을 포함하는 반도체기판 상에 절연막을 형성하는 단계; 상기 절연막 내에 스토리지 노드 콘택을 형성하는 단계; 상기 더미 영역의 스토리지 노드 콘택 및 절연막 상에 제1식각정지막을 형성하는 단계; 상기 제1식각정지막을 포함하여 상기 셀 영역 상에 제2식각정지막을 형성하는 단계; 상기 제2식각정지막 상에 희생절연막을 형성하는 단계; 상기 희생절연막과 제2식각정지막을 식각하여 상기 셀 영역의 스토리지 노드 콘택을 노출시키는 홀을 형성함과 아울러 상기 더미 영역의 제1식각정지막을 노출시키는 더미 홀을 형성하는 단계; 상기 각 영역에 형성된 홀의 전면 상에 스토리지 노드용 물질을 형성하는 단계; 상기 희생절연막을 제거하여 스토리지 노드용 물질로 이루어진 실린더형 스토 리지 노드를 형성하는 단계; 및 상기 실린더형 스토리지 노드 상에 유전체막과 플레이트 노드를 형성하는 단계;를 포함하는 반도체 소자의 캐패시터의 제조방법을 제공한다.
여기서, 상기 제1식각정지막을 형성하는 단계 후, 상기 제2식각정지막을 형성하는 단계 전, 상기 제1식각정지막 상에 버퍼막을 형성하는 단계를 포함한다.
상기 버퍼막은 산화막으로 형성하는 것을 포함한다.
상기 제1식각정지막과 제2식각정지막은 질화막으로 형성하는 것을 포함한다.
상기 스토리지 노드는 티타늄질화막으로 형성하는 것을 포함한다.
상기 희생절연막은 선택비가 서로 다른 이중막으로 형성하는 것을 포함한다.
상기 플레이트 노드는 티타늄질화막과 폴리실리콘막의 적층막으로 형성하는 포함한다.
본 발명은 더미 영역에서 스토리지 노드 콘택과 스토리지 노드의 저면 부분 사이에 식각정지막을 형성함으로써, 스토리지 노드의 리닝 현상을 방지할 수 있다.
따라서, 본 발명은 스토리지 노드의 리닝 현상으로 발생되는 스토리지 노드 간의 쇼트 현상을 방지할 수 있고, 그래서, 소자의 동작 특성을 향상시킬 수 있다.
또한, 본 발명은 상기 더미 영역의 스토리지 노드 콘택과 스토리지 노드는 상기 식각정지막으로 인하여 서로 콘택되지 못하게 되므로, 이로 인해, 비트라인의 기생 캡을 감소시킬 수 있다.
본 발명은 스토리지 노드 콘택과 스토리지 노드의 저면 부분 사이에 식각 정지막이 형성된다.
도 4는 본 발명의 실시예에 따른 반도체 소자의 더미 영역을 설명하기 위한 단면도이다.
도시된 바와 같이, 상기 반도체 소자는 스토리지 노드 콘택(421)과 실린더형 스토리지 노드(471)의 저면 부분 사이에 식각정지막(430)이 형성되며, 상기 실린더형 스토리지 노드(471) 상에 유전체막(481)과 플레이트 노드(491)이 형성된다.
이처럼, 본 발명은 상기 스토리지 노드 콘택(421)과 스토리지 노드(471)의 저면 부분 사이에 질화막 계열의 식각정지막(430)을 형성함으로써, 상기 스토리지 노드(471) 형성시 절연막(410)의 소실을 방지할 수 있어서 절연막(410) 내에 벙커가 형성되는 현상을 방지할 수 있고, 상기 스토리지 노드(471)의 리닝 현상을 방지할 수 있다.
따라서, 본 발명은 스토리지 노드(471) 간의 쇼트 현상을 방지할 수 있고, 그래서, 소자의 동작 특성을 향상시킬 수 있다.
또한, 본 발명은 상기 식각정지막(430)을 통해 상기 스토리지 노드 콘택(421)과 스토리지 노드(471)이 콘택되지 않게 되면서, 이를 통해, 비트라인의 기생 캡(Parasitic Cap)을 감소시킬 수 있게 된다.
미설명된 도면 부호 400은 반도체기판을, 440은 버퍼막을 각각 나타낸다.
자세하게, 도 5a 내지 도 5f는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 5a를 참조하면, 셀 영역(X) 및 더미 영역(Y)을 포함하는 반도체기판(400) 상에 절연막(410)을 형성한 후, 상기 절연막(410)을 식각하여 콘택홀을 형성한다. 그런다음, 상기 콘택홀 내에 도전물질, 바람직하게는, 폴리실리콘막으로 이루어진 스토리지 노드 콘택(420,421)을 형성한다.
다음으로, 상기 각 영역에 형성된 스토리지 노드 콘택(420,421)을 포함하여 절연막(410) 상에 제1식각정지막(430)을 형성한다. 상기 제1식각정지막(430)은 질화막으로 형성한다. 상기 제1식각정지막(430)은 후속의 스토리지 노드를 형성하기 위한 식각 공정시 베리어막(barrier layer) 역할을 하게 되고, 후속의 희생절연막을 제거하는 공정시 하부막을 보호하는 베리어막 역할을 하게 된다.
이어서, 상기 제1식각정지막(430) 상에 산화막 계열의 버퍼막(440)을 형성한 후, 상기 더미 영역(Y)의 스토리지 노드 콘택(421) 및 절연막(410) 상에만 제1식각정지막(430)이 남도록 상기 셀 영역(X)에 형성된 버퍼막과 제1식각정지막을 식각한다.
도 5b를 참조하면, 상기 더미 영역(Y)에 형성된 버퍼막(440)을 포함하여 상기 셀 영역(X) 상에 제2식각정지막(450)을 형성한다. 상기 제2식각정지막(450)을 질화막으로 형성한다.
그런다음, 상기 제2식각정지막(450) 상에 희생절연막(460)을 형성한다. 상기 희생절연막(460)은 식각 선택비 다른 이중막(double layer)으로 형성한다.
도 5c를 참조하면, 상기 각 영역(X,Y)에 형성된 희생절연막(460)과 제2식각정지막(450) 및 버퍼막(440)을 식각하여 상기 셀 영역(X)의 스토리지 노드 콘 택(420)을 노출시키는 홀(460H)을 형성함과 아울러 상기 더미 영역(Y)의 제1식각정지막(430)을 노출시키는 더미 홀(461H)을 형성한다.
도 5d를 참조하면, 상기 각 영역(X,Y)에 형성된 홀(460H, 461H)을 포함한 희생절연막(460) 상에 스토리지 노드용 물질을 형성한 후, 상기 희생절연막 상에 형성된 스토리지 노드용 물질을 식각하여 이웃하는 스토리지 노드용물질 간을 서로 분리시킨다. 상기 스토리지 노드용 물질은 도전물질, 바람직하게는, 티타늄질화막으로 형성한다.
그런다음, 상기 희생절연막을 습식 식각 공정으로 제거하여 상기 각 영역(X,Y) 상에 실린더형 스토리지 노드(470,471)을 형성한다.
바람직하게는, 상기 셀 영역(X)에는 상기 셀 영역(X)에 형성된 스토리지 노드 콘택(420)과 콘택하는 실린더형 스토리지 노드(470)이 형성되고, 상기 더미 영역(Y)에는 상기 더미 영역(Y)에 형성된 스토리지 노드 콘택(421)과 콘택되지 않는 실린더형 스토리지 노드(471)이 형성된다.
즉, 상기 더미 영역(Y)에는 스토리지 노드 콘택(421)과 실린더형 스토리지 노드(471)의 저면 부분 사이에 제1식각정지막(430)이 형성되어 있으므로, 상기 더미 영역(Y)에서는 스토리지 노드 (471)과 스토리지 노드 콘택(421) 간에 연결이 이루어지지 않는다.
여기서, 상기 희생절연막의 습식 식각 공정시, 상기 더미 영역(Y)에 제1식각정지막(430)이 형성되어 있으므로, 상기 절연막(410)이 소실되는 것을 방지할 수 있고, 이를 통해, 상기 절연막(410) 내에 벙커가 형성되는 것을 방지할 수 있다.
또한, 상기 희생절연막의 습식 식각 공정시, 상기 더미 영역(Y)에 형성된 스토리지 노드(471)의 하단 부분이 소실된다 할지라도 상기 제1식각정지막(430)이 스토리지 노드(471)의 하단 부분을 잡아주기 때문에 스토리지 노드(471)의 리닝 현상을 방지할 수 있다.
게다가, 상기 더미 영역(Y)의 스토리지 노드(471)은 상기 제1식각정지막(430) 때문에 스토리지 노드 콘택(421)과 연결되어 못하므로, 이로 인해, 비트라인의 기생 캡을 감소시킬 수 있다.
도 5e를 참조하면, 상기 각 영역(X,Y)에 형성된 실린더형 스토리지 노드(470,471) 상에 유전체막(481)과 플레이트 노드(490,491)을 형성하여, 상기 셀 영역(X)에 실린더형 스토리지 노드 (470)과 유전체막(480) 및 플레이트 노드(490)으로 구성된 셀 실린더형 캐패시터(493)을 형성함과 아울러 상기 더미 영역(Y)에 실린더형 스토리지 노드(471)과 유전체막(481) 및 플레이트 노드(491)으로 구성된 더미 실린더형 캐패시터(494)를 형성한다. 상기 플레이트 노드(490,491)은 티타늄질화막과 폴리실리콘막의 적층막으로 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 형성하여 본 발명의 실시예에 따른 반도체 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1c는 종래의 기술에 따른 반도체 소자의 실린더형 캐패시터 형성방법을 나타낸 공정별 단면도.
도 2 및 도 3는 종래의 문제점을 보여주는 도면.
도 4는 본 발명의 실시예에 따른 반도체 소자를 나타낸 단면도.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
400: 반도체기판 410: 절연막
420,421: 스토리지 노드 콘택 430: 제1식각정지막
440: 버퍼막 450: 제2식각정지막
460: 희생절연막 470,471: 실린더형 스토리지 노드
480,481: 유전체막 490,491: 플레이트 노드
493,494: 실린더형 캐패시터
Claims (11)
- 삭제
- 삭제
- 셀 영역과 더미 영역을 포함하는 반도체기판;상기 각 영역 상에 형성된 스토리지 노드 콘택;상기 스토리지 노드 콘택 상에 각각 형성된 실린더형 스토리지 노드 ;상기 실린더형 스토리지 노드 상에 각각 형성된 유전체막; 및상기 유전체막 상에 각각 형성된 플레이트 노드를 포함하며,상기 더미 영역의 스토리지 노드 콘택과 상기 더미 영역의 스토리지 노드가 콘택되지 않도록 상기 더미 영역의 스토리지 노드와 상기 더미 영역의 스토리지 노 드의 저면 부분 사이에 식각정지막이 형성된 것을 특징으로 하는 반도체 소자.
- 제 3 항에 있어서,상기 식각정지막은 질화막인 것을 특징으로 하는 반도체 소자.
- 셀 영역 및 더미 영역을 포함하는 반도체기판 상에 절연막을 형성하는 단계;상기 절연막 내에 스토리지 노드 콘택을 형성하는 단계;상기 더미 영역의 스토리지 노드 콘택 및 절연막 상에 제1식각정지막을 형성하는 단계;상기 제1식각정지막을 포함하여 상기 셀 영역 상에 제2식각정지막을 형성하는 단계;상기 제2식각정지막 상에 희생절연막을 형성하는 단계;상기 희생절연막과 제2식각정지막을 식각하여 상기 셀 영역의 스토리지 노드 콘택을 노출시키는 홀을 형성함과 아울러 상기 더미 영역의 제1식각정지막을 노출시키는 더미 홀을 형성하는 단계;상기 각 영역에 형성된 홀의 전면 상에 스토리지 노드용 물질을 형성하는 단계;상기 희생절연막을 제거하여 스토리지 노드용 물질로 이루어진 실린더형 스토리지 노드를 형성하는 단계; 및상기 실린더형 스토리지 노드 상에 유전체막과 플레이트 노드를 형성하는 단 계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 제1식각정지막을 형성하는 단계 후, 상기 제2식각정지막을 형성하는 단계 전, 상기 제1식각정지막 상에 버퍼막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 6 항에 있어서,상기 버퍼막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 제1식각정지막과 제2식각정지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 스토리지 노드는 티타늄질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 희생절연막은 선택비가 서로 다른 이중막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 플레이트 노드는 티타늄질화막과 폴리실리콘막의 적층막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070107753A KR100886719B1 (ko) | 2007-10-25 | 2007-10-25 | 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070107753A KR100886719B1 (ko) | 2007-10-25 | 2007-10-25 | 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100886719B1 true KR100886719B1 (ko) | 2009-03-04 |
Family
ID=40697656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070107753A KR100886719B1 (ko) | 2007-10-25 | 2007-10-25 | 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100886719B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101076884B1 (ko) * | 2009-03-26 | 2011-10-25 | 주식회사 하이닉스반도체 | 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060043961A (ko) * | 2004-11-11 | 2006-05-16 | 삼성전자주식회사 | 스토리지 커패시터 및 그의 제조방법 |
| KR100587088B1 (ko) | 2004-11-23 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR20060077489A (ko) * | 2004-12-30 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR20070036737A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
-
2007
- 2007-10-25 KR KR1020070107753A patent/KR100886719B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060043961A (ko) * | 2004-11-11 | 2006-05-16 | 삼성전자주식회사 | 스토리지 커패시터 및 그의 제조방법 |
| KR100587088B1 (ko) | 2004-11-23 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR20060077489A (ko) * | 2004-12-30 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| KR20070036737A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101076884B1 (ko) * | 2009-03-26 | 2011-10-25 | 주식회사 하이닉스반도체 | 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100656283B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100408411B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR100886719B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20090110691A (ko) | 반도체 소자 및 그의 제조 방법 | |
| JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
| US7482257B2 (en) | Method for forming metal contact in semiconductor device | |
| US20070238280A1 (en) | Semiconductor device having contact plug and method for fabricating the same | |
| KR100688062B1 (ko) | 반도체 메모리장치의 캐패시터 제조방법 | |
| KR20090070691A (ko) | 반도체 소자의 형성 방법 | |
| US20150311210A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100745873B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100418588B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100849713B1 (ko) | 반도체 메모리소자의 스토리지노드 형성방법 | |
| KR20040008622A (ko) | 더미 스토리지노드를 구비한 반도체소자의 제조 방법 | |
| KR101044005B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20040052326A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100717507B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100841051B1 (ko) | 케미컬어택을 방지한 반도체 소자 및 그의 제조 방법 | |
| KR100875649B1 (ko) | 반도체 소자 제조방법 | |
| KR100913016B1 (ko) | 반도체 소자의 캐패시터 및 이의 형성 방법 | |
| KR20080029314A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20060135192A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20090044525A (ko) | 반도체 소자의 제조 방법 | |
| KR20060001414A (ko) | 반도체 소자 제조 방법 | |
| KR20040045977A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |