KR100745873B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100745873B1 KR100745873B1 KR1020050135119A KR20050135119A KR100745873B1 KR 100745873 B1 KR100745873 B1 KR 100745873B1 KR 1020050135119 A KR1020050135119 A KR 1020050135119A KR 20050135119 A KR20050135119 A KR 20050135119A KR 100745873 B1 KR100745873 B1 KR 100745873B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- extension region
- semiconductor device
- contact plug
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 33
- 239000007772 electrode material Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 저장전극 콘택플러그를 등방성 식각하여 저장전극 확장영역을 형성한 후 상기 저장전극 확장영역과 접속되는 저장전극을 형성함으로써 후속 딥-아웃 공정시 상기 저장전극 확장영역이 저장전극의 지지대 역할을 하여 저장전극이 쓰러지는 페일 현상을 방지하는 기술을 개시한다.
Description
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 제조 방법을 도시한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 저장전극 콘택플러그를 등방성 식각하여 저장전극 확장영역을 형성한 후 상기 저장전극 확장영역과 접속되는 저장전극을 형성함으로써 후속 딥-아웃 공정시 상기 저장전극 확장영역이 저장전극의 지지대 역할을 하여 저장전극이 쓰러지는 페일 현상을 방지하는 기술을 개시한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 게이트(20), 비트라인(미도시) 및 제 1 저장전극 콘택플러그(25)가 구비된 제 1 층간절연막(23)을 형성하고, 제 1 저장전극 콘택플러그(25)와 접속되는 제 2 저장전극 콘택플러그(30)가 구비된 제 2 층간절연막(27)을 형성한다.
다음에, 전체 표면 상부에 식각정지막(35)을 형성한다.
이때, 식각정지막(35)은 질화막으로 형성하며, 제 1 및 2 저장전극 콘택플러그(20, 25)는 폴리실리콘층으로 형성하는 것이 바람직하다.
도 1b를 참조하면, 전체 표면 상부에 저장전극용 산화막(40)을 형성한 후 식각하여 저장전극 영역(45)을 형성한다.
도 1c를 참조하면, 저장전극 영역(45)을 포함하는 반도체 기판 전면에 전극물질(50)인 티타늄층을 형성하고, 전면식각공정을 수행하여 저장전극 영역(45) 내부에만 전극물질(50)이 형성되도록 한 후 저장전극용 산화막(40)을 제거하여 저장전극을 형성한다.
상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, 저장전극의 높이가 높은데 비해 저장전극을 지지해 줄 수 있는 하부 구조가 취약하여 실린더형 저장전극이 쓰러지는 페일 현상이 발생하는 문제점이 있다.
상기 문제점을 해결하기 위하여, 저장전극 콘택플러그를 등방성 식각하여 저장전극 확장영역을 형성한 후 상기 저장전극 확장영역과 접속되는 저장전극을 형성함으로써 후속 딥-아웃 공정시 상기 저장전극 확장영역이 저장전극의 지지대 역할을 하여 저장전극의 쓰러지는 페일 현상을 방지하는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 제조 방법은
반도체 기판 상부에 게이트, 비트라인 및 제 1 저장전극 콘택플러그가 구비된 제 1 층간절연막을 형성하는 단계;
상기 제 1 저장전극 콘택플러그에 접속되는 제 2 저장전극 콘택플러그가 구비된 제 2 층간절연막을 형성하는 단계;
전체 표면 상부에 식각방지막을 형성하는 단계;
상기 식각방지막 및 제 2 저장전극 콘택플러그를 식각하여 저장전극 확장 영역을 형성하되, 상기 저장전극 확장영역은 상기 식각방지막이 식각된 영역보다 넓은 폭을 갖도록 형성하는 단계;
상기 저장전극 확장 영역을 매립하는 제 1 전극물질을 형성하는 단계;
전체 표면 상부에 저장전극용 산화막을 형성하는 단계;
상기 저장전극용 산화막을 식각하여 상기 저장전극 확장 영역과 접속되는 저장전극 영역을 형성하는 단계;
상기 저장전극 영역에 제 2 전극물질을 형성하는 단계; 및
열처리 공정으로 상기 제 1 및 2 전극물질 간의 결합력을 증가시키는 단계
반도체 기판 상부에 게이트, 비트라인 및 제 1 저장전극 콘택플러그가 구비된 제 1 층간절연막을 형성하는 단계;
상기 제 1 저장전극 콘택플러그에 접속되는 제 2 저장전극 콘택플러그가 구비된 제 2 층간절연막을 형성하는 단계;
전체 표면 상부에 식각방지막을 형성하는 단계;
상기 식각방지막 및 제 2 저장전극 콘택플러그를 식각하여 저장전극 확장 영역을 형성하되, 상기 저장전극 확장영역은 상기 식각방지막이 식각된 영역보다 넓은 폭을 갖도록 형성하는 단계;
상기 저장전극 확장 영역을 매립하는 제 1 전극물질을 형성하는 단계;
전체 표면 상부에 저장전극용 산화막을 형성하는 단계;
상기 저장전극용 산화막을 식각하여 상기 저장전극 확장 영역과 접속되는 저장전극 영역을 형성하는 단계;
상기 저장전극 영역에 제 2 전극물질을 형성하는 단계; 및
열처리 공정으로 상기 제 1 및 2 전극물질 간의 결합력을 증가시키는 단계
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
를 포함하는 것을 특징으로 하며,
상기 식각방지막은 질화막으로 형성하는 것과,
상기 제 1 및 2 저장전극 콘택플러그는 폴리실리콘층으로 형성하는 것과,
상기 저장전극 확장영역은 등방성 식각 공정으로 형성하는 것과,
상기 제 1 전극물질은 티타늄 및 티타늄 질화막의 적층구조로 형성하는 것과,
상기 제 1 전극물질은 티타늄층을 일정 두께 형성하고 티타늄 질화막으로 상기 저장전극 확장 영역을 매립하는 공정으로 형성하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
상기 식각방지막은 질화막으로 형성하는 것과,
상기 제 1 및 2 저장전극 콘택플러그는 폴리실리콘층으로 형성하는 것과,
상기 저장전극 확장영역은 등방성 식각 공정으로 형성하는 것과,
상기 제 1 전극물질은 티타늄 및 티타늄 질화막의 적층구조로 형성하는 것과,
상기 제 1 전극물질은 티타늄층을 일정 두께 형성하고 티타늄 질화막으로 상기 저장전극 확장 영역을 매립하는 공정으로 형성하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 게이트(110), 비트라인(미도시) 및 제 1 저장전극 콘택플러그(120)가 구비된 제 1 층간절연막(115)을 형성하고, 제 1 저장전극 콘택플러그(120)에 접속되는 제 2 저장전극 콘택플러그(130)가 구비된 제 2 층간절연막(125)을 형성한다.
다음에, 전체 표면 상부에 식각정지막(140)을 형성한다.
이때, 식각정지막(140)은 질화막으로 형성하며, 제 1 및 2 저장전극 콘택플러그(120, 130)는 폴리실리콘층으로 형성하는 것이 바람직하다.
도 2b를 참조하면, 식각정지막(140) 및 제 2 저장전극 콘택플러그(130)를 식각하여 저장전극 확장영역(150)을 형성한다.
여기서, 식각정지막(140)을 먼저 식각한 후 상기 식각된 식각정지막(140)을 마스크로 등방성 식각 공정을 수행하여 제 2 저장전극 콘택플러그(130)를 식각한다.
이때, 등방성 식각 공정은 제 2 저장전극 콘택플러그(130)인 폴리실리콘층과 식각방지막(140)인 질화막의 식각선택비 차이에 의해 저장전극 확장영역(150)이 식각방지막(140)이 식각된 영역보다 넓은 폭을 갖도록 형성된다.
도 2c를 참조하면, 저장전극 확장영역(150)을 매립하는 제 1 전극물질(155)을 형성한다.
여기서, 제 1 전극물질(155)은 티타늄 및 티타늄 질화막의 적층구조로 형성하며, 티타늄층은 일정두께로 형성하여 배리어층으로 사용한다.
도 2d를 참조하면, 전체 표면 상부에 저장전극용 산화막(160)을 형성한 후 식각하여 저장전극 영역(165)을 형성한다.
이때, 저장전극 영역(165)은 저장전극 확장영역(155)이 노출되도록 형성한다.
도 2e를 참조하면, 저장전극 영역(165)을 포함하는 반도체 기판 전면에 일정 두께의 제 2 전극물질(170)을 형성한 후 전면 식각 공정을 수행하여 저장전극 영역(165) 내부에만 제 2 전극물질(170)이 형성되도록 한다.
이때, 제 2 전극물질은 티타늄 질화막으로 형성하며, 제 2 전극물질(170)을 형성한 후 열처리 공정을 수행하여 제 1 전극물질(155)과 제 2 전극물질(170)의 결합력을 증가시킨다.
다음에, 풀 딥 아웃(Dip-Out) 공정을 수행하여 저장전극용 산화막(160)을 제거하여 실린더형 저장전극을 형성한다.
본 발명에 따른 반도체 소자의 제조 방법은 저장전극 콘택플러그를 등방성 식각하여 저장전극 확장영역을 형성한 후 상기 저장전극 확장영역과 접속되는 저장전극을 형성함으로써 후속 딥-아웃 공정시 상기 저장전극 확장영역이 저장전극의 지지대 역할을 하여 저장전극이 쓰러지는 페일 현상을 방지하는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (8)
- 반도체 기판 상부에 게이트, 비트라인 및 제 1 저장전극 콘택플러그가 구비된 제 1 층간절연막을 형성하는 단계;상기 제 1 저장전극 콘택플러그에 접속되는 제 2 저장전극 콘택플러그가 구비된 제 2 층간절연막을 형성하는 단계;전체 표면 상부에 식각방지막을 형성하는 단계;상기 식각방지막 및 제 2 저장전극 콘택플러그를 식각하여 저장전극 확장 영역을 형성하되, 상기 저장전극 확장영역은 상기 식각방지막이 식각된 영역보다 넓은 폭을 갖도록 형성하는 단계;상기 저장전극 확장 영역을 매립하는 제 1 전극물질을 형성하는 단계;전체 표면 상부에 저장전극용 산화막을 형성하는 단계;상기 저장전극용 산화막을 식각하여 상기 저장전극 확장 영역과 접속되는 저장전극 영역을 형성하는 단계;상기 저장전극 영역에 제 2 전극물질을 형성하는 단계; 및열처리 공정으로 상기 제 1 및 2 전극물질 간의 결합력을 증가시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 식각방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 및 2 저장전극 콘택플러그는 폴리실리콘층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 저장전극 확장영역은 등방성 식각 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 전극물질은 티타늄 및 티타늄 질화막의 적층구조로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 전극물질은 티타늄층을 일정 두께 형성하고 티타늄 질화막으로 상기 저장전극 확장 영역을 매립하는 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 전극물질은 티타늄 질화막인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050135119A KR100745873B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050135119A KR100745873B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070071563A KR20070071563A (ko) | 2007-07-04 |
| KR100745873B1 true KR100745873B1 (ko) | 2007-08-02 |
Family
ID=38506680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050135119A KR100745873B1 (ko) | 2005-12-30 | 2005-12-30 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100745873B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000013552A (ko) * | 1998-08-10 | 2000-03-06 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
-
2005
- 2005-12-30 KR KR1020050135119A patent/KR100745873B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000013552A (ko) * | 1998-08-10 | 2000-03-06 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070071563A (ko) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090163027A1 (en) | Method for fabricating vertical channel transistor in semiconductor device | |
| CN101211820B (zh) | 用于制造半导体器件的方法 | |
| TWI549301B (zh) | 垂直式電晶體結構與形成垂直式電晶體結構接觸節點的方法 | |
| KR100745873B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20100026189A (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR101078731B1 (ko) | 반도체 소자의 제조방법 | |
| KR20090016813A (ko) | 반도체 소자의 제조방법 | |
| TWI623084B (zh) | 半導體結構及其製造方法 | |
| KR20090074371A (ko) | 반도체 소자의 제조 방법 | |
| KR100886719B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20130023770A (ko) | 캐패시터 제조방법 | |
| KR100720256B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI671853B (zh) | 防止產生孔洞的半導體結構及其製造方法 | |
| US20100124811A1 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100955164B1 (ko) | 반도체 소자의 제조방법 | |
| KR101010121B1 (ko) | 반도체 소자의 제조방법 | |
| KR100875658B1 (ko) | 반도체소자 제조방법 | |
| JP2007005756A (ja) | 半導体素子のコンタクト孔の形成方法 | |
| KR20120063661A (ko) | 반도체 장치의 제조방법 | |
| KR100875649B1 (ko) | 반도체 소자 제조방법 | |
| KR100913016B1 (ko) | 반도체 소자의 캐패시터 및 이의 형성 방법 | |
| KR100682195B1 (ko) | 반도체 캐패시터의 스토리지노드 형성방법 | |
| KR20090112038A (ko) | 반도체 소자 및 그 형성 방법 | |
| KR20080024365A (ko) | 반도체소자의 게이트 형성방법 | |
| US20100019303A1 (en) | Method for forming conductive pattern, semiconductor device using the same and method for fabricating semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |