KR102514952B1 - 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치 - Google Patents

비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치 Download PDF

Info

Publication number
KR102514952B1
KR102514952B1 KR1020210055997A KR20210055997A KR102514952B1 KR 102514952 B1 KR102514952 B1 KR 102514952B1 KR 1020210055997 A KR1020210055997 A KR 1020210055997A KR 20210055997 A KR20210055997 A KR 20210055997A KR 102514952 B1 KR102514952 B1 KR 102514952B1
Authority
KR
South Korea
Prior art keywords
pattern
lower electrode
fixed charge
antiferroelectric
tunnel barrier
Prior art date
Application number
KR1020210055997A
Other languages
English (en)
Other versions
KR20220148640A (ko
Inventor
전상훈
고영인
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020210055997A priority Critical patent/KR102514952B1/ko
Priority to US17/321,814 priority patent/US11729992B2/en
Publication of KR20220148640A publication Critical patent/KR20220148640A/ko
Application granted granted Critical
Publication of KR102514952B1 publication Critical patent/KR102514952B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

본 발명의 개념에 따른 비휘발성 메모리 소자는 기판 상의 하부 전극, 상기 하부 전극 상의 상부 전극, 상기 하부 전극 및 상기 상부 전극 사이의 터널 배리어 패턴, 및 상기 하부 전극과 접촉하고, 상기 하부 전극을 사이에 두고 상기 터널 배리어 패턴과 이격하는 고정 전하 패턴(fixed charge layer)을 포함한다. 상기 터널 배리어 패턴은 반강유전체 물질을 포함한다 상기 하부 전극은 제1 물질을 포함한다. 상기 상부 전극은 제2 물질을 포함한다. 상기 제1 물질 및 상기 제2 물질은 서로 일 함수(work function)가 다르다.

Description

비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치{Nonvolatile memory device and cross point array device including the same}
본 발명은 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치에 관한 것이다.
일반적으로, 강유전체 물질은 외부 전기장이 인가되지 않은 상태에서, 자발적인 전기적 분극을 가지는 물질을 의미한다. 구체적으로, 강유전체 물질은 두 개의 안정된 잔류 분극 상태 중 어느 하나를 유지할 수 있다. 이러한 특징은 "0" 및 "1"의 정보를 비휘발적으로 저장하는데 이용될 수 있다. 상기 잔류 분극은 외부 전기장의 인가에 의해 스위칭 가능하기 때문에, 상기 강유전성 물질을 비휘발성 메모리 장치에 적용하려는 연구가 진행되고 있다.
이에 반해서, 반강유전체 물질은 외부 전기장이 인가되지 않은 상태에서, 자발적인 전기적 분극이 없지만 전기장을 가했을 때 강유전체 물질과 같은 특성을 보이는 물질을 의미한다.
본 발명이 해결하고자 하는 과제는 반강유전성 물질을 이용한 비휘발성 메모리 소자를 제공하는 것에 있다.
본 발명에 따른 비휘발성 메모리 소자는 기판 상의 하부 전극, 상기 하부 전극 상의 상부 전극, 상기 하부 전극 및 상기 상부 전극 사이의 터널 배리어 패턴, 및 상기 하부 전극과 접촉하고, 상기 하부 전극을 사이에 두고 상기 터널 배리어 패턴과 이격하는 고정 전하 패턴(fixed charge layer)을 포함하고, 상기 터널 배리어 패턴은 반강유전체 물질을 포함하고, 상기 하부 전극은 제1 물질을 포함하고, 상기 상부 전극은 제2 물질을 포함하고, 상기 제1 물질 및 상기 제2 물질은 서로 일 함수(work function)가 다를 수 있다.
일부 실시예들에 따른 비휘발성 메모리 소자는 기판 상의 반강유전체 터널 접합 패턴, 상기 기판 및 상기 반강유전체 터널 접합 패턴 사이의 산화물 층을 포함하고, 상기 반강유전체 터널 접합 패턴은 하부 전극, 상기 하부 전극 상의 상부 전극, 및 상기 하부 전극 및 상기 상부 전극 사이의 터널 배리어 패턴을 포함하고, 상기 산화물 층은 상기 하부 전극을 사이에 두고 상기 터널 배리어 패턴과 이격하고, 상기 하부 전극과 접촉하며, 상기 터널 배리어 패턴은 반강유전체 물질을 포함하고, 상기 반강유전체 물질은 HfxZr1-xO2 (x>0)을 포함하고, 상기 터널 배리어 패턴은 Hf의 함유량보다 Zr의 함유량이 더 크고, 상기 산화물 층은 고정 전하(fixed charge)를 포함할 수 있다.
본 발명에 따른 크로스 어레이 포인트 장치는 제1 방향을 따라서 연장하는 제1 도전라인, 상기 제1 도전라인과 교차하는 제2 방향을 따라서 연장하는 제2 도전라인, 및 상기 제1 도전라인 및 상기 제2 도전라인 사이에 제공되는 필라 구조물을 포함하고, 상기 필라 구조물은 차례로 적층되는 고정 전하 패턴, 하부 전극, 반강유전체 패턴, 및 상부 전극을 포함하고, 상기 고정 전하 패턴은 상기 하부 전극과 접촉하고, 상기 하부 전극을 사이에 두고 상기 반강유전체 패턴과 이격하고, 상기 하부 전극은 제1 물질을 포함하고, 상기 상부 전극은 제2 물질을 포함하고, 상기 제1 물질 및 상기 제2 물질은 서로 일 함수(work function)가 다를 수 있다.
본 발명의 개념에 따르면 반강유전체 및 일 함수가 서로 다른 상부, 하부 전극들을 포함하는 반강유전체 터널 접합(Antiferroelectric tunnel junction) 소자를 구성할 수 있다. 특히 반강유전체 터널 접합 소자는 일 전극과 접촉하고, 터널 배리어 패턴과 이격하는 고정 전하 패턴을 사용하여 상부 전극 및 하부 전극 사이의 내부 전기장의 세기가 증가 될 수 있다. 이로써, 스위칭 속도 및 내구성 등이 향상된 비휘발성 반도체 메모리 소자가 구현될 수 있다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 소자의 단면을 나타낸 개념도이다.
도 2a는 도 1의 반강유전체 터널 접합 패턴 형성 전의 밴드갭 에너지를 나타낸 것이다.
도 2b는 도 1의 반강유전체 터널 접합 패턴 형성 후의 밴드갭 에너지를 나타낸 것이다.
도 2c는 도 1의 반강유전체 터널 접합 패턴에 음의 고정 전하 패턴이 부착되는 경우의 밴드갭 에너지를 나타낸 것이다.
도 3a는 비교예에 따른 히스테리시스 루프(hysteresis roop)를 나타낸 것 이다.
도 3b는 실험예에 따른 히스테리시스 루프(hysteresis roop)를 나타낸 것이다.
도 4는 일부 실시예들에 따른 비휘발성 메모리 소자의 단면을 나타낸 것 이다.
도 5a는 도 4의 반강유전체 터널 접합 패턴 형성 전의 밴드갭 에너지를 나타낸 것이다.
도 5b는 도 4의 반강유전체 터널 접합 패턴 형성 후의 밴드갭 에너지를 나타낸 것이다.
도 5c는 도 4의 반강유전체 터널 접합 패턴에 양의 고정 전하 패턴이 부착된 경우의 밴드갭 에너지를 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따르는 크로스 포인트 어레이 장치를 나타내는 사시도이다.
도 7은 도 6의 크로스-포인트 어레이 장치의 부분 확대도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 비휘발성 메모리 소자의 단면을 나타낸 개념도이다.
도 1을 참조하면 본 발명에 따른 비휘발성 메모리 소자(100)는 기판(SB) 상에 배치되는 고정 전하 패턴(FC), 및 반강유전체 터널 접합 패턴(AFTJ)을 포함할 수 있다.
기판(SB)은 실리콘, 절연체 상의 실리콘(SOI), 실리콘게르마늄(SiGe), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 반도체 기판일 수 있다. 도시하지는 않았지만, 기판(SB))과 고정 전하 패턴(FC) 사이에는 층간 절연막, 콘택 및 배선 등이 개재될 수 있다.
일부 실시예들에 따르면, 기판(SB)과 고정 전하 패턴(FC) 사이에는 전계 효과 트랜지스터(미도시)가 추가적으로 개재될 수 있다(ex: AFE-RAM).
기판(SB) 및 반강유전체 터널 접합 패턴(AFTJ) 사이에는 고정 전하 패턴(FC)이 제공될 수 있다. 고정 전하 패턴(FC)에 대해서는 후술하도록 한다.
반강유전체 터널 접합 패턴(AFTJ)은 차례로 적층된 하부 전극(BE), 터널 배리어 패턴(TB), 및 상부 전극(TE)을 포함할 수 있다.
하부 전극(BE)은 제1 물질을 포함할 수 있다. 제1 물질은 금속, 금속 산화물, 및 반도체 중 어느 하나를 포함할 수 있다. 금속은 TiN, TaN, NbN, VN, ZrN, HfN, TiAlN, W, Cu, Pt, Mo, Ni, 및 Al 등을 포함할 수 있다. 금속 산화물은 RuO2, IrO2, ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum-doped Zinc Oxide), 및 HIZO(Hafnium Indium Zinc Oixde) 등을 포함할 수 있다. 반도체는 n-type Si, p-type Si, Ge, 및 SiGe 등을 포함할 수 있다.
하부 전극(BE) 상에 터널 배리어 패턴(TB)이 제공될 수 있다. 터널 배리어 패턴(TB)은 반강유전체 패턴(TB)으로 지칭될 수 있다. 즉, 터널 배리어 패턴(TB)은 반강유전체(Antiferroelectric) 물질을 포함할 수 있다. 구체적으로 터널 배리어 패턴(TB)은 HfxZr1-xO2-(HZO)(x>0)을 포함할 수 있다. 터널 배리어 패턴(TB)은 Hf의 함유량 보다 Zr의 함유량이 클 수 있다. 일 예로 HfxZr1-xO2 (x>0)의 Hf 와 Zr의 비율은 약 1:3일 수 있다. 터널 배리어 패턴(TB)은 약 3 nm 내지 10nm의 두께를 가질 수 있다. 일부 실시예들에 따르면, 터널 배리어 패턴(TB)은 ZrO2를 포함할 수 있다.
터널 배리어 패턴(TB) 상에 상부 전극(TE)이 제공될 수 있다. 상부 전극(TE)은 터널 배리어 패턴(TB)을 사이에 두고, 하부 전극(BE)과 이격할 수 있다. 상부 전극(TE)은 제2 물질을 포함할 수 있다. 제2 물질은 제1 물질과 마찬가지로, 금속, 금속 산화물, 및 반도체 중 어느 하나를 포함할 수 있다. 금속은 TiN, W, Pt, Mo, Ni, 및 Al 등을 포함할 수 있다. 금속 산화물은 RuO2, IrO2, ITO, 및 IGZO 등을 포함할 수 있다. 반도체는 n-type Si, p-type Si, Ge, 및 SiGe 등을 포함할 수 있다.
제1 물질은 제2 물질과 서로 다를 수 있다. 본 발명의 개념에 따르면, 제1 물질 및 제2 물질의 일 함수(work function)는 서로 다를 수 있다. 제1 물질 및 제2 물질의 일 함수 차이는 0.5eV이상일 수 있다.
일 함수는 물질 내의 전자가 초기에 페르미 레벨에 위치한 경우, 그 전자를 물질의 원자로부터 진공으로 방출시키는데 필요한 에너지의 값으로서, 물질의 고유 속성을 의미한다.
일 예로 제1 물질은 RuO2일 수 있고, 제2 물질은 TiN일 수 있다. RuO2는 약 5.1eV의 일 함수를 가지고, TiN은 약 4.5eV의 일 함수를 가질 수 있다.
일부 실시예들에 따르면, 하부 전극(BE)과 터널 배리어 패턴(TB) 사이 및/또는 터널 배리어 패턴(TB)과 상부 전극(TE) 사이에는 중간 화합물 층이 개재될 수 있다. 중간 화합물 층은 제조 공정 과정에서 확산에 의해서 생긴 층일 수 있다.
일 예로, 하부 전극(BE)이 RuO2를 포함하고, 터널 배리어 패턴(TB)이 HfxZr1-xO2(x>0)을 포함하고, 상부 전극(TE)이 TiN을 포함하는 경우에, 상부 전극(TE) 및 터널 배리어 패턴(TB) 사이에 TiO2 또는 TiOaNb를 포함하는 중간 화합물 층이 개재될 수 있다. TiO2 또는 TiOaNb를 포함하는 중간 화합물 층은 터널 배리어 패턴(TB)으로부터 산소 원자가 확산되고, 상부 전극(TE)로부터 티타늄 원자 및/또는 질소 원자가 확산되어 형성된 층일 수 있다.
다시 고정 전하 패턴(FC)에 대해 설명하면, 기판(SB) 및 하부 전극(BE) 사이에 고정 전하 패턴(FC)이 제공될 수 있다. 고정 전하 패턴(FC)은 하부 전극(BE)과 접촉할 수 있다. 고정 전하 패턴(FC)은 하부 전극(BE)을 사이에 두고 터널 배리어 패턴(TB)과 이격할 수 있다.
도시되지는 않았으나, 일부 실시예들에 따르면, 고정 전하 패턴(FC)은 상부 전극(TE) 상에 제공될 수 있다. 고정 전하 패턴(FC)은 상부 전극(TE)과 접촉할 수 있다. 고정 전하 패턴(FC)은 상부 전극(TE)을 사이에 두고 터널 배리어 패턴(TB)과 이격할 수 있다.
고정 전하 패턴(FC)은 고정 전하(fixed charge)를 가지는 산화물 층일 수 있다. 본 명세서에서 고정 전하는 비휘발성 메모리 소자에서, 셀 동작 전계가 가해지는 경우에, 전하의 존재 위치가 변화하지 않는 전하를 의미한다. 고정 전하는 양전하 또는 음전하일 수 있다. 고정 전하는 (양전하 또는 음전하)는 하부 전극(BE)과 인접한 계면 영역에서 고정 전하의 대부분이 배치될 수 있다. 고정 전하 패턴(FC)은 산화물을 포함할 수 있고, 상기 산화물은 SiO2, HfO2, ZrO2, TiO2, VO, Nb2O5, Ta2O5, Al2O3, Y2O3, 및 Ln2O3 중 어느 하나를 포함할 수 있다.
양전하를 가지는 고정 전하 패턴(FC)은 양으로 대전된 산소 원자 및 산소 공공(oxygen vacancy) 중 적어도 하나를 포함할 수 있다. 산소 공공은 +2가의 전하를 띄기 때문에 고정 전하 패턴(FC)이 양의 전하를 띄게끔 할 수 있다. 양으로 대전된 산소 원자는 일 예로, 상기 산화물에 붕소(B)를 도핑시켜 형성될 수 있다. 산소 공공(oxygen vacancy)은 일 예로, 상기 산화물을 형성하는 과정에서 오존(O3)을 반응 가스로 이용하고, 화학량론적(stoichiometric)으로 산소의 조성을 부족하게 조절하여 형성할 수 있다. 고정 전하 패턴(FC)은 터널 배리어 패턴(TB)보다 단위 면적당 산소 공공(또는 단위 부피당 산소 공공)을 많이 포함할 수 있다.
음전하를 가지는 고정 전하 패턴(FC)은 음으로 대전한 산소 원자, 및 침입형 산소 원자(interstitial oxygen) 중 적어도 하나를 포함할 수 있다. 음으로 대전한 산소 원자는 일 예로, 상기 산화물에 인(P)이나 비소(As) 등의 불순물을 도핑하여 형성될 수 있다. 칩입형 산소 원자는 일 예로, 상기 산화물을 형성하는 과정에서 오존(O3)을 반응 가스로 이용하고, 화학량론적(stoichiometric)으로 산소의 조성을 과량으로 조절하여 형성할 수 있다.
고정 전하 패턴(FC)의 두께는 4.2nm 내지 8nm일 수 있다. 일 예로 고정 전하 패턴(FC)이 6nm의 두께를 가지는 경우, 전하량은 1011~1012 cm-2일 수 있다. 전하량은 고정 전하 패턴(FC)의 제조 공정에서 고정 전하 패턴(FC)의 두께 및 반응 가스의 농도를 조절함으로써 결정될 수 있다.
도 2a는 반강유전체 터널 접합 패턴 형성 전의 밴드갭 에너지를 나타낸 것이다. 도 2b는 반강유전체 터널 접합 패턴 형성 후의 밴드갭 에너지를 나타낸 것이다. 도 2c는 도 1의 반강유전체 터널 접합 패턴에 양의 고정 전하 패턴이 부착되는 경우의 밴드갭 에너지를 나타낸 것이다.
도 1 및 도 2a를 참조하면, 하부 전극(BE)은 높은 일 함수(WFhigh)를 가지는 제1 물질을 포함할 수 있고, 상부 전극(TE)은 낮은 일 함수(WFlow)를 가지는 제2 물질을 포함할 수 있다. 일 예로 제1 물질은 RuO2 일 수 있고, 제2 물질은 TiN일 수 있다.
도 1 및 도 2b를 참조하면, 하부 전극(BE) 및 상부 전극(TE)이 HZO를 포함하는 터널 배리어 패턴(TB)과 접촉함으로써, 반강유전체 터널 접합 패턴(AFTJ)을 형성할 수 있다. 하부 전극(BE)의 높은 일 함수(WFhigh) 및 상부 전극(TE)의 낮은 일 함수(WFlow)의 차이로 인하여, 상부 전극(TE)에서 하부 전극(BE) 방향으로 터널 배리어 패턴(TB)에 내부 전기장(Built-in bias, Vbuilt-in)이 발생할 수 있다.
내부 전기장(Built-in bias, Vbuilt-in)은 아래 식 1과 같이 나타날 수 있다. q는 단위 전하를 나타내고, WFTE는 상부 전극(TE)의 일 함수를 나타내고, WFBE는 하부 전극(BE)의 일 함수를 나타낸다.
[식 1]
Figure 112021050428781-pat00001
도 1 및 도 2c를 참조하면 하부 전극(BE)에 음의 전하를 가지는 고정 전하 패턴(FC)이 부착되는 경우, 터널 배리어 패턴(TB) 내에 내부 전기장(Built-in bias)이 더 강하게 발생할 수 있다.
고정 전하 패턴(FC)에 의해서 추가적으로 가해지는 내부 전기장(Vbuilt-in)은 아래 식 2와 같이 나타날 수 있다.
[식 2]
Figure 112021050428781-pat00002
QF는 단위 면적당 고정 전하를 나타내고, COX는 고정 전하 패턴(FC)의 커패시턴스를 나타낸다.
본 발명의 개념에 따르면, 내부 전기장은 반강유전체 패턴(TB)의 전압-분극 특성을 변화시켜, 외부 전기장이 가해지지 않는 경우에도 반강유전체 패턴(TB)을 분극 상태로 유지시킬 수 있다. 따라서, 반강유전체 패턴(TB)을 포함하는 비휘발성 메모리 소자를 구현할 수 있다.
아래의 실험예는 본 발명의 개념에 따른 비휘발성 메모리 소자의 제조과정을 나타낸 것이다.
<실험예>
실리콘 산화물(SiO2)/ 실리콘(Si) 기판 상에 thermal ALD 방법을 통해서 16nm 두께의 HfO2 고정 전하층을 형성하였다. Hf 소스로서 tetrakis(ethylmethylamido)hafnium(IV)를 이용하고, 반응 가스로 오존(O3)을 이용하였다. HfO2 고정 전하층은 130 내지 300 sccm 의 오존 농도 범위에서 형성하고, 음의 고정 전하를 가지도록 오존의 농도 및 고정 전하층의 두께를 조절하였다. 5nm 두께의 RuO2 하부 전극층을 HfO2 고정 전하층 상에 thermal ALD를 이용하여 형성하였다. 225℃에서 Ru(EtCp)2 전구체 및 O2 반응 가스를 이용하여 RuO2 하부 전극층을 형성하였다. 이후에, 6mm의 두께의 HZO 터널 배리어 층을 형성하였다. HZO 터널 배리어 층은 Hf와 Zr의 비율을 1:3으로 설정함으로써, 반강유전체를 형성하였다. HZO 터널 배리어 패턴 층에 30nm의 두께의 TiN 상부 전극층을 DC sputtering 방식을 통해서 형성하였다. 포토 리소그라피 공정 및 식각 공정을 통해서, 차례로 상부 전극층, 터널 배리어 층, 하부 전극층, 및 고정 전하층을 패터닝하여, 상부 전극, 터널 배리어 패턴, 하부 전극, 및 고정 전하 패턴을 형성하였다. 이후에 N2 분위기에서 600℃ 및 고압 조건하에서 열처리를 진행하였다.
아래의 비교예는 실험예와 전극 물질을 달리하고 및 고정 전하 패턴을 형성하지 않고 반도체 소자를 제작하였다.
<비교예>
실험예와 달리, HfO2 고정 전하층을 형성하지 않고, 실리콘 산화물(SiO2)/ 실리콘(Si) 기판 상에 하부 TiN 전극층을 형성하였다. HZO 터널 배리어 층은 10mm가 되도록 증착하였다. HZO 터널 배리어 층 상에 상부 TiN 전극층을 형성하였다. 그 밖의 공정은 실험예와 실질적으로 동일하게 수행하였다.
도 3a는 비교예에 따른 히스테리시스 루프(hysteresis roop)를 나타낸 것 이다. 도 3b는 실험예에 따른 히스테리시스 루프(hysteresis roop)를 나타낸 것이다.
도 3a를 참조하면, 비교예에서는 0V 근처에서 실질적으로 하나의 상태(state)를 가질 수 있고, 잔류 분극이 0에 가까울 수 있다. 도 3b를 참조하면, 0V 근처에서 서로 다른 두 상태(0 및 1)를 가질 수 있다. 또한 0V에서도 잔류 분극 차이가 커서 두 상태를 읽는 동작이 수월할 수 있다. 실험예는 비교예에 비하여 히스테리시스 루프가 좌측으로 이동(shift)한 형태를 가질 수 있다. 실험예의 동작 전압 범위(△SR)는 -3.2V 내지 1.8V일 수 있다.
즉, 비교예 및 실험예를 비교하면, 반강유전체를 터널 배리어 패턴으로 사용하는 경우에도, 일함수가 다른 전극들 및 고정 전하층의 제공에 따라서, 비휘발성 메모리 소자로 구성하는 것이 가능할 수 있다.
반강유전체를 이용하여 비휘발성 메모리 소자를 구성하는 경우에, 스위칭 속도, 내구성이 강유전체를 이용한 비휘발성 메모리 소자보다 높게 관찰되었다. 또한 본 발명의 개념에 따르면, 반강유전체를 이용하는 경우에도 외부 전압의 인가 없이도 분극을 형성함으로써, 비휘발성 메모리 소자로 활용이 유용할 수 있다.
본 발명의 개념에 따르면, 고정 전하 패턴(FC)은 하부 전극(BE)과 터널 배리어 패턴(TB) 사이 및 상부 전극(TE) 및 터널 배리어 패턴(TB) 사이에 제공되지 않을 수 있다. 구체적으로 고정 전하 패턴(FC)은 터널 배리어 패턴(TB)과 접촉하지 않을 수 있다. 고정 전하 패턴(FC)이 터널 배리어 패턴(TB)과 하부 전극(BE) 사이에 제공되고, 상기 터널 배리어 패턴(TB)과 접촉하게 형성되는 경우에는, 실험예에 비하여 히스테리시스 루프가 소폭 이동하고, 고정 전하 패턴(FC)에 따른 내부 전기장의 강화 효과가 거의 나타나지 않았다.앞서 실험예에서 설명한 열처리 공정에서 고정 전하 패턴(FC) 및 터널 배리어 패턴(TB) 사이의 확산이 활발하게 이루어지고, 내부 전기장 효과가 감소하거나, 터널 배리어 패턴(TB)의 반강유전체 특성이 변경되는 것으로 파악된다.
도 4는 일부 실시예들에 따른 비휘발성 메모리 소자의 단면을 나타낸 것 이다. 도 5a는 도 4의 반강유전체 터널 접합 패턴 형성 전의 밴드갭 에너지를 나타낸 것이다. 도 5b는 도 4의 반강유전체 터널 접합 패턴 형성 후의 밴드갭 에너지를 나타낸 것이다. 도 5c는 도 4의 반강유전체 터널 접합 패턴에 음의 고정 전하 패턴이 부착된 경우의 밴드갭 에너지를 나타낸 것이다. 도 1, 도 2a 내지 도 2c에서 설명한 것과 중복되는 설명은 생략하기로 한다.
도 4 및 도 5a를 참조하면, 하부 전극(BE)은 낮은 일 함수(WFlow)를 가지는 제1 물질을 포함할 수 있고, 상부 전극(TE)은 높은 일 함수(WFhigh)를 가지는 제2 물질을 포함할 수 있다. 일 예로 제1 물질은 TiN이고, 제2 물질은 RuO2일 수 있다.
도 4 및 도 5b를 참조하면, 하부 전극(BE) 및 상부 전극(TE)이 HZO를 포함하는 터널 배리어 패턴(TB)과 접촉함으로써, 반강유전체 터널 접합 패턴(AFTJ)을 형성할 수 있다. 하부 전극(BE)의 낮은 일 함수(WFlow) 및 상부 전극(TE)의 높은 일 함수(WFhigh)의 차이로 인하여 터널 배리어 패턴(TB)에 하부 전극(BE)에서 상부 전극(TE) 방향으로 내부 전기장(Built-in bias, Vbuilt-in)이 발생할 수 있다.
도 4 및 도 5c를 참조하면, 하부 전극(BE)에 양의 전하를 가지는 고정 전하 패턴(FC)이 부착되는 경우, 터널 배리어 패턴(TB) 내에 내부 전기장(Built-in bias)이 더 강하게 발생할 수 있다.
즉, 본 발명의 개념에 따르면, 고정 전하 패턴(FC)의 전하 성격에 따라서, 상부 전극(TE) 및 하부 전극(BE)의 조합을 달리할 수 있다. 도 1과 같이, 고정 전하 패턴(FC)이 음의 전하를 가지는 경우에는, 하부 전극(BE)이 상부 전극(TE)보다 큰 일 함수를 가지도록 형성하는 것이 내부 전기장의 세기를 더 크게 할 수 있다. 또한 도 4와 같이고정 전하 패턴(FC)이 양의 전하를 가지는 경우에는, 하부 전극(BE)이 상부 전극(TE)보다 작은 일 함수를 가지도록 형성하는 것이 내부 전기장의 세기를 더 크게 할 수 있다.
도 6은 본 발명의 일 실시예에 따르는 크로스 포인트 어레이 장치를 나타내는 사시도이다. 도 7은 도 6의 크로스-포인트 어레이 장치의 부분 확대도이다. 이하에서 설명하는 것들을 제외하면 도 1에서 설명한 것들과 중복된 것들은 생략하도록 한다.
도 6을 참조하면, 크로스-포인트 어레이 장치(1000)는 x-방향으로 배열되는 제1 도전 라인(CL1), y-방향으로 배열되는 제2 도전 라인(CL2), 및 제1 및 제2 도전 라인(CL1, CL2)이 교차하는 영역에서 z-방향을 따라 배치되는 필라 구조물들(100)을 포함한다. 필라 구조물들(100)의 각각은 도 1의 비휘발성 메모리 소자(100)와 대응될 수 있다.
도 7을 참조하면, 필라 구조물(100)은 하부 전극(BE), 터널 배리어 패턴(TB), 상부 전극(TE), 및 고정 전하 패턴(FC)을 포함할 수 있다. 고정 전하 패턴(FC)은 제1 도전 라인(CL1)과 접촉할 수 있다. 일부 실시예들에 따르면, 고정 전하 패턴(FC) 및 제1 도전 라인(CL1) 사이에는 콘택이 개재될 수 있다. 제1 도전 라인(CL1)은 도핑된 반도체 물질(ex: 도핑된 실리콘), 금속(ex: 텅스텐, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(ex: 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(ex: 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 제1 도전 라인들(CL1)의 각각은 전계 효과 트랜지스터들과 추가적으로 연결될 수 있다. 제1 도전 라인들(CL1)의 각각은 대응되는 전계 효과 트랜지스터의 일 단자에 전기적으로 접속될 수 있다.(ex: AFE-RAM).
제2 도전 라인들(CL2)의 각각은 상부 전극(TE)과 연결될 수 있다. 도전 라인(108)은 금속(ex, 티타늄, 탄탈늄, 구리, 알루미늄 또는 텅스텐 등) 및 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄 등) 중 적어도 하나를 포함할 수 있다. 일부 실시예들에 따르면, 도전 라인(108)은 비트 라인으로 기능할 수 있다.
본 발명의 기술적 사상의 실시예들에 대한 이상의 설명은 본 발명의 기술적 사상의 설명을 위한 예시를 제공한다. 따라서 본 발명의 기술적 사상은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
ATFJ: 반강유전체 터널 접합 패턴
BE: 하부 전극
TB: 터널 배리어 패턴
TE: 상부 전극
FC:고정 전하층
SB: 기판

Claims (18)

  1. 기판 상의 고정 전하 패턴(fixed charge layer);
    상기 고정 전하 패턴 상의 하부 전극;
    상기 하부 전극 상의 상부 전극; 및
    상기 하부 전극 및 상기 상부 전극 사이의 터널 배리어 패턴을 포함하고,
    상기 고정 전하 패턴은 상기 하부 전극과 접촉하고, 상기 하부 전극을 그 사이에 두고 상기 터널 배리어 패턴과 이격하고,
    상기 터널 배리어 패턴은 반강유전체 물질을 포함하고,
    상기 하부 전극은 제1 물질을 포함하고,
    상기 상부 전극은 제2 물질을 포함하고,
    상기 제1 물질 및 상기 제2 물질은 서로 일 함수(work function)가 다른 비휘발성 메모리 소자.
  2. 제1항에 있어서,
    상기 제1 물질의 일 함수 및 상기 제2 물질의 일 함수의 차이는 0.5eV 이상인 비휘발성 메모리 소자.
  3. 제1항에 있어서,
    상기 고정 전하 패턴은 SiO2, HfO2, ZrO2, TiO2, VO, Nb2O5, Ta2O5, Al2O3, Y2O3, 및 Ln2O3 중 어느 하나를 포함하는 비휘발성 메모리 소자.
  4. 제1항에 있어서,
    상기 제1 물질은 상기 제2 물질보다 일 함수가 크고,
    상기 고정 전하 패턴은 음의 전하를 가지는 비휘발성 메모리 소자.
  5. 제1항에 있어서,
    상기 제1 물질은 상기 제2 물질보다 일 함수가 작고,
    상기 고정 전하 패턴은 양의 전하를 가지는 비휘발성 메모리 소자.
  6. 제1항에 있어서,
    상기 제1 물질 및 상기 제2 물질은
    금속, 금속 산화물, 및 반도체 물질 중 어느 하나를 포함하고,
    상기 금속은 TiN, TaN, NbN, VN, ZrN, HfN, TiAlN, W, Cu, Pt, Mo, Ni, 및 Al 중 어느 하나를 포함하고,
    상기 금속 산화물은 RuO2, IrO2, ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum-doped Zinc Oxide), 및 HIZO(Hafnium Indium Zinc Oixde) 중 어느 하나를 포함하고,
    상기 반도체 물질은 n-type Si, p-type Si, Ge, 및 SiGe 중 어느 하나를 포함하는 비휘발성 메모리 소자.
  7. 제1항에 있어서,
    상기 반강유전체 물질은 HfxZr1-xO2 (x>0) 또는 ZrO2를 포함하는 비휘발성 메모리 소자.
  8. 제1항에 있어서,
    상기 반강유전체 물질은 HfxZr1-xO2 (x>0)을 포함하고,
    상기 터널 배리어 패턴은 Hf의 함유량보다 Zr의 함유량이 큰 비휘발성 메모리 소자.
  9. 제1항에 있어서,
    상기 터널 배리어 패턴은 1nm 내지 10nm의 두께를 가지는 비휘발성 메모리소자.
  10. 제1항에 있어서,
    상기 고정 전하 패턴의 두께는 4.2nm 내지 8nm인 비휘발성 메모리 소자.
  11. 기판 상의 산화물 층; 및
    상기 산화물 층 상의 반강유전체 터널 접합 패턴을 포함하고,
    상기 반강유전체 터널 접합 패턴은:
    하부 전극;
    상기 하부 전극 상의 상부 전극; 및
    상기 하부 전극 및 상기 상부 전극 사이의 터널 배리어 패턴을 포함하고,
    상기 산화물 층은 상기 하부 전극을 그 사이에 두고 상기 터널 배리어 패턴과 이격하고, 상기 하부 전극과 접촉하며,
    상기 터널 배리어 패턴은 반강유전체 물질을 포함하고,
    상기 반강유전체 물질은 HfxZr1-xO2 (x>0)을 포함하고,
    상기 터널 배리어 패턴은 Hf의 함유량보다 Zr의 함유량이 더 크고,
    상기 산화물 층은 고정 전하(fixed charge)를 포함하는 비휘발성 메모리소자.

  12. 제11항에 있어서,
    상기 상부 전극 및 상기 하부 전극은 일함수가 서로 다른 물질을 포함하는 비휘발성 메모리 소자.
  13. 제11항에 있어서,
    상기 하부 전극은 RuO2를 포함하고,
    상기 상부 전극은 TiN을 포함하고,
    상기 산화물 층은 HfO2을 포함하는 비휘발성 메모리 소자.
  14. 제11항에 있어서,
    상기 산화물 층은 상기 터널 배리어 패턴보다 산소 공공 농도가 큰 비휘발성 메모리 소자.
  15. 제11항에 있어서,
    상기 기판에 제공되는 트랜지스터를 더 포함하고,
    상기 트랜지스터의 일 단자는 상기 반강유전체 터널 접합 패턴과 전기적으로 연결되는 비휘발성 메모리 소자.
  16. 제1 방향을 따라서 연장하는 제1 도전라인;
    상기 제1 도전라인과 교차하는 제2 방향을 따라서 연장하는 제2 도전라인; 및
    상기 제1 도전라인 및 상기 제2 도전라인 사이에 제공되는 필라 구조물을 포함하고,
    상기 필라 구조물은:
    차례로 적층되는 고정 전하 패턴, 하부 전극, 반강유전체 패턴, 및 상부 전극을 포함하고,
    상기 고정 전하 패턴은 상기 하부 전극과 접촉하고, 상기 하부 전극을 사이에 두고 상기 반강유전체 패턴과 이격하고,
    상기 하부 전극은 제1 물질을 포함하고,
    상기 상부 전극은 제2 물질을 포함하고,
    상기 제1 물질 및 상기 제2 물질은 서로 일 함수(work function)가 다른 크로스 포인트 어레이 장치.
  17. 제16항에 있어서,
    상기 제1 물질은 상기 제2 물질보다 일 함수가 크고,
    상기 고정 전하 패턴은 음의 전하를 가지는 크로스 포인트 어레이 장치.
  18. 제16항에 있어서,
    상기 제1 물질은 상기 제2 물질보다 일 함수가 작고,
    상기 고정 전하 패턴은 양의 전하를 가지는 크로스 포인트 어레이 장치.

KR1020210055997A 2021-04-29 2021-04-29 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치 KR102514952B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210055997A KR102514952B1 (ko) 2021-04-29 2021-04-29 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US17/321,814 US11729992B2 (en) 2021-04-29 2021-05-17 Nonvolatile memory device and cross point array device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210055997A KR102514952B1 (ko) 2021-04-29 2021-04-29 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치

Publications (2)

Publication Number Publication Date
KR20220148640A KR20220148640A (ko) 2022-11-07
KR102514952B1 true KR102514952B1 (ko) 2023-03-29

Family

ID=83807827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210055997A KR102514952B1 (ko) 2021-04-29 2021-04-29 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치

Country Status (2)

Country Link
US (1) US11729992B2 (ko)
KR (1) KR102514952B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230054171A1 (en) * 2021-08-17 2023-02-23 Applied Materials, Inc. Ferroelectric tunnel junction devices with internal biases for long retention
KR102647016B1 (ko) * 2023-04-17 2024-03-12 연세대학교 산학협력단 데이터 보존성이 향상된 스핀 로직 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302876A (ja) * 2004-04-08 2005-10-27 Denso Corp トンネル磁気抵抗効果素子およびその製造方法ならびに製造装置
KR100604846B1 (ko) * 2004-04-23 2006-07-31 삼성전자주식회사 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법
US7732275B2 (en) 2007-03-29 2010-06-08 Sandisk Corporation Methods of forming NAND flash memory with fixed charge
KR100989180B1 (ko) * 2008-07-21 2010-10-20 재단법인서울대학교산학협력재단 저항변화기록소자 및 그 제조방법
KR20100097468A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR101145331B1 (ko) 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 저항 메모리 장치
US10056393B2 (en) 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
KR20210085460A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법

Also Published As

Publication number Publication date
US20220352187A1 (en) 2022-11-03
KR20220148640A (ko) 2022-11-07
US11729992B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
US10475813B2 (en) Ferroelectric memory device and method of manufacturing the same
US10964721B2 (en) Semiconductor devices including ferroelectric layer and methods of fabricating the same
US10374054B2 (en) Ferroelectric memory devices
US7573083B2 (en) Transistor type ferroelectric memory and method of manufacturing the same
US11508846B2 (en) Ferroelectric memory device
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
KR102514952B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
WO2007138646A1 (ja) 不揮発性メモリ素子およびその製造方法ならびに不揮発性メモリ素子を用いた半導体装置
US8729704B2 (en) Multilayer dielectric memory device
US20190019801A1 (en) Ferroelectric memory device and a method of manufacturing the same
US20230030038A1 (en) Ferroelectric components and cross point array devices including the ferroelectric components
US20240038891A1 (en) Electronic device and method of manufacturing the same
US11670715B2 (en) Semiconductor devices with ferroelectric layer and methods of manufacturing thereof
US11818895B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
KR102479391B1 (ko) 분극 가능한 물질을 이용한 메모리 소자
TWI834216B (zh) 半導體裝置
US20230371270A1 (en) Memory devices
US20220199757A1 (en) Ferroelectric Devices
TW202415250A (zh) 半導體裝置
KR20240020094A (ko) 강유전체 메모리 소자
WO2024091179A1 (en) A vertical channel-all-around metal-antiferroelectric-metal-insulator-semiconductor field effect transistor
CN115863428A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right