JP2011029304A - 半導体装置、半導体装置の製造方法、および電子機器 - Google Patents

半導体装置、半導体装置の製造方法、および電子機器 Download PDF

Info

Publication number
JP2011029304A
JP2011029304A JP2009171890A JP2009171890A JP2011029304A JP 2011029304 A JP2011029304 A JP 2011029304A JP 2009171890 A JP2009171890 A JP 2009171890A JP 2009171890 A JP2009171890 A JP 2009171890A JP 2011029304 A JP2011029304 A JP 2011029304A
Authority
JP
Japan
Prior art keywords
layer
metal oxide
semiconductor device
wiring layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009171890A
Other languages
English (en)
Other versions
JP5685805B2 (ja
Inventor
Yohei Sugimoto
陽平 杉本
Sumio Utsunomiya
純夫 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009171890A priority Critical patent/JP5685805B2/ja
Publication of JP2011029304A publication Critical patent/JP2011029304A/ja
Application granted granted Critical
Publication of JP5685805B2 publication Critical patent/JP5685805B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】IGZO層とITO層とを電気的に接続する場合には、易加工性を備え電気抵抗率が低いアルミ等の金属と高融点金属としてのチタン等との積層構造を用いる必要があるが、積層構造を形成する場合、複数の金属層を形成する必要がある。そのため製造工程が増えると共に、パーティクル等の発生確率が増え、歩留まりを落とすという課題がある。
【解決手段】ITO等の金属酸化物を用いた画素電極2aが、層間絶縁層9に形成されたコンタクトホール9aを介してIGZO層を用いた配線層7aと電気的に接続している。画素電極2aとAl−Nd合金を用いた上電極6cと直接接触させた場合、コンタクト抵抗が高くなるが、配線層7aにIGZO層を用い、画素電極2aにITO等の第2金属酸化物配線層を用いた場合、互いの構造が類似していることから、密接させるだけで接触抵抗の増大を招くことなく電気的に導通を取ることが可能となる。
【選択図】図3

Description

本発明は、半導体装置、半導体装置の製造方法、および電子機器に関する。
基板本体上に薄膜トランジスター(以下、TFTとも記載する)が形成された半導体装置としては、液晶装置や有機エレクトロルミネッセンス装置(以下、有機EL装置とも記載する)等の電気光学装置に用いる素子基板や、受光素子を用いた固体撮像装置に用いる素子基板を挙げることができ、かかる半導体装置(素子基板)では、TFTによって画素トランジスターが構成されている。また、TFTを利用した半導体装置としては電子ペーパーもある。
かかる半導体装置に用いるTFTを構成する半導体層としては、例えばアモルファスシリコン層を例示することができるが、アモルファスシリコン層はキャリアの移動度が0.6cm2/V・sec程度と他の半導体層と比べ低いため、このTFTを用いて例えば高精彩動画等、高速変調された画像信号を扱う場合、画像信号に追従して表示を行わせることが困難となる問題点がある。
そこで、近年は、特許文献1に示されるようにインジウム(In)−ガリウム(Ga)−亜鉛(Zn)酸化物層(IGZO層)等の金属酸化物半導体層をTFTのチャネル領域として利用することが提案されている。IGZO層は製造方法にも依存するが、10-5S/cm程度の導電率を備えており、この導電率を制御することでTFTとしての動作を行うことができる。IGZO層はアモルファスシリコンの10倍以上となる10cm2/V・sec程度の移動度を備えるため、高速でスイッチング動作を行わせることが可能となる。また、ポリシリコンのように粒界を持たないため、高い均一性を持ったTFTを形成することが可能となる。
ここで、IGZO層に代表される金属酸化物半導体層は、アルゴンプラズマ等に曝されると酸素欠損を生じることが報告されている(非特許文献1参照)。そのため、プラズマプロセスを行う場合はIGZO層を覆う保護層を備えた状態で処理を行う方法が主として用いられている。
また、インジウム−錫酸化物(ITO)に代表される金属酸化物導体層は、特許文献2に記載されているように、チタン等の高融点金属を介して導通を取らないと他の導体層との間での接触抵抗が高くなる。そのため、金属層と、金属酸化物導体層とを電気的に接続する場合には、易加工性を備え電気抵抗率が低いアルミ等の金属と、高融点金属としてのチタン等との積層構造を用いる構造が用いられている。
特開2008−235871号公報 特開昭61−13227号公報
Applied Physics Letters93、203506(2008)
IGZO層とITO層とを金属層を介して電気的に接続する場合には、上記したように易加工性を備え電気抵抗率が低いアルミ等の金属と高融点金属としてのチタン等との積層構造を用いる必要があるが、積層構造を形成する場合、複数の金属層を形成する必要がある。そのため製造工程が増えると共に、パーティクル等の発生確率が増え、歩留まりを落とすという課題がある。また、IGZO層の導電率は前述したように10-5S/cm程度と低いため、この層を配線層として用いることは困難で、なんらかの形で並列に導体層を形成し、この導体層により導通を取る場合が主に知られているが、この場合も製造工程が煩雑化し、製造工程の増加、および製造工程の増加に伴う歩留まりの低下が生じるという課題がある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態または適用例として実現することが可能である。
[適用例1]本適用例にかかる半導体装置は、基板表面側に配置され開口部を備える絶縁体層と、前記絶縁体層の一方の面側に位置し、金属酸化物半導体層と第1金属酸化物配線層とを兼ねる第1金属酸化物層と、前記絶縁体層の他方の面側に位置し、前記絶縁体層を含む分離領域により前記第1金属酸化物層と分離され、かつ前記開口部を介して前記第1金属酸化物配線層と一部が密接している第2金属酸化物配線層と、を備えることを特徴とする。
これによれば、第2金属酸化物配線層と第1金属酸化物配線層とを密接させることで電気的な導通が取られている。導電性を備える、第2金属酸化物配線層を配線に用い、金属層と電気的な導通を取る場合にはチタン等の高融点金属層を介して導通を取らないと、接触抵抗が特許文献2に示されるように高くなってしまうが、金属酸化物配線層同士を密接させた場合、互いの構造が類似していることから、密接させるだけで接触抵抗の増大を招くことなく電気的に導通を取ることが可能となる。そのため、高融点金属層を省略した構造を用いることで構造を簡素化できる。このように構成要素を減らすことで、信頼性やコストの面で優れた半導体装置を提供することが可能となる。
[適用例2]上記適用例にかかる半導体装置であって、前記第1金属酸化物配線層は、電気的に並列に接続された金属導体層を備えることを特徴とする。
上記した適用例によれば、電気抵抗の低い金属導体層を並列に備えることで、第1金属酸化物配線層の等価電気抵抗を下げることが可能となり、第1金属酸化物配線層を、より良好な配線層として用いることが可能となる。
[適用例3]上記適用例にかかる半導体装置であって、前記第1金属酸化物配線層は、前記金属酸化物半導体層よりもキャリア密度が高いことを特徴とする。
上記した適用例によれば、第1金属酸化物配線層の電気抵抗は金属酸化物半導体層よりも低くなる。金属酸化物半導体層は電導度を変調させる機能を有する必要があるためそのキャリア密度には制約があるが、第1金属酸化物配線層にはそのような制約がないためキャリア密度を高くして電気抵抗を下げることが可能となる。具体的な一例として、ドナーとして機能する酸素欠損を意図的に第1金属酸化物配線層に形成することでキャリア密度を高くして、電気抵抗を下げることができる。
[適用例4]上記適用例にかかる半導体装置であって、前記第1金属酸化物配線層と前記第2金属酸化物配線層とは、前記開口部と連なる前記第1金属酸化物配線層の側壁、または開口面に位置する前記第1金属酸化物配線層の少なくともいずれかで密接していることを特徴とする。
上記した適用例によれば、容易に電気的な接触を取ることが可能となる。開口部と連なる第1金属酸化物配線層の側壁で密接させる場合、チタン等の高融点金属を第1金属酸化物配線層の側壁に配置することは技術上困難であるが、互いの構成が類似する第1金属酸化物配線層と第2金属酸化物配線層を密接させることは容易であり、チタン等の高融点金属を挟むことなく導通を取ることが可能となる。また、開口面に位置する第1金属酸化物配線層は、開口部の面積をそのまま用いて密接しているため、側壁よりも広い面積で導通を取ることが可能となり、さらに低い電気抵抗で導通を取ることが可能となる。
[適用例5]上記適用例にかかる半導体装置であって、前記第1金属酸化物層はIGZO(インジウム−ガリウム−亜鉛酸化物)、インジウム−亜鉛酸化物、ZnO(酸化亜鉛)であり、前記第2金属酸化物配線層は、ITO(インジウム−錫酸化物)であることを特徴とする。
上記した適用例によれば、構造が類似した物質同士を密接させていることから、チタン等の高融点金属を介することなく接触抵抗を抑えて電気的な導通を取ることが可能となる。
[適用例6]本適用例にかかる半導体装置の製造方法は、基板表面側に、ゲート電極を形成する工程と、前記基板表面側に、ゲート絶縁層を形成する工程と、前記基板表面側に、金属酸化物半導体層と第1金属酸化物配線層とを兼ねる金属酸化物層を形成する工程と、前記金属酸化物層表面の一部に、前記基板の平面方向で前記ゲート電極と重なるエッチング保護層を形成する工程と、前記基板表面側に保護層を形成する工程と、前記保護層を開口させ、前記第1金属酸化物配線層を露出させた開口部を形成する工程と、前記基板表面側に前記開口部で第1金属酸化物配線層と密接する第2金属酸化物配線層を形成する工程とを含むことを特徴とする。
これによれば、露出した第1金属酸化物配線層に重ねて第2金属酸化物配線層が形成される。第2金属酸化物配線層を用い、金属層と電気的な導通を取る場合にはチタン等の高融点金属を介して導通を取らないと、接触抵抗が特許文献2に示されるように高くなってしまうが、金属酸化物配線層同士を密接させた場合、互いの構造が類似していることから開口部で密接させるだけで接触抵抗の増大を招くことなく電気的に導通を取ることが可能となる。そのため、金属層を高融点金属や、積層構造にすることなくAlNd(アルミ:ネオジム合金)等加工性に優れた金属を金属層に用いることが可能となる。
[適用例7]上記適用例にかかる半導体装置の製造方法であって、前記エッチング保護層を形成した後、前記保護層を形成する前に、前記基板表面側に金属層を形成する工程と、前記基板の面方向において、前記エッチング保護層に重なる領域にある前記金属層は除去し、前記ゲート電極を挟むソース・ドレイン領域は残して前記金属層と前記金属酸化物層を一度にエッチングする工程と、をさらに有することを特徴とする。
上記した適用例によれば、フォトリソグラフ工程数を低減することが可能となる。一度にエッチングすることで2回必要なフォトリソグラフ工程を1回で済ませることができる。加えて、自己整合的にソース・ドレイン領域と金属層を形成するため、合わせずれのないエッチングが可能となる。
[適用例8]上記適用例にかかる半導体装置の製造方法であって、前記エッチング保護層を形成した後であって、前記保護層を形成する前に、前記基板表面側をプラズマ処理し、前記金属酸化物半導体層と比べ導電率が高い前記第1金属酸化物配線層を形成する工程と、をさらに有することを特徴とする。
上記した適用例によれば、金属酸化物半導体層がエッチング保護層で覆われ、第1金属酸化物配線層が露出した状態で金属酸化物層はプラズマ雰囲気に晒される。金属酸化物半導体層はプラズマ雰囲気に晒されないため、キャリア密度は変化せずゲートからの電界によりキャリア密度変調が可能な半導体層としての性質を保つ。一方、第1金属酸化物配線層はプラズマ雰囲気に晒されることでキャリア密度が高くなり、金属酸化物半導体層と比べ電気抵抗を下げることが可能となる。そのため、第1金属酸化物配線層内での電圧降下を抑えることが可能となる。
[適用例9]本適用例にかかる電子機器は、上記した半導体装置または、上記した半導体装置の製造方法で作られた半導体装置を含むことを特徴とする。
これによれば、この電子機器は、高融点金属層を省略し簡素化された構造を用いた半導体装置を含んでいるため、信頼性やコストの面で優れた電子機器を提供することが可能となる。
(a)は、本発明を適用した半導体装置としての素子基板を対向基板の側から見た平面図、(b)は、(a)のH−H’断面図。 液晶装置が備える素子基板の電気的な構成を示す等価回路図。 (a)は、第1の実施形態にかかる電気光学装置を含む液晶装置の平面図、(b)は、(a)のA1−B1線断面図。 (a)は、第2の実施形態にかかる電気光学装置を含む液晶装置の平面図、(b)は、(a)のA1−B1線断面図。 (a)、(b)、(c)は、第3の実施形態にかかる素子基板の製造方法を示す工程断面図。 (a)、(b)、(c)は、第3の実施形態にかかる素子基板の製造方法を示す工程断面図。 (a)、(b)は、第4の実施形態にかかる素子基板の製造方法を示す工程断面図。 (a)は、電気光学装置を備えたモバイル型のパーソナルコンピューター、(b)は、電気光学装置を備えた携帯電話機、(c)は、電気光学装置を適用した情報携帯端末の構成図。
(第1の実施形態:半導体装置としての素子基板を備えた液晶装置の全体構成)
以下、本発明を具体化した各実施形態を図面に基づいて説明する。図1(a)は、本発明を適用した半導体装置としての素子基板を備えた液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、(b)は、(a)のH−H’断面図である。以後、「上」とは、素子基板10から対向基板20に向かう方向と定義し、直接構成要素が接触していない場合も含むものとする。そして、「下」とは「上」と反対方向を指すものとして定義し、直接構成要素が接触していない場合も含むものとする。図1(a)、(b)において、本形態の液晶装置100は、TN(Twisted Nematic)モード、ECB(Electrically Contorolled Birefringence)モード、あるいはVAN(Vertical Aligned Nematic)モード等で駆動される透過型のアクティブマトリクス型液晶装置である。この液晶装置100では、シール材22を介して素子基板10(半導体装置)と、対向基板本体21の素子基板10側に、対向電極28や配向膜29等を備えた対向基板20とが貼り合わされ、その間に液晶1fが保持されている。素子基板10において、シール材22の外側に位置する端部領域には、データ線駆動用IC60、および走査線駆動用IC30がCOG(Chip On Glass)実装されているとともに、基板辺に沿って実装端子12が形成されている。シール材22は、素子基板10と対向基板20とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂等を用いた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。シール材22には、その途切れ部分によって液晶注入口25が形成され、液晶1fを注入した後、封止材26により封止されている。
素子基板10にはTFT1cや画素電極2aがマトリクス状に形成され、その表面に配向膜19が形成されている。対向基板20には、シール材22の内側領域に遮光性材料を用いた額縁24(図1(b)では図示を省略)が形成され、その内側が画像表示領域1aになっている。対向基板20には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプ等と称せられる遮光膜が形成され、その上層側には、対向電極28および配向膜29が形成されている。図1(b)では図示を省略するが、対向基板20において、素子基板10の各画素に対向する領域には、RGBのカラーフィルターがその保護膜とともに形成されることで、液晶装置100を前述したようにモバイルコンピューター、携帯電話機、液晶テレビ等といった電子機器のカラー表示装置として用いることを可能としている。
(素子基板の構成)
図2は、図1に示す液晶装置が備える素子基板の電気的な構成を示す等価回路図である。図2に示すように、素子基板10には、画像表示領域1aに相当する領域に複数のソース線6a(データ線)およびゲート線3a(走査線)が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素1bが構成されている。ゲート線3aは走査線駆動用IC30から延びており、ソース線6aはデータ線駆動用IC60から延びている。また、素子基板10には、液晶1fの駆動を制御するための画素スイッチング用のTFT1cが各画素1bに形成され、TFT1cのソースにはソース線6aが電気的に接続され、TFT1cのゲートにはゲート線3aが電気的に接続されている。
さらに、素子基板10には、ゲート線3aと並行して容量線3bが形成されている。本形態では、TFT1cに対して、対向基板20との間に構成された液晶容量1gが直列に接続されているとともに、液晶容量1gに対して並列に保持容量1hが接続されている。ここで、容量線3bは、走査線駆動用IC30に接続されることで一定電位に保持されている。
このように構成した液晶装置100では、TFT1cを一定期間だけそのオン状態とすることにより、ソース線6aから供給される画像信号を各画素1bの液晶容量1gに所定のタイミングで書き込む。液晶容量1gに書き込まれた所定レベルの画像信号は、液晶容量1gで一定期間保持される。また、液晶容量1gには保持容量1hが並列に備えられ、液晶容量1gに保持された画像信号がリークにより変動することを抑制している。
(各画素の構成:ドレイン電極と配線層を並列に配置した構成)
以下、ドレイン電極と配線層を並列に配置した構成について図面を用いて説明する。図3(a)は、本実施形態にかかる電気光学装置を含む液晶装置の画素1つ分の平面図、(b)は、A1−B1に相当する位置で液晶装置を切断したときの断面図である。図3(a)では、画素電極を太くて長い点線で示し、ゲート線およびそれと同時形成された薄膜を細い実線で示し、ソース線およびそれと同時形成された薄膜を細い一点鎖線で示し、半導体層を細くて短い点線で示してある。コンタクトホールについては、ゲート線等と同様、細い実線で示してある。
図3(a)に示すように、素子基板10では、ゲート線3aとソース線6aで囲まれた画素領域1eに画素1bを構成する以下の要素が構成されている。まず、画素領域1eには、ボトムゲート型のTFT1cが備える能動層を構成する金属酸化物半導体層7cが形成されている。ここでは、金属酸化物半導体層7cと第1金属酸化物配線層としての配線層7aには、同時に形成されたIGZOを材料として用いた場合について説明を続ける。IGZOを材料として用いた場合、厚さとしては50nm程度の値のものを用いることが制御性、リーク電流等の観点から好適である。ここで、IGZOに代えて、IZO(登録商標、インジウム−亜鉛酸化物)、ZnO(酸化亜鉛)等の物質を用いても良く、またCd−Ge−O(カドミウム−ゲルマニウム酸化物)、Cd−Pb−O(カドミウム−鉛酸化物)等の物質を用いても良い。。ここで、ゲート線3aからの突出部分によってゲート電極が形成されている。ゲート線3aは例えば金属酸化物半導体層7cのうち、ソース側の端部には、ソース線6aがソース電極として重なっており、ドレイン側の端部にはドレイン電極6bが重なっている。また、ゲート線3aと並列して容量線3bが形成されている。そして、酸化シリコン等を用いたエッチング停止層8a(詳細は後述する)の下側には、金属酸化物半導体層7cが配置されている。
また、画素領域1eには、容量線3bからの突出部分を下電極3cとし、ドレイン電極6bと第1金属酸化物配線層としての配線層7aとの積層構造を備える延設部分を上電極6cとする保持容量1hが形成されている。また、ソース線6aも配線層7aと重なった構造を備えている。そして、上電極6cに対しては、コンタクトホール9aを介して、第2金属酸化物配線層としての厚さが200nm程度のITO層(Indium Tin Oxide)を用いた画素電極2aが電気的に接続されている。
このように構成した素子基板10のA1−B1断面は、図3(b)に示すように表される。まず、ガラス基板や石英基板、またはPET(ポリエチレンテレフタレート)やアクリル等の樹脂を用いた絶縁基板11上には、例えば金属や、金属的伝導を示す半導体等、導電性を備えた物質を用いたゲート線3a(ゲート電極)、および容量線3b(保持容量1hの下電極3c)が形成されている。本実施形態では、ガラス基板を用いた例について説明を続ける。ゲート線3aおよび容量線3bは、厚さ150nm程度の、ネオジムが添加されたアルミニウム合金層や、銅が添加されたアルミニウム合金層を用いることができる。
本形態において、ゲート線3aの上層側にはゲート線3aを覆うように、酸化シリコン、窒化シリコン、酸窒化シリコン、窒酸化シリコン、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化イットリウム等を用いたゲート絶縁層4が形成されている。本実施形態において、ゲート絶縁層4は酸窒化シリコンを用いている。厚さとしては、TFT1cの使用電圧に依存するが、例えば200nm程度の厚みが例示できる。
ゲート絶縁層4の上層のうち、ゲート線3aの突出部分(ゲート電極)と部分的に重なる領域には、TFT1cの能動層を構成する金属酸化物半導体層7cが形成されている。金属酸化物半導体層7cのうち、ソース領域の上層にはソース線6a(ソース電極)が積層され、ドレイン領域の上層にはドレイン電極6bが形成され、TFT1cが構成されている。また、ドレイン電極6bの延設部分によって上電極6cが形成されている。かかる上電極6cは、ゲート絶縁層4の一部を用いた誘電体層4cを介して下電極3cに対向することにより、保持容量1hを構成している。ソース線6aおよびドレイン電極6b(上電極6c)には、例えば厚さが100nmの、モリブデンを用いている。
ソース線6a、ドレイン電極6bおよび上電極6cの上層側には、酸化シリコン等を用いた保護層9c、アクリル樹脂等を用いた平坦化層9bの積層構造を備える層間絶縁層9が形成されており、層間絶縁層9の上層には画素電極2aが形成されている。画素電極2aは、層間絶縁層9に形成されたコンタクトホール9aを介して上電極6c、配線層7aと電気的に接続している。ITO等の金属酸化物を画素電極2aと、ネオジムが添加されたアルミニウム合金とを直接接触させた場合、コンタクト抵抗が上昇する場合があるが、配線層7aにIGZO層を用い、画素電極2aにITO等の第2金属酸化物配線層を用いた場合、互いの構造が類似していることから、密接させるだけで接触抵抗の増大を招くことなく電気的に導通を取ることが可能となる。
なお、ここではコンタクトホール9aの側面で第1金属酸化物配線層としての配線層7aとITO等の金属酸化物を用いた第2金属酸化物配線層としての画素電極2aとを接触させているが、これは、配線層7aを残した状態で、画素電極2aと配線層7aとを、コンタクトホール9aの下面で接触させても良い。この場合、広い面積で画素電極2aと配線層7aとが接触するため、より低い接触抵抗を得ることが可能となる。
画素電極2aは、上電極6c、配線層7aおよびドレイン電極6bを介してTFT1cのドレイン領域に電気的に接続している。そして、画素電極2aの表面には配向膜19が形成されている。
このように構成された素子基板10に対向するように対向基板20が配置され、素子基板10と対向基板20との間には液晶1fが保持されている。対向基板20には、各色のカラーフィルター27、対向電極28および配向膜29が形成されており、画素電極2aと対向電極28との間に液晶容量1g(図2参照)が構成される。なお、対向基板20の側にはブラックマトリクスや保護膜等が形成される場合があるが、それらの図示は省略している。ここで、金属酸化物半導体層7cと第1金属酸化物配線層としての配線層7aにIGZOを用いた場合、配線層7a部の抵抗を選択的に低減させた構造を用いても良い。例えば、厚さ100nm程度の酸化シリコンを用いたエッチング停止層8aをマスクとして、プラズマ照射を行うと、酸素欠損と推測されるドナーにより、キャリアが発生する。そのため、キャリア密度が高くなり配線層7a部の抵抗を選択的に低減することが可能となる。この場合、エッチング停止層8aの下側にはプラズマ照射は行われないため、金属酸化物半導体層7c領域のキャリア密度は元のままに保たれ、半導体としての性質を保持させることができる。
(第2の実施形態:各画素の構成:配線層をドレイン電極、容量電極に用いた構成)
以下、配線層をドレイン電極と容量電極に用いた構成について図面を用いて説明する。図4(a)は、本実施形態にかかる電気光学装置を含む液晶装置の画素1つ分の平面図、(b)は(a)のA1−B1に相当する位置で液晶装置を切断したときの断面図である。本実施形態は、上記した実施形態と類似するところが多いため、主な差異がある部分について説明し、重複を避けるものとする。
大きな違いとしては、図3に示すドレイン電極6b、上電極6cが存在せず、第1金属酸化物配線層としての配線層7aによりドレイン電極6b、上電極6cを兼ねさせている点である。この場合、金属酸化物半導体層7cのキャリア密度を保った状態で配線層7aの導電率を上げることが好ましい。具体的には、エッチング停止層8aとソース線6aを形成した素子基板10を150℃以上220℃以下程度の温度に昇温させた状態で、水素やアンモニアを用いた雰囲気でプラズマを発生させることで、酸素欠損と推測されるドナーが発生し、配線層7aの導電率が向上し、例えば102S/cm程度の導電率を得ることが可能となる。この工程で、エッチング停止層8aが配置された領域にある金属酸化物半導体層7cはプラズマから保護されるため、例えば10-5S/cm程度の導電率を保ち、半導体の性質を保持することが可能となる。
また、図4(b)では、コンタクトホール9aは、配線層7aの面とほぼ一致した深さでエッチングされている。これは、平坦化層9bをプラズマエッチングした後、続けてエッチングを行い、プラズマエッチングを続け、例えばプラズマ中の雰囲気分析を行い、In(インジウム)や、Ga(ガリウム)の成分を検知して、エッチングを打ち切る等の方法等を用いることで実現できる。この場合、プラズマを構成するガスや、励起エネルギーを調整して、保護層9cと配線層7aとの選択比を向上させる技術を併用することも好適である。一例を述べれば、プラズマを構成するガスとしてCF4、CF4+H2、CHF3+Ar、SF6+O2系のガスを用い、例えば室温でエッチングする条件が挙げられる。また、前述したようにコンタクトホール9a側面で配線層7aと画素電極2aとを接触させても良く、この場合には高いプロセスマージンを確保することが可能となる。
(第3の実施形態:液晶装置に用いる半導体装置としての素子基板の製造方法−1)
次に、半導体装置としての素子基板の製造方法について、図面を用いて説明する。
図5(a)、(b)、(c)、図6(a)、(b)、(c)は、本形態の液晶装置に用いた素子基板の製造方法を示す工程断面図である。以下、図面に従い素子基板の製造方法について説明する。なお、工程断面図は図3(a)に示すA1−B1に相当する位置について示している。
まず、工程1として、図5(a)に示すように、ガラス基板や石英基板、またはPET(ポリエチレンテレフタレート)やアクリル等の樹脂を用いた絶縁基板11の表面に100nm程度の厚さを備える、ネオジムを添加したアルミニウム合金膜を形成する。そして、フォトリソグラフィ技術を用いてレジストマスクを形成し金属膜の一部をエッチングすることで、ゲート線3a(ゲート電極)、および下電極3c(容量線3b)を同時形成する。ここで、絶縁基板11としてガラス基板を用いた場合について説明を続ける。なお、絶縁基板11としては、導体基板を覆うように絶縁層を形成したものも含むものとする。例えば、シリコン基板に酸化シリコン層を積層したもの等も適用可能である。
次に、工程2として、図5(b)に示すようにプラズマCVD法やスパッター法を用いて酸化シリコン、窒化シリコン、酸窒化シリコン、窒酸化シリコン、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化イットリウム等を用いたゲート絶縁層4を形成する。本実施形態において、ゲート絶縁層4は酸窒化シリコンを用いている。厚さとしては、TFT1cの使用電圧に依存するが、例えば200nm程度の厚みが例示できる。かかるゲート絶縁層4のうち、下電極3c上に形成された部分は誘電体層4cとして利用される。
次に、工程3として、図5(c)に示すように、アルゴンガスを主として用いたスパッター法等によって、ゲート絶縁層4上に金属酸化物層7を形成する。本形態では、金属酸化物層7として、アモルファスのIGZO層を金属酸化物層7として形成する。スパッター工程では、ターゲットとしてインジウム−ガリウム−亜鉛の焼結体を用い、その際の酸素分圧を調整する。例えば、スパッター成膜に用いる焼結体として、金属組成比がIn:Ga:Zn=1:1:1の焼結体を用い、スパッターガスにおける酸素分圧を調節して金属酸化物層7の抵抗率を制御して、導電率が10-10S/cm以上10-4S/cmの以下程度のインジウム−ガリウム−亜鉛酸化物(IGZO)層を形成する。ここで、IGZO層の膜厚は、例えば50nm程度である。なお、IGZOに代えて、IZO(登録商標、インジウム−亜鉛酸化物)、ZnO(酸化亜鉛)等の物質を用いても良い。
次に、工程4として、図6(a)に示すように、金属酸化物層7上にエッチング停止層8aを形成する。エッチング停止層8aは、酸化シリコン層を100nm程度の厚さでプラズマCVD法やスパッター法を用いて形成する。ここで、プラズマCVD法を用いる場合、酸化シリコン層を形成する前に酸素プラズマ雰囲気に晒すことで金属酸化物層7のキャリア密度に影響を与えることなく層形成を行うことができる。そして、フォトリソグラフィ技術を用いてレジストマスクを形成し、酸化シリコン層の一部をエッチングすることで、エッチング停止層8aが形成される。
次に、工程5として、図6(b)に示すように、ソース線6aおよびドレイン電極6b(上電極6c)を同時に形成する。まず、モリブデン層をアルゴンを用いてスパッター法を用いて形成する。この工程で、エッチング停止層8aに覆われた領域を除いて金属酸化物層7はスパッターを行うためのプラズマ雰囲気に晒されるため、酸素欠損と推測されるドナーにより、キャリアが発生する。そのため、キャリア密度が高くなり配線層7a部の導電率は選択的に向上する。モリブデン層形成後、エッチング停止層8aをエッチング停止層として、モリブデン層と金属酸化物層7をフォトリソグラフィ技術を用いてレジストマスクを形成し選択的に、一度にエッチングすることで、ソース線6aおよびドレイン電極6b(上電極6c)が形成される。そして、ソース線6aおよびドレイン電極6b(上電極6c)と重なった領域では、金属酸化物層7が第1金属酸化物配線層としての配線層7aとして残り、エッチング停止層8aと重なった領域では金属酸化物半導体層7cとして残る。
次に、工程6として、図6(c)に示すように、酸化シリコンや窒化酸化シリコン等を用いた保護層9cとアクリル樹脂やポリイミド樹脂等を用いた平坦化層9bの積層構造を備える層間絶縁層9を形成する。本実施形態において、保護層9cは酸化シリコン、平坦化層9bはアクリル樹脂を用いている。そして、フォトリソグラフィ技術を用いてコンタクトホール9aを開口する。続けて第2金属酸化物配線層としてのITO層を厚さ200nm程度に形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し選択的にエッチングすることで画素電極2aを形成する。そして配向膜19を形成することで図3に示す素子基板10が形成される。画素電極2aは、層間絶縁層9に形成されたコンタクトホール9aを介して上電極6c、配線層7aと電気的に接続している。ITO等の金属酸化物を画素電極2aと、ネオジムが添加されたアルミニウム合金とを直接接触させた場合、コンタクト抵抗が上昇する場合があるが、配線層7aにIGZO層を用い、画素電極2aにITO等の第2金属酸化物配線層を用いた場合、互いの構造が類似していることから、密接させるだけで接触抵抗の増大を招くことなく電気的に導通を取ることが可能となる。また、コンタクトホール9a形成時に、例えばプラズマ中の雰囲気分析を行い、In(インジウム)や、Ga(ガリウム)の成分を検知して、エッチングを打ち切る等の方法等を用いることで配線層7aを残した状態で第2金属酸化物配線層としてのITO層を厚さ200nm程度に形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し選択的にエッチングすることで画素電極2aを形成しても良い。配線層7aを残した状態でITO等の第2金属酸化物配線層を用いた画素電極2aを形成することで、接触面積が大きくなり、コンタクト抵抗の低減が可能となる。
(第4の実施形態:液晶装置に用いる半導体装置としての素子基板の製造方法−2)
次に、半導体装置としての素子基板の別の製造方法について、図面を用いて説明する。図7(a)、(b)は本実施形態の液晶装置に用いた素子基板の製造方法を示す工程断面図である。本実施形態は、上記した実施形態と類似するところが多いため、主な差異がある部分について説明し、重複を避けるものとする。工程1から工程4までは同様な工程を用いているため省略し、工程5以降について説明する。
ここで、工程5として、図7(a)に示すように、ソース線6aを形成する。まず、モリブデン層をアルゴンを用いてスパッター法を用いて形成する。この工程で、エッチング停止層8aに覆われた領域を除いて金属酸化物層7はスパッターを行うためのプラズマ雰囲気に晒されるため、酸素欠損と推測されるドナーにより、キャリアが発生する。そのため、キャリア密度が高くなり配線層7aの導電率を選択的に向上させることができる。モリブデン層形成後、エッチング停止層8aをエッチング停止層として、モリブデン層と金属酸化物層7をフォトリソグラフィ技術を用いてレジストマスクを形成し選択的にエッチングすることで、ソース線6aが形成される。この工程では、モリブデン層のプラズマエッチングで、例えばプラズマ中の雰囲気分析を行い、In(インジウム)や、Ga(ガリウム)の成分を検知して、エッチングを打ち切る等の方法等を用いることで実現できる。この場合、プラズマを構成するガスや、励起エネルギーを調整して、モリブデン層と配線層7aとの選択比を向上させる技術を併用することも好適である。一例を述べれば、プラズマを構成するガスとしてCF4、CF4+H2、CHF3+Ar、SF6+O2系のガスを用い、例えば室温でエッチングする条件が挙げられる。上記したプラズマエッチングでも配線層7a部の導電率を向上させることができるが、ここで、エッチング終了後、水素やアンモニア雰囲気のプラズマに再度晒し、酸素欠損と推測されるドナーをより多く発生させることで、配線層7a部の導電率を上げておくのも好適である。
次に、工程6として、図7(b)に示すように、酸化シリコンや窒化酸化シリコン等を用いた保護層9cとアクリル樹脂やポリイミド樹脂等を用いた平坦化層9bの積層構造を備える層間絶縁層9を形成する。本実施形態において、保護層9cは酸化シリコン、平坦化層9bはアクリル樹脂を用いている。そして、フォトリソグラフィ技術を用いてコンタクトホール9aを開口する。コンタクトホール9aは、例えばプラズマ中の雰囲気分析を行い、In(インジウム)や、Ga(ガリウム)の成分を検知して、エッチングを打ち切る等の方法等を用いることで配線層7aを残した状態で第2金属酸化物配線層としてのITO層を厚さ200nm程度に形成した後、フォトリソグラフィ技術を用いてレジストマスクを形成し選択的にエッチングすることで画素電極2aを形成する。そして配向膜19を形成することで図4に示す素子基板10が形成される。配線層7aを残した状態でITO等の第2金属酸化物配線層を用いた画素電極2aを形成することで、接触面積が大きくなり、コンタクト抵抗の低減が可能となる。ここで、ITO等の金属酸化物を画素電極2aと、ネオジムが添加されたアルミニウム合金とを直接接触させた場合、コンタクト抵抗が上昇する場合があるが、配線層7aにIGZO層を用い、画素電極2aにITO等の第2金属酸化物配線層を用いた場合、互いの構造が類似していることから、密接させるだけで接触抵抗の増大を招くことなく電気的に導通を取ることが可能となる。なお、配線層7aを貫通させるべくエッチングを行って後、画素電極2aを形成しても良く、この場合にはエッチング深さの精度を下げてもコンタクト抵抗に与える影響が軽減するため高いプロセスマージンを確保することが可能となる。
(第5の実施形態:電子機器への搭載例)
次に、上述した実施形態に係る電気光学装置としての素子基板を含む液晶装置を搭載した電子機器について説明する。図8(a)に、液晶装置を備えたモバイル型のパーソナルコンピューターの構成を示す。パーソナルコンピューター2000は、表示ユニットとしての液晶装置100と本体部2010を備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。図8(b)に、液晶装置を備えた携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、並びに表示ユニットとしての液晶装置100を備える。スクロールボタン3002を操作することによって、液晶装置100に表示される画面がスクロールされる。図8(c)に、液晶装置を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、並びに表示ユニットとしての液晶装置100を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置100に表示される。
なお、液晶装置100が適用される電子機器としては、図8に示すものの他、デジタルスチールカメラ、液晶テレビ、ビューファインダー型、モニター直視型のブルーレイ再生装置、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置100が適用可能である。
1a…画像表示領域、1b…画素、1c…TFT、1e…画素領域、1f…液晶、1g…液晶容量、1h…保持容量、2a…画素電極、3a…ゲート線、3b…容量線、3c…下電極、4…ゲート絶縁層、4c…誘電体層、6a…ソース線、6b…ドレイン電極、6c…上電極、7…金属酸化物層、7a…配線層、7c…金属酸化物半導体層、8a…エッチング停止層、9…層間絶縁層、9a…コンタクトホール、9b…平坦化層、9c…保護層、10…素子基板、11…絶縁基板、12…実装端子、19…配向膜、20…対向基板、21…対向基板本体、22…シール材、24…額縁、25…液晶注入口、26…封止材、27…カラーフィルター、28…対向電極、29…配向膜、30…走査線駆動用IC、60…データ線駆動用IC、100…液晶装置、2000…パーソナルコンピューター、2001…電源スイッチ、2002…キーボード、2010…本体部、3000…携帯電話機、3001…操作ボタン、3002…スクロールボタン、4000…情報携帯端末、4001…操作ボタン、4002…電源スイッチ。

Claims (9)

  1. 基板表面側に配置され開口部を備える絶縁体層と、
    前記絶縁体層の一方の面側に位置し、金属酸化物半導体層と第1金属酸化物配線層とを兼ねる第1金属酸化物層と、
    前記絶縁体層の他方の面側に位置し、前記絶縁体層を含む分離領域により前記第1金属酸化物層と分離され、かつ前記開口部を介して前記第1金属酸化物配線層と一部が密接している第2金属酸化物配線層と、を備えることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置であって、前記第1金属酸化物配線層は、電気的に並列に接続された金属導体層を備えることを特徴とする半導体装置。
  3. 請求項1または2に記載の半導体装置であって、前記第1金属酸化物配線層は、前記金属酸化物半導体層よりもキャリア密度が高いことを特徴とする半導体装置。
  4. 請求項1から3のいずれか一項に記載の半導体装置であって、前記第1金属酸化物配線層と前記第2金属酸化物配線層とは、前記開口部と連なる前記第1金属酸化物配線層の側壁、または開口面に位置する前記第1金属酸化物配線層の少なくともいずれかで密接していることを特徴とする半導体装置。
  5. 請求項1から4のいずれか一項に記載の半導体装置であって、前記第1金属酸化物層はIGZO(インジウム−ガリウム−亜鉛酸化物)、インジウム−亜鉛酸化物、ZnO(酸化亜鉛)であり、前記第2金属酸化物配線層は、ITO(インジウム−錫酸化物)であることを特徴とする半導体装置。
  6. 基板表面側に、ゲート電極を形成する工程と、
    前記基板表面側に、ゲート絶縁層を形成する工程と、
    前記基板表面側に、金属酸化物半導体層と第1金属酸化物配線層とを兼ねる金属酸化物層を形成する工程と、
    前記金属酸化物層表面の一部に、前記基板の平面方向で前記ゲート電極と重なるエッチング保護層を形成する工程と、
    前記基板表面側に保護層を形成する工程と、
    前記保護層を開口させ、前記第1金属酸化物配線層を露出させた開口部を形成する工程と、
    前記基板表面側に前記開口部で第1金属酸化物配線層と密接する第2金属酸化物配線層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法であって、前記エッチング保護層を形成した後、前記保護層を形成する前に、
    前記基板表面側に金属層を形成する工程と、
    前記基板の面方向において、前記エッチング保護層に重なる領域にある前記金属層は除去し、前記ゲート電極を挟むソース・ドレイン領域は残して前記金属層と前記金属酸化物層を一度にエッチングする工程と、
    をさらに有することを特徴とする半導体装置の製造方法。
  8. 請求項6に記載の半導体装置の製造方法であって、前記エッチング保護層を形成した後であって、前記保護層を形成する前に、
    前記基板表面側をプラズマ処理し、前記金属酸化物半導体層と比べ導電率が高い前記第1金属酸化物配線層を形成する工程と、
    をさらに有することを特徴とする半導体装置の製造方法。
  9. 請求項1〜5のいずれか一項に記載の半導体装置、または請求項6〜8のいずれか一項に記載の半導体装置の製造方法で作られた半導体装置を含むことを特徴とする電子機器。
JP2009171890A 2009-07-23 2009-07-23 半導体装置、半導体装置の製造方法、および電子機器 Expired - Fee Related JP5685805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009171890A JP5685805B2 (ja) 2009-07-23 2009-07-23 半導体装置、半導体装置の製造方法、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009171890A JP5685805B2 (ja) 2009-07-23 2009-07-23 半導体装置、半導体装置の製造方法、および電子機器

Publications (2)

Publication Number Publication Date
JP2011029304A true JP2011029304A (ja) 2011-02-10
JP5685805B2 JP5685805B2 (ja) 2015-03-18

Family

ID=43637735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009171890A Expired - Fee Related JP5685805B2 (ja) 2009-07-23 2009-07-23 半導体装置、半導体装置の製造方法、および電子機器

Country Status (1)

Country Link
JP (1) JP5685805B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023226A1 (ja) * 2010-08-18 2012-02-23 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
JP2012089814A (ja) * 2010-10-18 2012-05-10 Samsung Mobile Display Co Ltd 表示装置及びその製造方法
JP2013125917A (ja) * 2011-12-16 2013-06-24 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
KR101428940B1 (ko) 2012-08-23 2014-08-08 가부시키가이샤 재팬 디스프레이 표시 장치 및 그 제조 방법
JP2014154672A (ja) * 2013-02-07 2014-08-25 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法及び画像表示装置
US8900900B2 (en) 2012-11-19 2014-12-02 Au Optronics Corp. Array substrate and manufacturing method thereof
JP2014232824A (ja) * 2013-05-30 2014-12-11 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
US9547194B2 (en) 2012-07-27 2017-01-17 Innolux Corporation Liquid crystal display apparatus
JP2017108145A (ja) * 2011-11-11 2017-06-15 株式会社半導体エネルギー研究所 半導体装置
WO2018043472A1 (ja) * 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2018081293A (ja) * 2015-12-28 2018-05-24 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
JP2019050405A (ja) * 2013-10-31 2019-03-28 株式会社半導体エネルギー研究所 半導体装置
JP2019153811A (ja) * 2019-05-24 2019-09-12 三菱電機株式会社 表示用パネル基板、表示パネル、および表示装置
JP2021051309A (ja) * 2016-11-30 2021-04-01 株式会社半導体エネルギー研究所 表示装置
JP2022088391A (ja) * 2011-12-22 2022-06-14 株式会社半導体エネルギー研究所 半導体装置
JP2022111136A (ja) * 2011-09-29 2022-07-29 株式会社半導体エネルギー研究所 トランジスタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257229A (ja) * 1991-02-12 1992-09-11 Oki Electric Ind Co Ltd 液晶ディスプレイの製造方法
JPH10200117A (ja) * 1997-01-08 1998-07-31 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置及びその製造方法、液晶表示装置及びその製造方法、並びに投写型表示装置
JP2008040343A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04257229A (ja) * 1991-02-12 1992-09-11 Oki Electric Ind Co Ltd 液晶ディスプレイの製造方法
JPH10200117A (ja) * 1997-01-08 1998-07-31 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置及びその製造方法、液晶表示装置及びその製造方法、並びに投写型表示装置
JP2008040343A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023226A1 (ja) * 2010-08-18 2012-02-23 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
JP5275519B2 (ja) * 2010-08-18 2013-08-28 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
JP2012089814A (ja) * 2010-10-18 2012-05-10 Samsung Mobile Display Co Ltd 表示装置及びその製造方法
JP7322243B2 (ja) 2011-09-29 2023-08-07 株式会社半導体エネルギー研究所 トランジスタ
JP2022111136A (ja) * 2011-09-29 2022-07-29 株式会社半導体エネルギー研究所 トランジスタ
CN106972031B (zh) * 2011-11-11 2021-08-24 株式会社半导体能源研究所 液晶显示装置、el显示装置以及其制造方法
JP2017108145A (ja) * 2011-11-11 2017-06-15 株式会社半導体エネルギー研究所 半導体装置
TWI728537B (zh) * 2011-11-11 2021-05-21 日商半導體能源研究所股份有限公司 液晶顯示裝置、el顯示裝置以及其製造方法
JP2018186296A (ja) * 2011-11-11 2018-11-22 株式会社半導体エネルギー研究所 半導体装置
TWI664481B (zh) * 2011-11-11 2019-07-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、el顯示裝置以及其製造方法
CN106972031A (zh) * 2011-11-11 2017-07-21 株式会社半导体能源研究所 液晶显示装置、el显示装置以及其制造方法
JP2013125917A (ja) * 2011-12-16 2013-06-24 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2022088391A (ja) * 2011-12-22 2022-06-14 株式会社半導体エネルギー研究所 半導体装置
JP7291821B2 (ja) 2011-12-22 2023-06-15 株式会社半導体エネルギー研究所 半導体装置
US9547194B2 (en) 2012-07-27 2017-01-17 Innolux Corporation Liquid crystal display apparatus
KR101428940B1 (ko) 2012-08-23 2014-08-08 가부시키가이샤 재팬 디스프레이 표시 장치 및 그 제조 방법
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
US9064749B2 (en) 2012-11-19 2015-06-23 Au Optronics Corp. Array substrate
US8900900B2 (en) 2012-11-19 2014-12-02 Au Optronics Corp. Array substrate and manufacturing method thereof
JP2014154672A (ja) * 2013-02-07 2014-08-25 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法及び画像表示装置
JP2014232824A (ja) * 2013-05-30 2014-12-11 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
JP2019050405A (ja) * 2013-10-31 2019-03-28 株式会社半導体エネルギー研究所 半導体装置
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
US11069718B2 (en) 2015-12-28 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2018081293A (ja) * 2015-12-28 2018-05-24 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
US11791344B2 (en) 2015-12-28 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JPWO2018043472A1 (ja) * 2016-09-02 2019-06-27 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2018043472A1 (ja) * 2016-09-02 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2021051309A (ja) * 2016-11-30 2021-04-01 株式会社半導体エネルギー研究所 表示装置
US11456320B2 (en) 2016-11-30 2022-09-27 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US11837607B2 (en) 2016-11-30 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2019153811A (ja) * 2019-05-24 2019-09-12 三菱電機株式会社 表示用パネル基板、表示パネル、および表示装置

Also Published As

Publication number Publication date
JP5685805B2 (ja) 2015-03-18

Similar Documents

Publication Publication Date Title
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
JP6994553B2 (ja) 表示装置
JP6600761B1 (ja) 表示装置
JP6408529B2 (ja) 表示装置
JP6423046B2 (ja) 半導体装置
TWI497725B (zh) 顯示器及電子單元
JP5550684B2 (ja) 表示装置
JP5439878B2 (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
US20190302554A1 (en) Pixel structure and touch panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

R150 Certificate of patent or registration of utility model

Ref document number: 5685805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees