JPH1041201A - 電子回路基板とその製造方法 - Google Patents
電子回路基板とその製造方法Info
- Publication number
- JPH1041201A JPH1041201A JP19433396A JP19433396A JPH1041201A JP H1041201 A JPH1041201 A JP H1041201A JP 19433396 A JP19433396 A JP 19433396A JP 19433396 A JP19433396 A JP 19433396A JP H1041201 A JPH1041201 A JP H1041201A
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- electronic circuit
- circuit board
- resist
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】基板の凹凸の影響などによりレジストの膜厚が
薄くなってしまうような部分では、エッチング時の加工
マージンが十分でなく電子回路基板の製造歩留まりがあ
がらない。また、レジストを形成した後にメタライズ酸
化膜を形成し、レジストの剥離工程後にエッチングを行
う方法ではレジストの剥離工程でメタライズ酸化膜が除
去されてしまうことがある。 【解決手段】メタライズ層をエッチングした電子回路基
板で、メタライズとそのメタライズ酸化物とが同一のエ
ッチング液に対して異なるエッチング速度を示すメタラ
イズを用いた。また、レジスト４の内部に浸透してしま
うエッチング液をメタライズ層に到達させないように、
メタライズ酸化物をレジスト４の内部に浸透するエッチ
ング液のバリア層として機能させた。
薄くなってしまうような部分では、エッチング時の加工
マージンが十分でなく電子回路基板の製造歩留まりがあ
がらない。また、レジストを形成した後にメタライズ酸
化膜を形成し、レジストの剥離工程後にエッチングを行
う方法ではレジストの剥離工程でメタライズ酸化膜が除
去されてしまうことがある。 【解決手段】メタライズ層をエッチングした電子回路基
板で、メタライズとそのメタライズ酸化物とが同一のエ
ッチング液に対して異なるエッチング速度を示すメタラ
イズを用いた。また、レジスト４の内部に浸透してしま
うエッチング液をメタライズ層に到達させないように、
メタライズ酸化物をレジスト４の内部に浸透するエッチ
ング液のバリア層として機能させた。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜厚膜混成基板及
び半導体用基板及びプリント回路基板等の電子回路基板
に関し、メタライズ配線及びメタライズパターンの製造
方法に関する。
び半導体用基板及びプリント回路基板等の電子回路基板
に関し、メタライズ配線及びメタライズパターンの製造
方法に関する。
【０００２】
【従来の技術】従来、メタライズを加工するエッチング
液がレジスト内部に浸透してしまう場合では、レジスト
膜厚の増加及びレジストの現像後におけるポストベーク
温度の高温度化によりレジスト内部へのエッチング液の
浸透を抑える方法が一般的であった。また、この方法に
よりメタライズのエッチング時における加工マージン及
び電子回路基板の製造歩留まり向上を図っていた。しか
し、この方法ではレジストの膜厚の増加によりレジスト
の解像性を低下させること及びレジストの塗布膜厚の均
一性を損なうために限界があった。さらにレジストの現
像後におけるポストベーク温度の高温度化は、レジスト
パターンの変形や他の電子回路基板の部材に対するダメ
ージを引き起こすことがあった。
液がレジスト内部に浸透してしまう場合では、レジスト
膜厚の増加及びレジストの現像後におけるポストベーク
温度の高温度化によりレジスト内部へのエッチング液の
浸透を抑える方法が一般的であった。また、この方法に
よりメタライズのエッチング時における加工マージン及
び電子回路基板の製造歩留まり向上を図っていた。しか
し、この方法ではレジストの膜厚の増加によりレジスト
の解像性を低下させること及びレジストの塗布膜厚の均
一性を損なうために限界があった。さらにレジストの現
像後におけるポストベーク温度の高温度化は、レジスト
パターンの変形や他の電子回路基板の部材に対するダメ
ージを引き起こすことがあった。
【０００３】一方、半導体製造におけるシリコンのエッ
チングには、楢岡清威、二瓶公志著「フォトエッチング
と微細加工」にあるように、シリコンの酸化膜を形成
し、これをマスクとしてシリコンをエッチングして加工
を行う方法もあるが、この場合、シリコン表面にレジス
トを形成した後にレジスト形成部分以外にシリコン酸化
膜を形成し、さらにレジスト除去を行い、レジストが除
去された部分の加工をエッチングを用いて行っている。
この方法による加工ではメタライズ材料の種類によって
はレジストを剥離する工程でそのメタライズ酸化物が除
去されてしまうことがあった。
チングには、楢岡清威、二瓶公志著「フォトエッチング
と微細加工」にあるように、シリコンの酸化膜を形成
し、これをマスクとしてシリコンをエッチングして加工
を行う方法もあるが、この場合、シリコン表面にレジス
トを形成した後にレジスト形成部分以外にシリコン酸化
膜を形成し、さらにレジスト除去を行い、レジストが除
去された部分の加工をエッチングを用いて行っている。
この方法による加工ではメタライズ材料の種類によって
はレジストを剥離する工程でそのメタライズ酸化物が除
去されてしまうことがあった。
【０００４】
【発明が解決しようとする課題】上記従来技術ではレジ
スト内部に浸透してしまうエッチング液を根本的にメタ
ライズ層に到達させないという点が配慮されておらず、
基板の凹凸の影響などによりレジストの膜厚が薄くなっ
てしまうような部分では、エッチング時の加工マージン
が十分でなく電子回路基板の製造歩留まりがあがらない
という問題があった。また、レジストを形成した後にメ
タライズ酸化膜を形成し、レジストの剥離工程後にエッ
チングを行う方法ではレジストの剥離工程でメタライズ
酸化膜が除去されてしまうことがあるために、このよう
なレジストの形成後にメタライズ酸化膜を形成するプロ
セスを適用することは困難である。
スト内部に浸透してしまうエッチング液を根本的にメタ
ライズ層に到達させないという点が配慮されておらず、
基板の凹凸の影響などによりレジストの膜厚が薄くなっ
てしまうような部分では、エッチング時の加工マージン
が十分でなく電子回路基板の製造歩留まりがあがらない
という問題があった。また、レジストを形成した後にメ
タライズ酸化膜を形成し、レジストの剥離工程後にエッ
チングを行う方法ではレジストの剥離工程でメタライズ
酸化膜が除去されてしまうことがあるために、このよう
なレジストの形成後にメタライズ酸化膜を形成するプロ
セスを適用することは困難である。
【０００５】本発明の目的はメタライズ酸化物をレジス
トの内部に浸透してしまうエッチング液のバリア層とし
て機能させることによりレジスト内部に浸透するエッチ
ング液をメタライズ層に到達させないことによりエッチ
ング時の加工マージンの向上及び電子回路基板の製造歩
留まりを向上することある。
トの内部に浸透してしまうエッチング液のバリア層とし
て機能させることによりレジスト内部に浸透するエッチ
ング液をメタライズ層に到達させないことによりエッチ
ング時の加工マージンの向上及び電子回路基板の製造歩
留まりを向上することある。
【０００６】また、本発明の他の目的はメタライズ酸化
物を形成することによりレジストとの密着強化層として
機能させることよりエッチング時の加工マージンの向上
及び電子回路基板の製造歩留まりを向上することある。
物を形成することによりレジストとの密着強化層として
機能させることよりエッチング時の加工マージンの向上
及び電子回路基板の製造歩留まりを向上することある。
【０００７】更に、本発明のさらに他の目的はメタライ
ズをエッチングする場合に、そのメタライズ酸化膜をマ
スクとして機能させることにより、電子回路基板の製造
工程の簡略化及び工数の低減を計ることにある。
ズをエッチングする場合に、そのメタライズ酸化膜をマ
スクとして機能させることにより、電子回路基板の製造
工程の簡略化及び工数の低減を計ることにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明はメタライズ層を有しそのメタライズ層をエ
ッチングしてなる電子回路基板で、そのメタライズとそ
のメタライズ酸化物とが同一のエッチング液に対して異
なるエッチング速度を示すメタライズを用いた。
に、本発明はメタライズ層を有しそのメタライズ層をエ
ッチングしてなる電子回路基板で、そのメタライズとそ
のメタライズ酸化物とが同一のエッチング液に対して異
なるエッチング速度を示すメタライズを用いた。
【０００９】また、メタライズのエッチング時の加工マ
ージンを向上及び電子回路基板の製造歩留まりを向上の
ために、レジスト内部に浸透してしまうエッチング液を
メタライズ層に到達させないように、メタライズ酸化物
をレジストの内部に浸透するエッチング液のバリア層と
して機能させた。
ージンを向上及び電子回路基板の製造歩留まりを向上の
ために、レジスト内部に浸透してしまうエッチング液を
メタライズ層に到達させないように、メタライズ酸化物
をレジストの内部に浸透するエッチング液のバリア層と
して機能させた。
【００１０】更に、メタライズのエッチング時の加工マ
ージンを向上及び電子回路基板の製造歩留まりを向上の
ために、メタライズ酸化物をレジストとの密着強化層と
して機能させた。
ージンを向上及び電子回路基板の製造歩留まりを向上の
ために、メタライズ酸化物をレジストとの密着強化層と
して機能させた。
【００１１】更に、電子回路基板の製造工程の簡略化及
び工数の低減を計るために、メタライズをエッチングし
て加工する場合に、そのメタライズ酸化膜をマスクとし
て機能させた。
び工数の低減を計るために、メタライズをエッチングし
て加工する場合に、そのメタライズ酸化膜をマスクとし
て機能させた。
【００１２】更に、レジスト剥離の工程でメタライズ酸
化物が除去されないように、メタライズ層の表面全面に
そのメタライズ酸化物を形成し、次にそのメタライズ酸
化物上に所望のレジストパターンを形成し、さらにレジ
スト形成部分以外のメタライズ酸化膜を除去し、その後
メタライズ層のエッチングを行うようにした。
化物が除去されないように、メタライズ層の表面全面に
そのメタライズ酸化物を形成し、次にそのメタライズ酸
化物上に所望のレジストパターンを形成し、さらにレジ
スト形成部分以外のメタライズ酸化膜を除去し、その後
メタライズ層のエッチングを行うようにした。
【００１３】
（実施の形態１）以下、本発明の発明の実施の形態１を
図１を参照して説明する。
図１を参照して説明する。
【００１４】基板１上にＮｉ−Ｗ合金２を２μｍの膜厚
でスパッタリングで成膜した（図１（ａ））。
でスパッタリングで成膜した（図１（ａ））。
【００１５】次に、高純度酸素雰囲気中で低圧水銀灯に
よりオゾンを発生させながら、基板１上のＮｉ−Ｗ合金
２を１５０℃で１０分間の加熱し、Ｎｉ酸化膜３を形成
した（図１（ｂ））。
よりオゾンを発生させながら、基板１上のＮｉ−Ｗ合金
２を１５０℃で１０分間の加熱し、Ｎｉ酸化膜３を形成
した（図１（ｂ））。
【００１６】次に、ビスアジド・環化イソプレンゴム系
レジスト４をスピンナーで５μｍ塗布し、９０℃で３０
分窒素雰囲気中でプリベークを行い１００ｍＪ／ｃｍ２
で露光した後、現像し、さらに１５０℃で３０分窒素雰
囲気中でポストベークを行いレジストパターンを形成し
た（図１（ｃ））。
レジスト４をスピンナーで５μｍ塗布し、９０℃で３０
分窒素雰囲気中でプリベークを行い１００ｍＪ／ｃｍ２
で露光した後、現像し、さらに１５０℃で３０分窒素雰
囲気中でポストベークを行いレジストパターンを形成し
た（図１（ｃ））。
【００１７】次に、基板を３０ｖｏｌ％塩酸で処理し、
レジスト形成部分以外のＮｉ酸化膜３の除去を行った
（図（ｄ））。
レジスト形成部分以外のＮｉ酸化膜３の除去を行った
（図（ｄ））。
【００１８】次にフッ酸系のエッチング液を用いてＮｉ
−Ｗ合金２を加工した（図１（ｅ））。
−Ｗ合金２を加工した（図１（ｅ））。
【００１９】最後にレジスト剥離し所望の配線およびパ
ターンを得た（図１（ｆ））。
ターンを得た（図１（ｆ））。
【００２０】
【発明の効果】本発明によればメタライズ層をエッチン
グにより加工した電子回路基板で、そのメタライズとそ
のメタライズ酸化物とが同一のエッチング液もしくはエ
ッチング方法に対して異なるエッチング速度を示すメタ
ライズを用い、メタライズ層の表面全面にそのメタライ
ズ酸化物を形成し、次にそのメタライズ酸化物上に所望
のレジストパターンを形成し、次にレジスト形成部分以
外のメタライズ酸化膜を除去し、エッチング液もしくは
エッチング方法を用いてメタライズ層の加工を行うこと
により、エッチング時の加工マージンの向上及び電子回
路基板製造歩留まりの向上を可能とする電子回路基板の
製造方法を提供することができる。
グにより加工した電子回路基板で、そのメタライズとそ
のメタライズ酸化物とが同一のエッチング液もしくはエ
ッチング方法に対して異なるエッチング速度を示すメタ
ライズを用い、メタライズ層の表面全面にそのメタライ
ズ酸化物を形成し、次にそのメタライズ酸化物上に所望
のレジストパターンを形成し、次にレジスト形成部分以
外のメタライズ酸化膜を除去し、エッチング液もしくは
エッチング方法を用いてメタライズ層の加工を行うこと
により、エッチング時の加工マージンの向上及び電子回
路基板製造歩留まりの向上を可能とする電子回路基板の
製造方法を提供することができる。
【００２１】また、本発明によれば電子回路基板の製造
工程の簡略化及び工数の低減を可能とする電子回路基板
の製造方法を提供することができる。
工程の簡略化及び工数の低減を可能とする電子回路基板
の製造方法を提供することができる。
【図１】本発明の一実施の電子回路基板製造方法のメタ
ライズの断面図。
ライズの断面図。
１…基板、 ２…Ｎｉ−Ｗ合金、 ３…Ｎｉ酸化膜、 ４…レジスト。
Claims (12)
- 【請求項１】メタライズ層をエッチングにより加工した
電子回路基板において、前記メタライズとそのメタライ
ズ酸化物とが同一のエッチング液もしくはエッチング方
法に対して異なるエッチング速度を示すことを特徴とす
る電子回路基板。 - 【請求項２】請求項１に記載の前記メタライズ層の表面
全面に前記メタライズ酸化物を形成し、次に前記メタラ
イズ酸化物上に所望のレジストパターンを形成し、次に
レジスト形成部分以外のメタライズ酸化膜を除去し、そ
の後前記エッチング液もしくはエッチング方法を用いて
メタライズ層の加工を行う電子回路基板の製造方法。 - 【請求項３】請求項１に記載の前記メタライズ酸化物を
レジストの内部に浸透するエッチング液のバリア層とし
て機能させた電子回路基板の製造方法。 - 【請求項４】請求項１に記載の前記メタライズ酸化物
を、メタライズを加工する際のエッチング液もしくはエ
ッチング方法のマスクとして機能させた電子回路基板の
製造方法。 - 【請求項５】請求項１に記載の前記メタライズ酸化物を
レジストとの密着強化層として機能させた電子回路基板
の製造方法。 - 【請求項６】請求項１に記載の前記メタライズと前記メ
タライズ酸化物とが同一のエッチング液もしくはエッチ
ング方法に対して異なるエッチング速度を示すメタライ
ズ層にＮｉもしくはＮｉ合金を用いた電子回路基板。 - 【請求項７】請求項２に記載の前記メタライズ層の表面
全面に前記メタライズ酸化物を形成する方法に、前記メ
タライズ層をオゾン雰囲気下で処理する電子回路基板の
製造方法。 - 【請求項８】請求項２に記載の前記メタライズ層の表面
全面に前記メタライズ酸化物を形成する方法に、前記メ
タライズ層を酸素プラズマ下で処理する電子回路基板の
製造方法。 - 【請求項９】請求項２に記載の前記レジストにゴム系の
材料を用いた電子回路基板の製造方法。 - 【請求項１０】請求項１に記載の前記エッチング液にフ
ッ素系のエッチング液を用いる電子回路基板の製造方
法。 - 【請求項１１】請求項２に記載の前記メタライズ酸化膜
の除去方法に塩酸を用いて処理する電子回路基板の製造
方法。 - 【請求項１２】請求項２に記載の前記メタライズ酸化膜
の除去方法に水素還元雰囲気下で処理する電子回路基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19433396A JP3661284B2 (ja) | 1996-07-24 | 1996-07-24 | 電子回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19433396A JP3661284B2 (ja) | 1996-07-24 | 1996-07-24 | 電子回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041201A true JPH1041201A (ja) | 1998-02-13 |
| JP3661284B2 JP3661284B2 (ja) | 2005-06-15 |
Family
ID=16322853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19433396A Expired - Fee Related JP3661284B2 (ja) | 1996-07-24 | 1996-07-24 | 電子回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3661284B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150015641A (ko) * | 2013-07-31 | 2015-02-11 | 엘지디스플레이 주식회사 | 구리 합금층의 표면 안정화 방법 |
-
1996
- 1996-07-24 JP JP19433396A patent/JP3661284B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150015641A (ko) * | 2013-07-31 | 2015-02-11 | 엘지디스플레이 주식회사 | 구리 합금층의 표면 안정화 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3661284B2 (ja) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847704B (zh) | 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法 | |
| GB2172745A (en) | Method of manufacturing thin film transistor | |
| JPS5972133A (ja) | 半導体素子基板の金属電極膜形成方法 | |
| JPH1041201A (ja) | 電子回路基板とその製造方法 | |
| JPS62125633A (ja) | 半導体装置の製造方法 | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JP2574808B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0462956A (ja) | エアブリッジ配線の製造方法 | |
| KR100197531B1 (ko) | 금속 배선막 형성을 위한 감광막 제거방법 | |
| JPH0837233A (ja) | 半導体装置の製造方法 | |
| JPH0774158A (ja) | 薄膜の加工方法 | |
| JPH0411732A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| KR100408030B1 (ko) | 표시소자의 전극패턴 형성방법 | |
| JPH042135A (ja) | 自己整合型薄膜トランジスタマトリクスの製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH0198227A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09181081A (ja) | 半導体装置の製造方法 | |
| JP2003241211A (ja) | 液晶表示素子の製造方法 | |
| JPS6231117A (ja) | 半導体装置の製造方法 | |
| KR20010061546A (ko) | 강유전체 메모리 소자의 콘택식각 방법 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| KR19980027903A (ko) | 액정 표시 장치의 제조 방법 | |
| JPH01144651A (ja) | 半導体装置の製造方法 | |
| JPH04181735A (ja) | 導体の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Effective date: 20040426 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050301 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050314 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |